JP3104679B2 - ハイブリッドｉｃパッケージ - Google Patents
ハイブリッドｉｃパッケージInfo
- Publication number
- JP3104679B2 JP3104679B2 JP15041498A JP15041498A JP3104679B2 JP 3104679 B2 JP3104679 B2 JP 3104679B2 JP 15041498 A JP15041498 A JP 15041498A JP 15041498 A JP15041498 A JP 15041498A JP 3104679 B2 JP3104679 B2 JP 3104679B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- hybrid
- partition wall
- modules
- inner cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、セラミック基板上
に小型の高周波ベアチップ部品を搭載したモジュール
を、パッケージ内に気密実装したハイブリッドＩＣパッ
ケージに関し、特に、パッケージ内を仕切壁で仕切ると
ともに、インナーカバー及びアウターカバーの二つのカ
バーでパッケージを蓋することにより、仕切壁で仕切ら
れた各空間に配設したモジュールを、互いに電磁干渉を
防止しつつ気密実装して、複数のモジュールを一つのパ
ッケージ内に実装することを可能としたハイブリッドＩ
Ｃパッケージに関する。
に小型の高周波ベアチップ部品を搭載したモジュール
を、パッケージ内に気密実装したハイブリッドＩＣパッ
ケージに関し、特に、パッケージ内を仕切壁で仕切ると
ともに、インナーカバー及びアウターカバーの二つのカ
バーでパッケージを蓋することにより、仕切壁で仕切ら
れた各空間に配設したモジュールを、互いに電磁干渉を
防止しつつ気密実装して、複数のモジュールを一つのパ
ッケージ内に実装することを可能としたハイブリッドＩ
Ｃパッケージに関する。
【０００２】
【従来の技術】セラミック基板上にトランジスタ，ダイ
オード，抵抗，コンデンサ等の小型の高周波部品を搭
載，実装することにより機能モジュールを構成したハイ
ブリッドＩＣパッケージは、主に特定用途の集積回路と
して広く用いられている。
オード，抵抗，コンデンサ等の小型の高周波部品を搭
載，実装することにより機能モジュールを構成したハイ
ブリッドＩＣパッケージは、主に特定用途の集積回路と
して広く用いられている。
【０００３】ここで、このようなハイブリッドＩＣのモ
ジュールは、一般に、セラミック基板上にベアチップ部
品を搭載することにより構成されており、ベアチップ部
品を搭載したセラミック基板は、パッケージ内に気密封
止されるようになっている。
ジュールは、一般に、セラミック基板上にベアチップ部
品を搭載することにより構成されており、ベアチップ部
品を搭載したセラミック基板は、パッケージ内に気密封
止されるようになっている。
【０００４】ところで、このようにパッケージ内にベア
チップ部品を気密実装するハイブリッドＩＣでは、例え
ば多段増幅器や、異なる機能を営む複数のモジュールに
ついては、各モジュール間の電磁干渉を防止する必要か
ら、これまでは、各モジュールごとにそれぞれ独立した
パッケージ内に気密実装していた。
チップ部品を気密実装するハイブリッドＩＣでは、例え
ば多段増幅器や、異なる機能を営む複数のモジュールに
ついては、各モジュール間の電磁干渉を防止する必要か
ら、これまでは、各モジュールごとにそれぞれ独立した
パッケージ内に気密実装していた。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うに各モジュールごとに独立してパッケージングされる
従来のハイブリッドＩＣパッケージでは、複数のモジュ
ールを接続しようとする場合、各モジュールをそれぞれ
気密実装した複数のパッケージを、さらに上位実装にお
いてパッケージ同士で接続しなければならなかった。
うに各モジュールごとに独立してパッケージングされる
従来のハイブリッドＩＣパッケージでは、複数のモジュ
ールを接続しようとする場合、各モジュールをそれぞれ
気密実装した複数のパッケージを、さらに上位実装にお
いてパッケージ同士で接続しなければならなかった。
【０００６】このため、従来のハイブリッドＩＣでは、
各モジュールごとに気密パッケージがそれぞれ存在する
こととなり、構造上高密度実装はきわめて困難であり、
装置の小型軽量化を阻害する要因となっていた。
各モジュールごとに気密パッケージがそれぞれ存在する
こととなり、構造上高密度実装はきわめて困難であり、
装置の小型軽量化を阻害する要因となっていた。
【０００７】なお、特開平４−２７４３９７号には、高
周波増幅器から放射される高周波が電源供給配線を介し
て外部に漏洩することを防止することを目的として、ケ
ース内に壁面を設け、この壁面で間仕切りした状態で増
幅器と電源部を同一ケース内に収納して接続するように
した「高周波増幅器」が提案されている。
周波増幅器から放射される高周波が電源供給配線を介し
て外部に漏洩することを防止することを目的として、ケ
ース内に壁面を設け、この壁面で間仕切りした状態で増
幅器と電源部を同一ケース内に収納して接続するように
した「高周波増幅器」が提案されている。
【０００８】しかし、この公報記載の技術は、通常の増
幅器における高周波遮蔽を目的としたものであって、ケ
ースを気密封止をする必要がなく、ベアチップ部品をパ
ッケージ内に気密実装する必要のあるハイブリッドＩＣ
パッケージに適用することは困難で、上述した従来のハ
イブリッドＩＣパッケージの課題を解決することはでき
なかった。
幅器における高周波遮蔽を目的としたものであって、ケ
ースを気密封止をする必要がなく、ベアチップ部品をパ
ッケージ内に気密実装する必要のあるハイブリッドＩＣ
パッケージに適用することは困難で、上述した従来のハ
イブリッドＩＣパッケージの課題を解決することはでき
なかった。
【０００９】すなわち、ハイブリッドＩＣパッケージの
分野では、異なる機能を有する複数のモジュール間の電
磁干渉を有効に低減，防止しつつ、同一のパッケージ内
に異なるモジュールを実装し、しかも、パッケージの気
密性も確実に保持し得る手段については、これまで有効
な技術が提案されていなかった。
分野では、異なる機能を有する複数のモジュール間の電
磁干渉を有効に低減，防止しつつ、同一のパッケージ内
に異なるモジュールを実装し、しかも、パッケージの気
密性も確実に保持し得る手段については、これまで有効
な技術が提案されていなかった。
【００１０】本発明は、このような従来の技術が有する
問題を解決するために提案されたものであり、パッケー
ジ内を仕切壁で分けるとともに、インナーカバー及びア
ウターカバーの二つのカバーでパッケージを蓋すること
により、仕切壁で仕切られた各モジュール間の電磁干渉
を防止しつつパッケージ内の気密封止を実現し、多段増
幅器を構成する複数のモジュールや、異なる特性を有す
る複数のモジュールを一つのパッケージへ実装可能とし
たハイブリッドＩＣパッケージの提供を目的とする。
問題を解決するために提案されたものであり、パッケー
ジ内を仕切壁で分けるとともに、インナーカバー及びア
ウターカバーの二つのカバーでパッケージを蓋すること
により、仕切壁で仕切られた各モジュール間の電磁干渉
を防止しつつパッケージ内の気密封止を実現し、多段増
幅器を構成する複数のモジュールや、異なる特性を有す
る複数のモジュールを一つのパッケージへ実装可能とし
たハイブリッドＩＣパッケージの提供を目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
本発明の請求項１記載のハイブリッドＩＣパッケージ
は、一側に開口したパッケージ筐体内に高周波部品を搭
載したモジュールを実装するとともに、前記開口を閉じ
ることによってパッケージ筐体内を気密封止してなるハ
イブリッドＩＣパッケージであって、前記パッケージ筐
体内に、内部空間を仕切る一又は二以上の仕切壁を設け
るとともに、この仕切壁に当接し、前記パッケージ筐体
の開口を覆うインナーカバーと、このインナーカバーに
より覆われた前記開口を外側から覆うアウターカバーを
備え、前記仕切壁によって仕切られた各内部空間に、そ
れぞれ高周波部品を搭載したモジュールを実装すること
により、前記仕切壁及びインナーカバーによって各モジ
ュール間の電磁干渉を防止するとともに、前記アウター
カバーによってパッケージ筐体内を気密封止する構成と
してある。
本発明の請求項１記載のハイブリッドＩＣパッケージ
は、一側に開口したパッケージ筐体内に高周波部品を搭
載したモジュールを実装するとともに、前記開口を閉じ
ることによってパッケージ筐体内を気密封止してなるハ
イブリッドＩＣパッケージであって、前記パッケージ筐
体内に、内部空間を仕切る一又は二以上の仕切壁を設け
るとともに、この仕切壁に当接し、前記パッケージ筐体
の開口を覆うインナーカバーと、このインナーカバーに
より覆われた前記開口を外側から覆うアウターカバーを
備え、前記仕切壁によって仕切られた各内部空間に、そ
れぞれ高周波部品を搭載したモジュールを実装すること
により、前記仕切壁及びインナーカバーによって各モジ
ュール間の電磁干渉を防止するとともに、前記アウター
カバーによってパッケージ筐体内を気密封止する構成と
してある。
【００１２】このような構成からなる本発明のハイブリ
ッドＩＣパッケージによれば、パッケージ筐体内を仕切
壁で仕切るとともに、この仕切壁の上面に当接，固着さ
れるインナーカバーによってパッケージの開口を蓋して
あるので、仕切壁によって形成された空間に複数のモジ
ュールを配設，実装することで、各モジュール間の電磁
干渉を仕切壁とインナーカバーによって有効に防止する
ことができる。また、インナーカバーの外側から、さら
にアウターカバーによってパッケージ開口を蓋すること
によって、パッケージ内を確実に気密封止することがで
きる。
ッドＩＣパッケージによれば、パッケージ筐体内を仕切
壁で仕切るとともに、この仕切壁の上面に当接，固着さ
れるインナーカバーによってパッケージの開口を蓋して
あるので、仕切壁によって形成された空間に複数のモジ
ュールを配設，実装することで、各モジュール間の電磁
干渉を仕切壁とインナーカバーによって有効に防止する
ことができる。また、インナーカバーの外側から、さら
にアウターカバーによってパッケージ開口を蓋すること
によって、パッケージ内を確実に気密封止することがで
きる。
【００１３】これによって、複数のモジュールを一つの
パッケージ筐体内に同時に実装することができるので、
電磁干渉の影響を受けずに増幅器を多段に実装したり、
異なる特性のモジュールを一つのパッケージに実装する
ことが可能となり、パッケージの小型，軽量化を図るこ
とによって高密度実装が実現できる。
パッケージ筐体内に同時に実装することができるので、
電磁干渉の影響を受けずに増幅器を多段に実装したり、
異なる特性のモジュールを一つのパッケージに実装する
ことが可能となり、パッケージの小型，軽量化を図るこ
とによって高密度実装が実現できる。
【００１４】そして、請求項２では、前記アウターカバ
ーを前記パッケージ筐体の開口周縁に固着した構成とし
てある。
ーを前記パッケージ筐体の開口周縁に固着した構成とし
てある。
【００１５】このように、パッケージ開口を覆うアウタ
ーカバーを溶接等によって固着することで、パッケージ
を容易かつ確実に気密封止することができ、パッケージ
の品質及び信頼性を確保することができる。
ーカバーを溶接等によって固着することで、パッケージ
を容易かつ確実に気密封止することができ、パッケージ
の品質及び信頼性を確保することができる。
【００１６】一方、請求項３では、前記インナーカバー
を前記パッケージ筐体の開口内側及び仕切壁に固着した
構成としてあり、特に、請求項４では、前記インナーカ
バーに、前記仕切壁に沿って貫通するスリットを形成し
た構成としてある。
を前記パッケージ筐体の開口内側及び仕切壁に固着した
構成としてあり、特に、請求項４では、前記インナーカ
バーに、前記仕切壁に沿って貫通するスリットを形成し
た構成としてある。
【００１７】このように、仕切壁と当接してパッケージ
開口を覆うインナーカバーを溶接等の手段によって固着
することで、仕切壁とインナーカバーとの隙間を容易か
つ確実に塞ぐことができ、各モジュール間の電磁干渉を
さらに確実に防止してパッケージの信頼性を向上させる
ことができる。
開口を覆うインナーカバーを溶接等の手段によって固着
することで、仕切壁とインナーカバーとの隙間を容易か
つ確実に塞ぐことができ、各モジュール間の電磁干渉を
さらに確実に防止してパッケージの信頼性を向上させる
ことができる。
【００１８】特に、インナーカバーにスリットを設ける
ことで、スリットを介してインナーカバーと仕切壁の当
接部分を溶接等によって固着することができ、仕切壁と
インナーカバーとの隙間をさらに容易かつ確実に塞ぐこ
とができる。
ことで、スリットを介してインナーカバーと仕切壁の当
接部分を溶接等によって固着することができ、仕切壁と
インナーカバーとの隙間をさらに容易かつ確実に塞ぐこ
とができる。
【００１９】また、請求項５記載のハイブリッドＩＣパ
ッケージでは、前記仕切壁とパッケージ筐体内壁の間に
隙間を設けるとともに、この隙間に前記各モジュールを
接続する接続手段を配設した構成としてある。
ッケージでは、前記仕切壁とパッケージ筐体内壁の間に
隙間を設けるとともに、この隙間に前記各モジュールを
接続する接続手段を配設した構成としてある。
【００２０】このような構成からなる本発明のハイブリ
ッドＩＣパッケージによれば、パッケージ内壁と仕切壁
の間の隙間に接続用基板等の接続手段を配設することが
でき、例えば、多段増幅器等の基板接続が必要となる高
周波モジュールについても、電磁干渉を確実に防止しつ
つ電気的な接続を図ることができる。
ッドＩＣパッケージによれば、パッケージ内壁と仕切壁
の間の隙間に接続用基板等の接続手段を配設することが
でき、例えば、多段増幅器等の基板接続が必要となる高
周波モジュールについても、電磁干渉を確実に防止しつ
つ電気的な接続を図ることができる。
【００２１】一方、請求項６記載のハイブリッドＩＣパ
ッケージでは、前記仕切壁に、前記各モジュールを接続
する接続手段を挿通状態で配設した構成としてある。
ッケージでは、前記仕切壁に、前記各モジュールを接続
する接続手段を挿通状態で配設した構成としてある。
【００２２】このような構成からなる本発明のハイブリ
ッドＩＣパッケージによれば、例えばＲＦ系モジュール
とデジタル系モジュール等の接続のように、端子を介し
て電気的に接続可能な機能モジュール同士を、電磁干渉
が生じることなく接続することができる。
ッドＩＣパッケージによれば、例えばＲＦ系モジュール
とデジタル系モジュール等の接続のように、端子を介し
て電気的に接続可能な機能モジュール同士を、電磁干渉
が生じることなく接続することができる。
【００２３】
【発明の実施の形態】以下、本発明のハイブリッドＩＣ
パッケージの実施形態について、図面を参照して説明す
る。 ［第一実施形態］まず、本発明のハイブリッドＩＣパッ
ケージの第一実施形態について図１〜図３を参照して説
明する。図１〜図３は、それぞれ本発明の第一実施形態
に係るハイブリッドＩＣパッケージを示す（ａ）は斜視
図、（ｂ）は要部断面正面図であり、図１はインナーカ
バーを取り付ける前の状態を、図２はインナーカバーを
取り付けた状態を、さらに図３はアウターカバーを取り
付けた状態を示している。
パッケージの実施形態について、図面を参照して説明す
る。 ［第一実施形態］まず、本発明のハイブリッドＩＣパッ
ケージの第一実施形態について図１〜図３を参照して説
明する。図１〜図３は、それぞれ本発明の第一実施形態
に係るハイブリッドＩＣパッケージを示す（ａ）は斜視
図、（ｂ）は要部断面正面図であり、図１はインナーカ
バーを取り付ける前の状態を、図２はインナーカバーを
取り付けた状態を、さらに図３はアウターカバーを取り
付けた状態を示している。
【００２４】これらの図に示す本実施形態は、それぞれ
増幅器を構成する三つのモジュール１，２，３をパッケ
ージ筐体１０内に気密実装することにより多段増幅器を
構成するハイブリッドＩＣの例である。パッケージ筐体
１０は、モジュール１，２，３が実装できる上面側に開
口１０ａを有する筐体であり、この筐体内の内部空間が
二つの仕切壁１１，１２によって仕切られている。
増幅器を構成する三つのモジュール１，２，３をパッケ
ージ筐体１０内に気密実装することにより多段増幅器を
構成するハイブリッドＩＣの例である。パッケージ筐体
１０は、モジュール１，２，３が実装できる上面側に開
口１０ａを有する筐体であり、この筐体内の内部空間が
二つの仕切壁１１，１２によって仕切られている。
【００２５】これによって、パッケージ筐体１０の内部
は三つの空間が形成され、三つのモジュール１，２，３
がそれぞれの空間に実装できるようになっている。そし
て、このモジュール１，２，３を実装したパッケージ筐
体１０の上面開口１０ａがインナーカバー２０及びアウ
ターカバー３０の二つのカバーによって蓋されるように
なっている。
は三つの空間が形成され、三つのモジュール１，２，３
がそれぞれの空間に実装できるようになっている。そし
て、このモジュール１，２，３を実装したパッケージ筐
体１０の上面開口１０ａがインナーカバー２０及びアウ
ターカバー３０の二つのカバーによって蓋されるように
なっている。
【００２６】仕切壁１１，１２は、各モジュール１，
２，３の電磁干渉を確実に防止する観点から、本実施形
態ではパッケージ筐体１０の内壁と一体的に形成してあ
る。ただし、仕切壁１１，１２をパッケージ筐体１０と
別体に形成し、溶接等の手段によって筐体内に固着する
ことも可能である。
２，３の電磁干渉を確実に防止する観点から、本実施形
態ではパッケージ筐体１０の内壁と一体的に形成してあ
る。ただし、仕切壁１１，１２をパッケージ筐体１０と
別体に形成し、溶接等の手段によって筐体内に固着する
ことも可能である。
【００２７】そして、この二つの仕切壁１１，１２は、
本実施形態では、それぞれ異なる一側においてパッケー
ジ内壁との間に隙間を設けてあり、各モジュール１，
２，３を接続する接続用基板４，４の実装できるスペー
スが設けてある。本実施形態のモジュール１，２，３は
多段増幅器を構成しており、端子による接続は行えず、
基板接続が必要となる高周波モジュールとなっている。
そこで、仕切壁１１，１２とパッケージ内壁の間に基板
実装用のスペースとして隙間を形成するようにしたもの
である。
本実施形態では、それぞれ異なる一側においてパッケー
ジ内壁との間に隙間を設けてあり、各モジュール１，
２，３を接続する接続用基板４，４の実装できるスペー
スが設けてある。本実施形態のモジュール１，２，３は
多段増幅器を構成しており、端子による接続は行えず、
基板接続が必要となる高周波モジュールとなっている。
そこで、仕切壁１１，１２とパッケージ内壁の間に基板
実装用のスペースとして隙間を形成するようにしたもの
である。
【００２８】これにより、増幅器を構成する各モジュー
ル１，２，３は、パッケージ筐体１０の仕切壁１１，１
２によって区切られた三つの空間にそれぞれ実装される
とともに、接続用基板４及び金属ワイヤ４ａを介して電
気的に接続されるようになっている。なお、この仕切壁
１１，１２と内壁との隙間は、各モジュール１，２，３
の電磁干渉を最小限に抑えるために、仕切壁１１と仕切
壁１２とで隙間を設ける側を異ならせてあり、かつ、接
続用基板４が実装できるだけの最小幅の隙間としてあ
る。
ル１，２，３は、パッケージ筐体１０の仕切壁１１，１
２によって区切られた三つの空間にそれぞれ実装される
とともに、接続用基板４及び金属ワイヤ４ａを介して電
気的に接続されるようになっている。なお、この仕切壁
１１，１２と内壁との隙間は、各モジュール１，２，３
の電磁干渉を最小限に抑えるために、仕切壁１１と仕切
壁１２とで隙間を設ける側を異ならせてあり、かつ、接
続用基板４が実装できるだけの最小幅の隙間としてあ
る。
【００２９】さらに、この仕切壁１１，１２及び仕切壁
１１，１２と一体となったパッケージ筐体１０の内壁
は、図１及び図２に示すように、上面にインナーカバー
２０が当接して搭載できるようになっており、パッケー
ジ筐体１０の内壁は、開口１０ａの内側において、筐体
の内部空間側に突出して形成してある。
１１，１２と一体となったパッケージ筐体１０の内壁
は、図１及び図２に示すように、上面にインナーカバー
２０が当接して搭載できるようになっており、パッケー
ジ筐体１０の内壁は、開口１０ａの内側において、筐体
の内部空間側に突出して形成してある。
【００３０】インナーカバー２０は、パッケージの開口
１０ａを覆う大きさの板状部材からなり、パッケージ上
方から配設されて仕切壁１１，１２の上面及びパッケー
ジの開口１０ａの内側の内壁に当接して搭載されるよう
に、開口１０ａより一回り小さい大きさに形成してあ
る。そして、このインナーカバー２０は、仕切壁１１，
１２の上面及びパッケージ内壁の当接部分が溶接によっ
て固着されるようになっている（図２に示す溶接部２０
ａ）。
１０ａを覆う大きさの板状部材からなり、パッケージ上
方から配設されて仕切壁１１，１２の上面及びパッケー
ジの開口１０ａの内側の内壁に当接して搭載されるよう
に、開口１０ａより一回り小さい大きさに形成してあ
る。そして、このインナーカバー２０は、仕切壁１１，
１２の上面及びパッケージ内壁の当接部分が溶接によっ
て固着されるようになっている（図２に示す溶接部２０
ａ）。
【００３１】ここで、インナーカバー２０には、仕切壁
１１，１２に沿って貫通する二本のスリット２１，２２
が形成してある。このようにインナーカバー２０にスリ
ット２１，２２を設けることで、このスリット２１，２
２を介してインナーカバー２０と仕切壁１１，１２の当
接部分を溶接等によって固着することができる。
１１，１２に沿って貫通する二本のスリット２１，２２
が形成してある。このようにインナーカバー２０にスリ
ット２１，２２を設けることで、このスリット２１，２
２を介してインナーカバー２０と仕切壁１１，１２の当
接部分を溶接等によって固着することができる。
【００３２】これによって、仕切壁１１，１２とインナ
ーカバー２０との隙間をより確実かつ容易に塞ぐことが
できる。そして、このようにインナーカバー２０を溶接
等により仕切壁１１，１２と固着することで、仕切壁１
１，１２とインナーカバー２０との隙間を容易かつ確実
に塞ぐことができ、各モジュール間の電磁干渉を確実に
防止してパッケージの信頼性を向上させることができ
る。
ーカバー２０との隙間をより確実かつ容易に塞ぐことが
できる。そして、このようにインナーカバー２０を溶接
等により仕切壁１１，１２と固着することで、仕切壁１
１，１２とインナーカバー２０との隙間を容易かつ確実
に塞ぐことができ、各モジュール間の電磁干渉を確実に
防止してパッケージの信頼性を向上させることができ
る。
【００３３】アウターカバー３０は、インナーカバー２
０によって覆われた開口１０ａをさらに外側から覆う大
きさの板状部材からなっており、パッケージ上方から配
設されてパッケージの開口１０ａの周縁に当接して搭載
されるように、開口１０ａより一回り大きい大きさに形
成してある。
０によって覆われた開口１０ａをさらに外側から覆う大
きさの板状部材からなっており、パッケージ上方から配
設されてパッケージの開口１０ａの周縁に当接して搭載
されるように、開口１０ａより一回り大きい大きさに形
成してある。
【００３４】そして、このアウターカバー３０は、パッ
ケージの開口１０ａ周縁の当接部分が、開口１０ａの全
周にわたって溶接によって固着されるようになっている
（図３に示す溶接部３０ａ）。このように、パッケージ
の開口１０ａを覆うアウターカバー３０を溶接によって
固着することで、パッケージを確実かつ容易に気密封止
することができ、パッケージの品質及び信頼性を確保す
ることができる。
ケージの開口１０ａ周縁の当接部分が、開口１０ａの全
周にわたって溶接によって固着されるようになっている
（図３に示す溶接部３０ａ）。このように、パッケージ
の開口１０ａを覆うアウターカバー３０を溶接によって
固着することで、パッケージを確実かつ容易に気密封止
することができ、パッケージの品質及び信頼性を確保す
ることができる。
【００３５】次に、このような構成からなる本実施形態
のハイブリッドＩＣパッケージの実装，組立方法につい
て説明する。まず、増幅器を構成する各モジュール１，
２，３は、それぞれセラミック基板にベアチップ部品を
実装して機能モジュールとして形成する。そして、これ
らモジュール１，２，３をパッケージ筐体の仕切壁１
１，１２で仕切られた各空間に配設するとともに、接続
用基板４，４を配設し、パッケージ側にろう材又は接着
剤等を使用し実装し、その後、金属ワイヤ４ａをボンデ
ィングして配線を行う。
のハイブリッドＩＣパッケージの実装，組立方法につい
て説明する。まず、増幅器を構成する各モジュール１，
２，３は、それぞれセラミック基板にベアチップ部品を
実装して機能モジュールとして形成する。そして、これ
らモジュール１，２，３をパッケージ筐体の仕切壁１
１，１２で仕切られた各空間に配設するとともに、接続
用基板４，４を配設し、パッケージ側にろう材又は接着
剤等を使用し実装し、その後、金属ワイヤ４ａをボンデ
ィングして配線を行う。
【００３６】次に、インナーカバー２０をパッケージ上
方から配設して開口１０ａの内側において仕切壁１１，
１２及びパッケージ内壁の上面に搭載し、カバー周縁及
びスリット部を溶接によって開口１０ａ及び仕切壁１
１，１２に固着する。これにより、インナーカバー２０
とパッケージ筐体１０を同電位にすることで電磁的閉鎖
空間を形成し、各モジュール間の電磁干渉を防止するこ
とができる。最後に、気密封止用のアウターカバー３０
をパッケージ上方から搭載し、インナーカバー２０の外
側から開口１０ａを蓋して、カバー周縁を溶接によって
パッケージ筐体１０の上面側に固着する。これによっ
て、パッケージ全体が気密封止される。
方から配設して開口１０ａの内側において仕切壁１１，
１２及びパッケージ内壁の上面に搭載し、カバー周縁及
びスリット部を溶接によって開口１０ａ及び仕切壁１
１，１２に固着する。これにより、インナーカバー２０
とパッケージ筐体１０を同電位にすることで電磁的閉鎖
空間を形成し、各モジュール間の電磁干渉を防止するこ
とができる。最後に、気密封止用のアウターカバー３０
をパッケージ上方から搭載し、インナーカバー２０の外
側から開口１０ａを蓋して、カバー周縁を溶接によって
パッケージ筐体１０の上面側に固着する。これによっ
て、パッケージ全体が気密封止される。
【００３７】このように、本実施形態のハイブリッドＩ
Ｃパッケージによれば、パッケージ筐体１０内を仕切壁
１１，１２で仕切ってあり、かつ、この仕切壁の上面に
当接，固着されるインナーカバー２０によってパッケー
ジの開口１０ａを蓋してあるので、仕切壁１１，１２に
よって形成された空間にそれぞれモジュール１，２，３
を配設，実装することによって、各モジュール１，２，
３間の電磁干渉を仕切壁１１，１２及びインナーカバー
２０によって有効に防止することができる。また、イン
ナーカバー２０の外側から、さらにアウターカバー３０
によってパッケージ開口１０ａを蓋することによって、
パッケージ内を確実に気密封止することができる。
Ｃパッケージによれば、パッケージ筐体１０内を仕切壁
１１，１２で仕切ってあり、かつ、この仕切壁の上面に
当接，固着されるインナーカバー２０によってパッケー
ジの開口１０ａを蓋してあるので、仕切壁１１，１２に
よって形成された空間にそれぞれモジュール１，２，３
を配設，実装することによって、各モジュール１，２，
３間の電磁干渉を仕切壁１１，１２及びインナーカバー
２０によって有効に防止することができる。また、イン
ナーカバー２０の外側から、さらにアウターカバー３０
によってパッケージ開口１０ａを蓋することによって、
パッケージ内を確実に気密封止することができる。
【００３８】これによって、本実施形態のハイブリッド
ＩＣパッケージによれば、複数のモジュール１，２，３
を一つのパッケージ筐体１０内に同時に実装することが
できるので、各モジュール間が互いに電磁干渉の影響を
受けることなく、増幅器を多段に実装したり、異なる特
性のモジュールを一つのパッケージに実装することが可
能となる。従って、パッケージの小型，軽量化が図れ
ら、パッケージの高密度実装が実現できる。
ＩＣパッケージによれば、複数のモジュール１，２，３
を一つのパッケージ筐体１０内に同時に実装することが
できるので、各モジュール間が互いに電磁干渉の影響を
受けることなく、増幅器を多段に実装したり、異なる特
性のモジュールを一つのパッケージに実装することが可
能となる。従って、パッケージの小型，軽量化が図れ
ら、パッケージの高密度実装が実現できる。
【００３９】［第二実施形態］次に、本発明のハイブリ
ッドＩＣパッケージの第二実施形態について図４〜図６
を参照して説明する。図４〜図６は、それぞれ本発明の
第二実施形態に係るハイブリッドＩＣパッケージを示す
（ａ）は斜視図、（ｂ）は要部断面正面図であり、図４
はインナーカバーを取り付ける前の状態を、図５はイン
ナーカバーを取り付けた状態を、さらに図６はアウター
カバーを取り付けた状態を示している。
ッドＩＣパッケージの第二実施形態について図４〜図６
を参照して説明する。図４〜図６は、それぞれ本発明の
第二実施形態に係るハイブリッドＩＣパッケージを示す
（ａ）は斜視図、（ｂ）は要部断面正面図であり、図４
はインナーカバーを取り付ける前の状態を、図５はイン
ナーカバーを取り付けた状態を、さらに図６はアウター
カバーを取り付けた状態を示している。
【００４０】これらの図に示すように、本実施形態のハ
イブリッドＩＣパッケージは、第一実施形態の変更実施
形態であり、第一実施形態で設けていた二つの仕切壁１
１，１２に替えて、パッケージ内部をほぼ中央で二つの
空間に仕切る一つの仕切壁１３を設けたもので、他の構
成部分については、第一実施形態とほぼ同様となってい
る。従って、第一実施形態と同様の部分については、同
一符号を付して詳細な説明は、省略する。
イブリッドＩＣパッケージは、第一実施形態の変更実施
形態であり、第一実施形態で設けていた二つの仕切壁１
１，１２に替えて、パッケージ内部をほぼ中央で二つの
空間に仕切る一つの仕切壁１３を設けたもので、他の構
成部分については、第一実施形態とほぼ同様となってい
る。従って、第一実施形態と同様の部分については、同
一符号を付して詳細な説明は、省略する。
【００４１】図４〜図６に示すように、本実施形態で
は、ハイブリッドＩＣとして、ＲＦ系モジュール５とデ
ジタル系モジュール６の機能の異なる二つのモジュール
を実装したハイブリッドＩＣとなっている。そして、こ
の二つの機能モジュールを実装する本実施形態のパッケ
ージ筐体１０は、ほぼ中央においてパッケージ内を二つ
の空間に仕切る仕切壁１３が形成してある。
は、ハイブリッドＩＣとして、ＲＦ系モジュール５とデ
ジタル系モジュール６の機能の異なる二つのモジュール
を実装したハイブリッドＩＣとなっている。そして、こ
の二つの機能モジュールを実装する本実施形態のパッケ
ージ筐体１０は、ほぼ中央においてパッケージ内を二つ
の空間に仕切る仕切壁１３が形成してある。
【００４２】ここで、仕切壁１３は、パッケージ筐体１
０と一体的に形成するとともに、第一実施形態の場合と
異なり、パッケージ内壁との間には隙間を設けておら
ず、代わりに、仕切壁１３にはモジュール接続手段とし
て接続用端子７を挿通するようにしてある。
０と一体的に形成するとともに、第一実施形態の場合と
異なり、パッケージ内壁との間には隙間を設けておら
ず、代わりに、仕切壁１３にはモジュール接続手段とし
て接続用端子７を挿通するようにしてある。
【００４３】一般に、ＲＦ系モジュール５とデジタル系
モジュール６の接続は、増幅器の接続と異なり、端子を
介して電気的に接続することが可能である。そこで、本
実施形態では、仕切壁１３は、パッケージ内壁に接続基
板実装用のスペースを設ける必要がなく、接続用端子７
を仕切壁１３に挿通状態で配設することにより、この接
続用端子７及び金属ワイヤ７ａを介して仕切壁１３の両
側に実装されたＲＦ系モジュール５とデジタル系モジュ
ール６を電気的に接続してある。
モジュール６の接続は、増幅器の接続と異なり、端子を
介して電気的に接続することが可能である。そこで、本
実施形態では、仕切壁１３は、パッケージ内壁に接続基
板実装用のスペースを設ける必要がなく、接続用端子７
を仕切壁１３に挿通状態で配設することにより、この接
続用端子７及び金属ワイヤ７ａを介して仕切壁１３の両
側に実装されたＲＦ系モジュール５とデジタル系モジュ
ール６を電気的に接続してある。
【００４４】なお、本実施形態では、仕切壁１３はパッ
ケージのほぼ中央に一つだけ設けてあるので、図５に示
すように、インナーカバー２０の固定用のスリット２３
も、仕切壁１３に対応してカバーほぼ中央に一つだけ形
成するようにしてある。その他、本パッケージの実装，
組立手順については、第一実施形態の場合と同様であ
る。
ケージのほぼ中央に一つだけ設けてあるので、図５に示
すように、インナーカバー２０の固定用のスリット２３
も、仕切壁１３に対応してカバーほぼ中央に一つだけ形
成するようにしてある。その他、本パッケージの実装，
組立手順については、第一実施形態の場合と同様であ
る。
【００４５】このような構成からなる本実施形態のハイ
ブリッドＩＣパッケージによれば、機能の異なる複数の
モジュール５，６を同一のパッケージ内に気密実装する
ことができ、上述した第一実施形態の場合と同様、パッ
ケージの小型軽量化による高密度実装が可能となる。
ブリッドＩＣパッケージによれば、機能の異なる複数の
モジュール５，６を同一のパッケージ内に気密実装する
ことができ、上述した第一実施形態の場合と同様、パッ
ケージの小型軽量化による高密度実装が可能となる。
【００４６】なお、本発明のハイブリッドＩＣパッケー
ジは、上記の実施形態に限定されるものではなく、本発
明の要旨の範囲内において種々の変更実施が可能であ
る。例えば、上述した実施形態では、ハイブリットＩＣ
は、多段増幅器を構成する場合やデジタル系及びＲＦ系
モジュールを実装した場合であったが、特にこれらに限
定されるものではなく、複数のモジュールをパッケージ
内に気密実装するものであれば、どのようなＩＣパッケ
ージにも適用することができる。
ジは、上記の実施形態に限定されるものではなく、本発
明の要旨の範囲内において種々の変更実施が可能であ
る。例えば、上述した実施形態では、ハイブリットＩＣ
は、多段増幅器を構成する場合やデジタル系及びＲＦ系
モジュールを実装した場合であったが、特にこれらに限
定されるものではなく、複数のモジュールをパッケージ
内に気密実装するものであれば、どのようなＩＣパッケ
ージにも適用することができる。
【００４７】すなわち、本発明は、仕切壁によって仕切
られたパッケージ内の二以上の空間に、それぞれ高周波
部品を実装することによって、各高周波部品間の電磁干
渉を防止し、かつ、筐体内を気密封止する必要のあるパ
ッケージであれば、あらゆるＩＣパッケージに適用でき
るものである。
られたパッケージ内の二以上の空間に、それぞれ高周波
部品を実装することによって、各高周波部品間の電磁干
渉を防止し、かつ、筐体内を気密封止する必要のあるパ
ッケージであれば、あらゆるＩＣパッケージに適用でき
るものである。
【００４８】また、インナーカバーの固着手段として
は、溶接ではなく導電性接着剤を用いることもでき、仕
切壁との隙間を埋めることにより電磁干渉を防止できる
ように固着できるものであれば、どのような固着手段を
用いてもよい。
は、溶接ではなく導電性接着剤を用いることもでき、仕
切壁との隙間を埋めることにより電磁干渉を防止できる
ように固着できるものであれば、どのような固着手段を
用いてもよい。
【００４９】さらに、パッケージ筐体の内部空間を仕切
る仕切壁は、上記第一実施形態では二つの仕切壁を設け
てパッケージ内に三つの空間を形成してあったが、第二
実施形態で示したように、少なくとも一つの仕切壁を設
けて複数の空間を形成するものであればよく、パッケー
ジ内に実装しようとするモジュールの数や大きさ，形状
に応じて、仕切壁を適宜増減することができる。また、
仕切壁同士が交差する状態でパッケージ内を仕切るよう
にしてもよい。
る仕切壁は、上記第一実施形態では二つの仕切壁を設け
てパッケージ内に三つの空間を形成してあったが、第二
実施形態で示したように、少なくとも一つの仕切壁を設
けて複数の空間を形成するものであればよく、パッケー
ジ内に実装しようとするモジュールの数や大きさ，形状
に応じて、仕切壁を適宜増減することができる。また、
仕切壁同士が交差する状態でパッケージ内を仕切るよう
にしてもよい。
【００５０】
【発明の効果】以上説明したように本発明のハイブリッ
ドＩＣパッケージによれば、パッケージ内を仕切壁で分
けるとともに、インナーカバー及びアウターカバーの二
つのカバーでパッケージを蓋することにより、仕切壁で
仕切られた各モジュール間の電磁干渉を防止しつつパッ
ケージ内の気密封止を実現し、多段増幅器を構成する複
数のモジュールや異なる特性を有する複数のモジュール
を一つのパッケージに実装することができる。
ドＩＣパッケージによれば、パッケージ内を仕切壁で分
けるとともに、インナーカバー及びアウターカバーの二
つのカバーでパッケージを蓋することにより、仕切壁で
仕切られた各モジュール間の電磁干渉を防止しつつパッ
ケージ内の気密封止を実現し、多段増幅器を構成する複
数のモジュールや異なる特性を有する複数のモジュール
を一つのパッケージに実装することができる。
【図１】本発明の第一実施形態に係るハイブリッドＩＣ
パッケージのインナーカバーを取り付ける前の状態を示
す、（ａ）は斜視図、（ｂ）は要部断面正面図である。
パッケージのインナーカバーを取り付ける前の状態を示
す、（ａ）は斜視図、（ｂ）は要部断面正面図である。
【図２】本発明の第一実施形態に係るハイブリッドＩＣ
パッケージのインナーカバーを取り付けた状態を示す、
（ａ）は斜視図、（ｂ）は要部断面正面図である。
パッケージのインナーカバーを取り付けた状態を示す、
（ａ）は斜視図、（ｂ）は要部断面正面図である。
【図３】本発明の第一実施形態に係るハイブリッドＩＣ
パッケージのアウターカバーを取り付けた状態を示す、
（ａ）は斜視図、（ｂ）は要部断面正面図である。
パッケージのアウターカバーを取り付けた状態を示す、
（ａ）は斜視図、（ｂ）は要部断面正面図である。
【図４】本発明の第二実施形態に係るハイブリッドＩＣ
パッケージのインナーカバーを取り付ける前の状態を示
す、（ａ）は斜視図、（ｂ）は要部断面正面図である。
パッケージのインナーカバーを取り付ける前の状態を示
す、（ａ）は斜視図、（ｂ）は要部断面正面図である。
【図５】本発明の第二実施形態に係るハイブリッドＩＣ
パッケージのインナーカバーを取り付けた状態を示す、
（ａ）は斜視図、（ｂ）は要部断面正面図である。
パッケージのインナーカバーを取り付けた状態を示す、
（ａ）は斜視図、（ｂ）は要部断面正面図である。
【図６】本発明の第二実施形態に係るハイブリッドＩＣ
パッケージのアウターカバーを取り付けた状態を示す、
（ａ）は斜視図、（ｂ）は要部断面正面図である。
パッケージのアウターカバーを取り付けた状態を示す、
（ａ）は斜視図、（ｂ）は要部断面正面図である。
１ モジュール ２ モジュール ３ モジュール ４ 接続用基板 ５ モジュール ６ モジュール ７ 接続用端子 １０ パッケージ筐体 １１ 仕切壁 １２ 仕切壁 １３ 仕切壁 ２０ インナーカバー ２１ スリット ２２ スリット ２３ スリット ３０ アウターカバー
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−181266（ＪＰ，Ａ) 実開 平１−121939（ＪＰ，Ｕ) 実開 平３−61344（ＪＰ，Ｕ) 実開 昭52−33265（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/02 H01L 25/04 H01L 25/18
Claims (6)
- 【請求項１】 一側に開口したパッケージ筐体内に高周
波部品を搭載したモジュールを実装するとともに、前記
開口を閉じることによってパッケージ筐体内を気密封止
してなるハイブリッドＩＣパッケージであって、 前記パッケージ筐体内に、内部空間を仕切る一又は二以
上の仕切壁を設けるとともに、 この仕切壁に当接し、前記パッケージ筐体の開口を覆う
インナーカバーと、 このインナーカバーにより覆われた前記開口を外側から
覆うアウターカバーを備え、 前記仕切壁によって仕切られた各内部空間に、それぞれ
高周波部品を搭載したモジュールを実装することによ
り、前記仕切壁及びインナーカバーによって各モジュー
ル間の電磁干渉を防止するとともに、前記アウターカバ
ーによってパッケージ筐体内を気密封止することを特徴
としたハイブリッドＩＣパッケージ。 - 【請求項２】 前記アウターカバーを前記パッケージ筐
体の開口周縁に固着した請求項１記載のハイブリッドＩ
Ｃパッケージ。 - 【請求項３】 前記インナーカバーを前記パッケージ筐
体の開口内側及び仕切壁に固着した請求項１又は２のい
ずれか一項記載のハイブリッドＩＣパッケージ。 - 【請求項４】 前記インナーカバーに、前記仕切壁に沿
って貫通するスリットを形成した請求項１，２又は３の
いずれか一項記載のハイブリッドＩＣパッケージ。 - 【請求項５】 前記仕切壁とパッケージ筐体内壁の間に
隙間を設けるとともに、 この隙間に前記各モジュールを接続する接続手段を配設
した請求項１，２，３又は４のいずれか一項記載のハイ
ブリッドＩＣパッケージ。 - 【請求項６】 前記仕切壁に、前記各モジュールを接続
する接続手段を挿通状態で配設した請求項１，２，３，
４又は５のいずれか一項記載のハイブリッドＩＣパッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15041498A JP3104679B2 (ja) | 1998-05-29 | 1998-05-29 | ハイブリッドｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15041498A JP3104679B2 (ja) | 1998-05-29 | 1998-05-29 | ハイブリッドｉｃパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345893A JPH11345893A (ja) | 1999-12-14 |
| JP3104679B2 true JP3104679B2 (ja) | 2000-10-30 |
Family
ID=15496430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15041498A Expired - Fee Related JP3104679B2 (ja) | 1998-05-29 | 1998-05-29 | ハイブリッドｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104679B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102151170B1 (ko) * | 2020-01-10 | 2020-09-02 | 최우용 | 시설물 내진 보강 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004055834A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 混成集積回路装置 |
| JP5656278B2 (ja) * | 2009-07-27 | 2015-01-21 | Ｎｅｃ東芝スペースシステム株式会社 | 気密封止筐体および気密封止筐体製造方法 |
| JP5713414B2 (ja) * | 2013-10-02 | 2015-05-07 | Ｎｅｃ東芝スペースシステム株式会社 | 気密封止筐体製造方法 |
-
1998
- 1998-05-29 JP JP15041498A patent/JP3104679B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102151170B1 (ko) * | 2020-01-10 | 2020-09-02 | 최우용 | 시설물 내진 보강 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11345893A (ja) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6114635A (en) | Chip-scale electronic component package | |
| US5294826A (en) | Integrated circuit package and assembly thereof for thermal and EMI management | |
| JP2823461B2 (ja) | 高周波帯ｉｃ用パッケージ | |
| KR100987089B1 (ko) | 고주파 소자 모듈 및 그 제조 방법 | |
| KR20040020948A (ko) | 전자 패키지 및 이의 제조 방법 | |
| US6603193B2 (en) | Semiconductor package | |
| JPH0383368A (ja) | 半導体装置 | |
| US4272644A (en) | Electronic hybrid circuit package | |
| JP3104679B2 (ja) | ハイブリッドｉｃパッケージ | |
| JP2973646B2 (ja) | ベアチップｌｓｉの実装構造 | |
| JP5311486B2 (ja) | マイクロ波用ハイブリッド集積回路 | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| US6320762B1 (en) | Fixed conductive pin for printed wiring substrate electronics case and method of manufacture therefor | |
| JP2000058692A (ja) | 電子部品用パッケージ | |
| JPH0855949A (ja) | フラットパッケージ | |
| JP4608777B2 (ja) | 電子部品モジュール | |
| JPH0982826A (ja) | 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造 | |
| JPH11204690A (ja) | 表面実装型パッケージ及び半導体装置 | |
| JPH1093012A (ja) | 高周波集積回路装置 | |
| JP2809212B2 (ja) | 電子装置パッケ−ジ | |
| JPH01273390A (ja) | 電気回路部品 | |
| JPH0272654A (ja) | Ｉｃパッケージ及びその接続構造 | |
| JP2827950B2 (ja) | 混成集積回路装置 | |
| JPH02137357A (ja) | 気密封止型パッケージ | |
| JPH1098071A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |