JP3090200B2 - パルス幅変調器 - Google Patents
パルス幅変調器Info
- Publication number
- JP3090200B2 JP3090200B2 JP09313636A JP31363697A JP3090200B2 JP 3090200 B2 JP3090200 B2 JP 3090200B2 JP 09313636 A JP09313636 A JP 09313636A JP 31363697 A JP31363697 A JP 31363697A JP 3090200 B2 JP3090200 B2 JP 3090200B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- pulse width
- voltage
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Ac Motors In General (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、パルス幅変調器に
関し、パルス幅によってモータの回転を制御する装置は
ＰＣＭ信号の対数圧縮変換コードμ−ｌａｗ，Ａ−ｌａ
ｗをパルス幅変調してアナログ出力を得る、Ｄ／Ａ変換
器に関する。
関し、パルス幅によってモータの回転を制御する装置は
ＰＣＭ信号の対数圧縮変換コードμ−ｌａｗ，Ａ−ｌａ
ｗをパルス幅変調してアナログ出力を得る、Ｄ／Ａ変換
器に関する。
【０００２】
【従来の技術】図８は、従来のパルス幅変調器の一構成
例を示す図である。
例を示す図である。
【０００３】本従来例は図８に示すように、外部から入
力されるデータのパルス幅を制御するＰＷＭ変調器６
と、ＰＷＭ変調器６によってパルス幅が制御されたパル
スを出力するパルス出力回路４と、パルス出力回路４か
ら出力されたパルスを平均化することによりアナログ出
力を得るローパスフィルタ５とから構成されている。
力されるデータのパルス幅を制御するＰＷＭ変調器６
と、ＰＷＭ変調器６によってパルス幅が制御されたパル
スを出力するパルス出力回路４と、パルス出力回路４か
ら出力されたパルスを平均化することによりアナログ出
力を得るローパスフィルタ５とから構成されている。
【０００４】上記のように構成されたパルス幅変調器に
おいては、最大パルス幅をＷs、サンプリング周波数を
ｆs、パルス波の電圧をＶpとして、この出力からローパ
スフィルタ５を通してアナログ信号を得る場合、最大ア
ナログ出力レベルは、Ｗs×Ｖpに比例するので、最大ア
ナログ出力レベルは、ｋ×Ｗs×Ｖp（ｋは比例定数）と
表わされる。
おいては、最大パルス幅をＷs、サンプリング周波数を
ｆs、パルス波の電圧をＶpとして、この出力からローパ
スフィルタ５を通してアナログ信号を得る場合、最大ア
ナログ出力レベルは、Ｗs×Ｖpに比例するので、最大ア
ナログ出力レベルは、ｋ×Ｗs×Ｖp（ｋは比例定数）と
表わされる。
【０００５】したがって、最大アナログ出力レベルを大
きく取るためには、パルス波の電圧Ｖpを大きく取る必
要がある。また、ｎビットのＰＣＭ信号のパルス幅をカ
ウンタによって制御する場合、そのカウンタの周波数を
ｆcとするとｆc＝ｆs×２nで表わされ、サンプリング周
波数ｆsの２n倍の周波数が必要となる。このときの出力
レベルステップは、ｋ×Ｗs×Ｖp×ｆs／ｆc（ｋは比例
定数）で表され、同じカウンタクロック周波数の場合、
パルス波の電圧Ｖpが大きいと、最大アナログ出力レベ
ルは大きくなるが、出力レベルステップは粗くなる。
きく取るためには、パルス波の電圧Ｖpを大きく取る必
要がある。また、ｎビットのＰＣＭ信号のパルス幅をカ
ウンタによって制御する場合、そのカウンタの周波数を
ｆcとするとｆc＝ｆs×２nで表わされ、サンプリング周
波数ｆsの２n倍の周波数が必要となる。このときの出力
レベルステップは、ｋ×Ｗs×Ｖp×ｆs／ｆc（ｋは比例
定数）で表され、同じカウンタクロック周波数の場合、
パルス波の電圧Ｖpが大きいと、最大アナログ出力レベ
ルは大きくなるが、出力レベルステップは粗くなる。
【０００６】また、扱う信号の最高周波数をｆoとする
と、サンプリング定理により、２ｆo≦ｆsとなるから、
最小出力パルスは、２×ｆo×２nのクロックになる。そ
のため、出力回路においては、このクロックに対応した
スイッチング速度が必要になる。
と、サンプリング定理により、２ｆo≦ｆsとなるから、
最小出力パルスは、２×ｆo×２nのクロックになる。そ
のため、出力回路においては、このクロックに対応した
スイッチング速度が必要になる。
【０００７】特開平４−１９２７２３号公報において
は、出力パルスの電圧値を切り換えることにより、モー
タのパルス幅制御を二段階のレベルに変える提案がされ
ている。
は、出力パルスの電圧値を切り換えることにより、モー
タのパルス幅制御を二段階のレベルに変える提案がされ
ている。
【０００８】また、均一量子化が行われたＰＣＭ信号
は、量子化ノイズによるＳ／ＮがＳＮ＝１．７＋６Ｂ
（Ｂ：量子化ビット数）で表され、信号レベルが小さく
なるほど、量子化ノイズによりＳ／Ｎが悪化するという
問題がある。その反面、量子化ノイズによるＳ／Ｎを向
上させるために量子化ビット数Ｂを増やした場合、伝送
情報量が増えてしまうという問題がある。
は、量子化ノイズによるＳ／ＮがＳＮ＝１．７＋６Ｂ
（Ｂ：量子化ビット数）で表され、信号レベルが小さく
なるほど、量子化ノイズによりＳ／Ｎが悪化するという
問題がある。その反面、量子化ノイズによるＳ／Ｎを向
上させるために量子化ビット数Ｂを増やした場合、伝送
情報量が増えてしまうという問題がある。
【０００９】そこで、情報量を増やさず、Ｓ／Ｎを向上
させる方法として、対数圧縮変換コードμ−ｌａｗ，Ａ
−ｌａｗがある。μ−ｌａｗは８ビットのＰＣＭコード
で、振幅を１５セグメント１６等分し、各セグメント１
６等分で均一量子化しており、ＭＳＢが符号ビット、セ
グメントビット３ビット、各セグメントの量子化ビット
であるステップビットが４ビットである。
させる方法として、対数圧縮変換コードμ−ｌａｗ，Ａ
−ｌａｗがある。μ−ｌａｗは８ビットのＰＣＭコード
で、振幅を１５セグメント１６等分し、各セグメント１
６等分で均一量子化しており、ＭＳＢが符号ビット、セ
グメントビット３ビット、各セグメントの量子化ビット
であるステップビットが４ビットである。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のパルス幅変調器においては、以下に記載
するような問題点がある。
たような従来のパルス幅変調器においては、以下に記載
するような問題点がある。
【００１１】（１）パルス幅変調信号は、サンプリング
周波数によってその最大パルス幅が決まるため、パルス
幅の分解能を向上させるためには、パルス幅のステップ
数を決めるカウンタクロックを高く設定しなければなら
ず、ハードウェアの処理速度の高速化を図る必要が生じ
たり、消費電力が増大してしまう。
周波数によってその最大パルス幅が決まるため、パルス
幅の分解能を向上させるためには、パルス幅のステップ
数を決めるカウンタクロックを高く設定しなければなら
ず、ハードウェアの処理速度の高速化を図る必要が生じ
たり、消費電力が増大してしまう。
【００１２】また、ダイナミックレンジを拡大する場合
においても、出力パルスの出力電圧を高くすると量子化
ステップが粗くなり、最小出力レベルも大きくなるの
で、カウンタロックを高く設定して量子化ステップを細
かくしなければならない。
においても、出力パルスの出力電圧を高くすると量子化
ステップが粗くなり、最小出力レベルも大きくなるの
で、カウンタロックを高く設定して量子化ステップを細
かくしなければならない。
【００１３】（２）出力回路のスイッチング速度によっ
て、扱う信号の最高周波数に限界がある。
て、扱う信号の最高周波数に限界がある。
【００１４】（３）モータなどの回転制御をパルス幅で
行う場合、デューティ比が低くなると、回転むらが生
じ、ローパスフィルタで平均化してもリップルが残り、
回転むらを完全には除去することができない。
行う場合、デューティ比が低くなると、回転むらが生
じ、ローパスフィルタで平均化してもリップルが残り、
回転むらを完全には除去することができない。
【００１５】（４）特開平４−１９２７２３号公報に開
示されたものにおいては、パルス電圧を切り換えること
により、出力電圧範囲の拡大と回転むらを抑えたモータ
制御が実現されているが、パルス電圧のみを切り換える
ために、連続的な出力電圧制御を行うことができない。
示されたものにおいては、パルス電圧を切り換えること
により、出力電圧範囲の拡大と回転むらを抑えたモータ
制御が実現されているが、パルス電圧のみを切り換える
ために、連続的な出力電圧制御を行うことができない。
【００１６】（５）直線量子化が行われたＰＣＭ信号の
場合、信号レベルが小さな場合に量子化歪みが増大して
しまう。そこで、量子歪みの増大を抑制するためにＰＣ
Ｍ信号のビット数を増やすと、扱うデータ量が増加する
とともにカウンタクロックの周波数を高くしなければな
らないという問題が生じる。この問題を解決するため
に、少ない量子化ビット数でありながら量子化ノイズを
低減する対数圧縮変換コードμ−ｌａｗ，Ａ−ｌａｗ等
があるが、パルス幅変調でこの対数圧縮変換コードに対
応するには、直線量子化のＰＣＭコードに変換する処理
が必要となってしまう。
場合、信号レベルが小さな場合に量子化歪みが増大して
しまう。そこで、量子歪みの増大を抑制するためにＰＣ
Ｍ信号のビット数を増やすと、扱うデータ量が増加する
とともにカウンタクロックの周波数を高くしなければな
らないという問題が生じる。この問題を解決するため
に、少ない量子化ビット数でありながら量子化ノイズを
低減する対数圧縮変換コードμ−ｌａｗ，Ａ−ｌａｗ等
があるが、パルス幅変調でこの対数圧縮変換コードに対
応するには、直線量子化のＰＣＭコードに変換する処理
が必要となってしまう。
【００１７】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、低い動作ク
ロックでダイナミックレンジが広くなるパルス幅変調器
を提供することを目的とする。
する問題点に鑑みてなされたものであって、低い動作ク
ロックでダイナミックレンジが広くなるパルス幅変調器
を提供することを目的とする。
【００１８】また、本発明の他の目的は、デューティ比
を高く保持することで、リップルの少ない出力を広い範
囲で得ることにより、広範囲で回転むらの少ないモータ
制御を得ることである。
を高く保持することで、リップルの少ない出力を広い範
囲で得ることにより、広範囲で回転むらの少ないモータ
制御を得ることである。
【００１９】また、本発明の他の目的は、ダイナミック
レンジの広いパルス幅変調器を、低い動作クロックの低
消費電力で提供することである。
レンジの広いパルス幅変調器を、低い動作クロックの低
消費電力で提供することである。
【００２０】また、本発明の他の目的は、入出力特性が
リニアではない対数圧縮変換コードμ−ｌａｗ，Ａ−ｌ
ａｗ等に対応したパルス幅変調器を簡易な構成で提供す
ることをである。
リニアではない対数圧縮変換コードμ−ｌａｗ，Ａ−ｌ
ａｗ等に対応したパルス幅変調器を簡易な構成で提供す
ることをである。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に本発明は、入力されるデジタル信号に基づいたパルス
幅の信号を出力することにより前記デジタル信号をアナ
ログ信号に変換するパルス幅変換器において、前記デジ
タル信号が入力され、入力されたデジタルデータの各サ
ンプルデータの量子化値に基づいてパルス幅制御信号と
パルス電圧制御信号を出力するデジタル信号処理処理手
段と、 前記デジタル信号処理手段から出力されたパルス
幅制御信号によってパルス幅が制御されたパルスを出力
するパルス幅変調手段と、前記パルス幅変調手段から出
力されたパルスのパルス幅を有するパルスを出力するパ
ルス出力手段と、前記デジタル信号処理手段から出力さ
れたパルス電圧制御信号に基づいて前記パルス出力手段
の出力電圧を制御する出力パルス電圧制御手段とを有
し、 前記デジタル信号処理手段は、前記パルス幅変調手
段に対して出力するパルス幅制御信号を該パルス幅変調
手段から出力されるパルスのデューティが５０％以下と
なるようなものとする場合、前記パルス出力手段の出力
電圧が１／２となるようなパルス電圧制御信号を出力す
ることを特徴とする。
に本発明は、入力されるデジタル信号に基づいたパルス
幅の信号を出力することにより前記デジタル信号をアナ
ログ信号に変換するパルス幅変換器において、前記デジ
タル信号が入力され、入力されたデジタルデータの各サ
ンプルデータの量子化値に基づいてパルス幅制御信号と
パルス電圧制御信号を出力するデジタル信号処理処理手
段と、 前記デジタル信号処理手段から出力されたパルス
幅制御信号によってパルス幅が制御されたパルスを出力
するパルス幅変調手段と、前記パルス幅変調手段から出
力されたパルスのパルス幅を有するパルスを出力するパ
ルス出力手段と、前記デジタル信号処理手段から出力さ
れたパルス電圧制御信号に基づいて前記パルス出力手段
の出力電圧を制御する出力パルス電圧制御手段とを有
し、 前記デジタル信号処理手段は、前記パルス幅変調手
段に対して出力するパルス幅制御信号を該パルス幅変調
手段から出力されるパルスのデューティが５０％以下と
なるようなものとする場合、前記パルス出力手段の出力
電圧が１／２となるようなパルス電圧制御信号を出力す
ることを特徴とする。
【００２２】また、入力されたデジタル信号の量子化値
を複数の帯域に分割し、１サンプル内におけるＰＷＭパ
ルスのパルス電圧を量子化値の帯域に応じてパルス電圧
を切り換えることで、１サンプルのパルス積分値が前記
デジタル信号に対して非線形であることを特徴とする。
を複数の帯域に分割し、１サンプル内におけるＰＷＭパ
ルスのパルス電圧を量子化値の帯域に応じてパルス電圧
を切り換えることで、１サンプルのパルス積分値が前記
デジタル信号に対して非線形であることを特徴とする。
【００２３】
【００２４】また、前記デジタル信号処理手段は、入力
されるデジタル信号がｋビットである場合、パルス幅制
御ビットをｋ−ｎビットとし、前記出力パルス電圧制御
手段の出力を、出力パルス電圧を２のべき乗ステップで
分割して最小パルス電圧を最大パルス電圧の１／２nと
なるように制御し、デューティ５０％以下では前記出力
パルス電圧制御手段の出力パルス電圧をステップダウン
すると同時に、パルス幅制御ビットの入力データを下位
ビットへビットシフトして読み込むことを特徴とする。
されるデジタル信号がｋビットである場合、パルス幅制
御ビットをｋ−ｎビットとし、前記出力パルス電圧制御
手段の出力を、出力パルス電圧を２のべき乗ステップで
分割して最小パルス電圧を最大パルス電圧の１／２nと
なるように制御し、デューティ５０％以下では前記出力
パルス電圧制御手段の出力パルス電圧をステップダウン
すると同時に、パルス幅制御ビットの入力データを下位
ビットへビットシフトして読み込むことを特徴とする。
【００２５】また、入力されたデジタル信号の量子化値
に対する出力パルス電圧比に対数特性を持たせることに
より、対数圧縮変換コードμ−ｌａｗ，Ａ−ｌａｗ対応
可能とすることを特徴とする。
に対する出力パルス電圧比に対数特性を持たせることに
より、対数圧縮変換コードμ−ｌａｗ，Ａ−ｌａｗ対応
可能とすることを特徴とする。
【００２６】また、出力電圧の分圧比をリニア特性と対
数特性を切り換えることにより、対数圧縮変換コードμ
−ｌａｗ，Ａ−ｌａｗ対応とリニアなＰＣＭコード対応
とが切り換わることを特徴とする。
数特性を切り換えることにより、対数圧縮変換コードμ
−ｌａｗ，Ａ−ｌａｗ対応とリニアなＰＣＭコード対応
とが切り換わることを特徴とする。
【００２７】（作用）上記のように構成された本発明に
おいては、パルス幅変調手段及び出力パルス電圧制御手
段において、パルス出力電圧が、そのパルス幅のデュー
ティが５０％以下とならないように制御されるので、ロ
ーパスフィルタにより平均化されたアナログ出力はリッ
プルの少ないものとなる。特に、ＰＷＭパルスでモータ
の回転を制御する場合はより少ない回転むらが得られ
る。また、出力レベルがパルス幅とパルス電圧とに基づ
いて制御されるので、カウンタクロックの周波数を上げ
ることなく、ダイナミックレンジの拡大、パルス幅変調
の精度を向上させることができる。
おいては、パルス幅変調手段及び出力パルス電圧制御手
段において、パルス出力電圧が、そのパルス幅のデュー
ティが５０％以下とならないように制御されるので、ロ
ーパスフィルタにより平均化されたアナログ出力はリッ
プルの少ないものとなる。特に、ＰＷＭパルスでモータ
の回転を制御する場合はより少ない回転むらが得られ
る。また、出力レベルがパルス幅とパルス電圧とに基づ
いて制御されるので、カウンタクロックの周波数を上げ
ることなく、ダイナミックレンジの拡大、パルス幅変調
の精度を向上させることができる。
【００２８】また、出力パルス電圧の一つのＰＷＭパル
ス内において、入力レベルに応じて対数比で切り換える
ことにより、入出力特性に対数特性を持たせることがで
きる。
ス内において、入力レベルに応じて対数比で切り換える
ことにより、入出力特性に対数特性を持たせることがで
きる。
【００２９】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００３０】（第１の実施の形態）図１は、本発明のパ
ルス幅変調器の第１の実施の形態を示すブロック図であ
る。
ルス幅変調器の第１の実施の形態を示すブロック図であ
る。
【００３１】本形態は図１に示すように、外部からデジ
タルデータが入力され、入力されたデジタルデータの各
サンプルデータの量子化値に基づいてパルス幅制御信号
とパルス電圧制御信号を出力するデジタル信号処理部１
と、デジタル信号処理部１から出力されたパルス幅制御
信号によってパルス幅が制御されたパルスを出力するパ
ルス幅変調部２と、パルス幅変調部２から出力されたパ
ルスのパルス幅を有するパルスを出力するパルス出力回
路４と、デジタル信号処理部１から出力されたパルス電
圧制御信号に基づいてパルス出力回路４の出力電圧を制
御する出力パルス電圧制御部３と、パルス出力回路４か
ら出力されたパルスを平均化することによりアナログ出
力を得るローパスフィルタ５とから構成されている。
タルデータが入力され、入力されたデジタルデータの各
サンプルデータの量子化値に基づいてパルス幅制御信号
とパルス電圧制御信号を出力するデジタル信号処理部１
と、デジタル信号処理部１から出力されたパルス幅制御
信号によってパルス幅が制御されたパルスを出力するパ
ルス幅変調部２と、パルス幅変調部２から出力されたパ
ルスのパルス幅を有するパルスを出力するパルス出力回
路４と、デジタル信号処理部１から出力されたパルス電
圧制御信号に基づいてパルス出力回路４の出力電圧を制
御する出力パルス電圧制御部３と、パルス出力回路４か
ら出力されたパルスを平均化することによりアナログ出
力を得るローパスフィルタ５とから構成されている。
【００３２】以下に、上記のように構成されたパルス幅
変調器の動作について説明する。
変調器の動作について説明する。
【００３３】図２は、図１に示したパルス幅変調器の各
部における波形を示す図であり、（ａ）はパルス出力回
路４におけるデューティが５０％のときの出力パルスを
示す図、（ｂ）はパルス出力回路４から（ａ）に示した
ようなパルスが出力された場合のローパスフィルタ５の
出力波形を示す図、（ｃ）はパルス出力回路４における
デューティが１００％のときの出力パルスを示す図、
（ｄ）はパルス出力回路４から（ｃ）に示したようなパ
ルスが出力された場合のローパスフィルタ５の出力波形
を示す図である。
部における波形を示す図であり、（ａ）はパルス出力回
路４におけるデューティが５０％のときの出力パルスを
示す図、（ｂ）はパルス出力回路４から（ａ）に示した
ようなパルスが出力された場合のローパスフィルタ５の
出力波形を示す図、（ｃ）はパルス出力回路４における
デューティが１００％のときの出力パルスを示す図、
（ｄ）はパルス出力回路４から（ｃ）に示したようなパ
ルスが出力された場合のローパスフィルタ５の出力波形
を示す図である。
【００３４】パルス出力回路４から図２（ａ）に示した
ようなパルスが出力された場合、デューティが５０％で
あるため、ローパスフィルタ５からの出力電圧は、図２
（ｂ）に示すような、リップルを含むＶ／２に平均化さ
れた直流出力となる。
ようなパルスが出力された場合、デューティが５０％で
あるため、ローパスフィルタ５からの出力電圧は、図２
（ｂ）に示すような、リップルを含むＶ／２に平均化さ
れた直流出力となる。
【００３５】一方、パルス出力回路４から出力されるパ
ルスが図２（ｃ）に示すように、その電圧が出力パルス
電圧制御部３によってＶ／２に制御され、また、そのデ
ューティがパルス幅変調部２によって１００％に制御さ
れた場合、ローパスフィルタ５からの出力電圧は、図２
（ｄ）に示すような、リップルを含まないＶ／２の直流
出力となる。
ルスが図２（ｃ）に示すように、その電圧が出力パルス
電圧制御部３によってＶ／２に制御され、また、そのデ
ューティがパルス幅変調部２によって１００％に制御さ
れた場合、ローパスフィルタ５からの出力電圧は、図２
（ｄ）に示すような、リップルを含まないＶ／２の直流
出力となる。
【００３６】以上述べたように、デューティを５０％と
した場合にパルス出力回路４から出力された出力パルス
をローパスフィルタ５を通して平均化した出力電圧は、
出力電圧が半分でデューティを１００％とした場合にパ
ルス出力回路４から出力された出力パルスをローパスフ
ィルタ５を通して平均化した電圧に等しくなる。
した場合にパルス出力回路４から出力された出力パルス
をローパスフィルタ５を通して平均化した出力電圧は、
出力電圧が半分でデューティを１００％とした場合にパ
ルス出力回路４から出力された出力パルスをローパスフ
ィルタ５を通して平均化した電圧に等しくなる。
【００３７】このように、デューティが５０％以下とな
った場合に、パルス電圧を下げ、デューティ比を上げる
ことによってリップルの少ない出力を得ることができ
る。リップルの少ない出力は、モータ等の回転制御にお
いては、広い回転範囲において回転むらを少なくするこ
とができるという効果がある。
った場合に、パルス電圧を下げ、デューティ比を上げる
ことによってリップルの少ない出力を得ることができ
る。リップルの少ない出力は、モータ等の回転制御にお
いては、広い回転範囲において回転むらを少なくするこ
とができるという効果がある。
【００３８】図３は、図１に示したパルス幅変調部２の
動作を説明するための波形図であり、（ａ）はパルス幅
を制御するカウンタクロックｆcの波形を示す図、
（ｂ）は出力パルス電圧がＶの出力パルスの波形を示す
図、（ｃ）は出力パルス電圧がＶ／２の出力パルスの波
形を示す図である。
動作を説明するための波形図であり、（ａ）はパルス幅
を制御するカウンタクロックｆcの波形を示す図、
（ｂ）は出力パルス電圧がＶの出力パルスの波形を示す
図、（ｃ）は出力パルス電圧がＶ／２の出力パルスの波
形を示す図である。
【００３９】ここで、カウンタクロックｆcにおいて
は、このカウンタクロックｆcを入力データに応じてカ
ウントすることによりパルス幅変調を行うものである。
は、このカウンタクロックｆcを入力データに応じてカ
ウントすることによりパルス幅変調を行うものである。
【００４０】このため、カウンタクロックｆcはパルス
幅制御の分解能に影響する。また、ローパスフィルタ５
で平均化された出力は、パルス面積で表され、出力パル
ス電圧とパルス幅との積となる。
幅制御の分解能に影響する。また、ローパスフィルタ５
で平均化された出力は、パルス面積で表され、出力パル
ス電圧とパルス幅との積となる。
【００４１】出力パルス電圧がＶの出力パルスにおいて
は図３（ｂ）に示すように、パルス幅制御の最小単位
は、１／ｆc＝ｔcとするとｔc×Ｖで表され、図の斜線
部の面積で示される。
は図３（ｂ）に示すように、パルス幅制御の最小単位
は、１／ｆc＝ｔcとするとｔc×Ｖで表され、図の斜線
部の面積で示される。
【００４２】また、出力パルス電圧がＶ／２の出力パル
スにおいては図３（ｃ）に示すように、パルス幅制御の
最小単位は、ｔc×Ｖ／２で表され、図３（ｂ）に示し
たものの半分となり、分解能は倍となる。
スにおいては図３（ｃ）に示すように、パルス幅制御の
最小単位は、ｔc×Ｖ／２で表され、図３（ｂ）に示し
たものの半分となり、分解能は倍となる。
【００４３】以上述べたように、出力パルス電圧を半分
にすることで、同じカウンタクロックの周波数でも、分
解能を倍にすることができる。すなわち、カウンタクロ
ックの周波数を上げずに、分解能を向上させることがで
きる。
にすることで、同じカウンタクロックの周波数でも、分
解能を倍にすることができる。すなわち、カウンタクロ
ックの周波数を上げずに、分解能を向上させることがで
きる。
【００４４】図４は、図１に示したデジタル信号処理部
１においてパルス幅を４ビットで制御する場合の動作を
説明するための図である。
１においてパルス幅を４ビットで制御する場合の動作を
説明するための図である。
【００４５】ＭＳＢビットが０の場合、このパルスのデ
ューティは５０％以下となることから、ＭＳＢを除いた
下位３ビットを上位ビットへシフトさせ、ＬＳＢビット
へは０データを追加する。さらに、出力パルス電圧を現
在の電圧値半分のＶn／２に設定する。
ューティは５０％以下となることから、ＭＳＢを除いた
下位３ビットを上位ビットへシフトさせ、ＬＳＢビット
へは０データを追加する。さらに、出力パルス電圧を現
在の電圧値半分のＶn／２に設定する。
【００４６】上記のような処理においては、処理前と処
理後とのパルス面積は同じ結果となり、ローパスフィル
タによって平均化された出力は同じ結果となる。
理後とのパルス面積は同じ結果となり、ローパスフィル
タによって平均化された出力は同じ結果となる。
【００４７】（第２の実施の形態）ここでさらに、ＬＳ
Ｂビットに新たなデータを追加すると、入力データが１
ビット追加されたことと同じであり、精度が倍になる。
Ｂビットに新たなデータを追加すると、入力データが１
ビット追加されたことと同じであり、精度が倍になる。
【００４８】このような処理をｋ回繰り返すと４＋ｋビ
ットのダイナミックレンジを確保することができる。こ
れを、本発明の第２の実施の形態として以下に図面を用
いて説明する。
ットのダイナミックレンジを確保することができる。こ
れを、本発明の第２の実施の形態として以下に図面を用
いて説明する。
【００４９】図５は、１０ビットのダイナミックレンジ
を４ビットのパルス変調器で構成する形態を説明するた
めの図である。
を４ビットのパルス変調器で構成する形態を説明するた
めの図である。
【００５０】本形態は図５に示すように、ＭＳＢを
ａ9、ＬＳＢをａ0とした１０ビットのデータを４ビット
のパルス幅制御で動作させるものであり、最大出力は、
パルス電圧がＶ、ＭＳＢがａ9、ＬＳＢをａ6として、全
てが１のときである。ここで、ａ 9が０、すなわちデュ
ーティが５０％となったとき、パルス電圧をＶ／２、Ｍ
ＳＢをａ8、ＬＳＢをａ5とする。同様の動作を繰り返し
て、最小出力は、パルス電圧をＶ／２6、ＭＳＢをａ3、
ＬＳＢをａ0としたときの全てが０、すなわちパルスな
しの状態となる。
ａ9、ＬＳＢをａ0とした１０ビットのデータを４ビット
のパルス幅制御で動作させるものであり、最大出力は、
パルス電圧がＶ、ＭＳＢがａ9、ＬＳＢをａ6として、全
てが１のときである。ここで、ａ 9が０、すなわちデュ
ーティが５０％となったとき、パルス電圧をＶ／２、Ｍ
ＳＢをａ8、ＬＳＢをａ5とする。同様の動作を繰り返し
て、最小出力は、パルス電圧をＶ／２6、ＭＳＢをａ3、
ＬＳＢをａ0としたときの全てが０、すなわちパルスな
しの状態となる。
【００５１】以上説明したように、パルス電圧を切り換
えることで、１０ビットのダイナミックレンジを、４ビ
ットのパルス幅変調器で構成できる。
えることで、１０ビットのダイナミックレンジを、４ビ
ットのパルス幅変調器で構成できる。
【００５２】本形態においては、１０ビットのダイナミ
ックレンジを確保するためには、従来の方式を用いた場
合、カウンタクロックがサンプリングクロックの２10倍
のクロックを必要としていたのに対して、２4倍で実現
することができる。
ックレンジを確保するためには、従来の方式を用いた場
合、カウンタクロックがサンプリングクロックの２10倍
のクロックを必要としていたのに対して、２4倍で実現
することができる。
【００５３】なお、本形態においては、入力データが１
０ビットの場合について説明したが、本発明はこれに限
らず、入力データがｋビットの場合、パルス幅変調部２
（図１参照）においてパルス幅制御ビットをｋ−ｎビッ
トとし、出力パルス電圧制御部３（図１参照）において
出力パルス電圧を２のべき乗ステップで分割して最小パ
ルス電圧を最大パルス電圧の１／２nとなるように制御
し、デューティ５０％以下では出力パルス電圧をステッ
プダウンすると同時に、パルス幅制御ビットの入力デー
タを下位ビットへビットシフトして読み込む。
０ビットの場合について説明したが、本発明はこれに限
らず、入力データがｋビットの場合、パルス幅変調部２
（図１参照）においてパルス幅制御ビットをｋ−ｎビッ
トとし、出力パルス電圧制御部３（図１参照）において
出力パルス電圧を２のべき乗ステップで分割して最小パ
ルス電圧を最大パルス電圧の１／２nとなるように制御
し、デューティ５０％以下では出力パルス電圧をステッ
プダウンすると同時に、パルス幅制御ビットの入力デー
タを下位ビットへビットシフトして読み込む。
【００５４】（第３の実施の形態）図６は、本発明のパ
ルス幅変調器の第３の実施の形態における出力パルス波
形を示す図である。
ルス幅変調器の第３の実施の形態における出力パルス波
形を示す図である。
【００５５】図６に示すように本形態においては、デュ
ーティ１００％のパルス幅をＷとして、パルス電圧をＶ
１からＶ５の５段階として、それによりパルス幅Ｗをそ
れぞれＷ／１０に１０等分し、１０個のパルスブロック
が並べられた状態で一つのＰＷＭパルス波が構成されて
いる。このパルスブロックで構成された１つのＰＷＭ波
を、デューティ１００％からデューティ０％までパルス
幅変調する。
ーティ１００％のパルス幅をＷとして、パルス電圧をＶ
１からＶ５の５段階として、それによりパルス幅Ｗをそ
れぞれＷ／１０に１０等分し、１０個のパルスブロック
が並べられた状態で一つのＰＷＭパルス波が構成されて
いる。このパルスブロックで構成された１つのＰＷＭ波
を、デューティ１００％からデューティ０％までパルス
幅変調する。
【００５６】図７は、図６に示した出力パルス波形を有
するパルス幅変調器の入出力特性を示す図であり、入出
力がリニアではなく、対数伸長特性を折れ線近似した特
性を示している。
するパルス幅変調器の入出力特性を示す図であり、入出
力がリニアではなく、対数伸長特性を折れ線近似した特
性を示している。
【００５７】図７に示すように本形態においては、出力
パルス電圧比を対数比となるように分割し、入力に対し
て出力を対数伸長動作させている。
パルス電圧比を対数比となるように分割し、入力に対し
て出力を対数伸長動作させている。
【００５８】図６に示したＶ１からＶ５の出力パルス電
圧は入出力特性の傾きに対応し、入力レベルに応じて、
パルス電圧をリニア特性と対数特性とに切り換えて、図
６に示したパルスブロックを構成するものである。
圧は入出力特性の傾きに対応し、入力レベルに応じて、
パルス電圧をリニア特性と対数特性とに切り換えて、図
６に示したパルスブロックを構成するものである。
【００５９】以上により、対数圧縮変換コードμ−ｌａ
ｗ，Ａ−ｌａｗ等のセグメントに対応するように出力パ
ルス電圧比を選べば、μ−ｌａｗ，Ａ−ｌａｗの対数圧
縮伸長動作を行うＰＷＭ変調器を容易に構成することが
できる。
ｗ，Ａ−ｌａｗ等のセグメントに対応するように出力パ
ルス電圧比を選べば、μ−ｌａｗ，Ａ−ｌａｗの対数圧
縮伸長動作を行うＰＷＭ変調器を容易に構成することが
できる。
【００６０】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載するような効果を奏する。
ているので、以下に記載するような効果を奏する。
【００６１】（１）出力パルス電圧を下げてデューティ
比を上げることができるため、ローパスフィルタ出力に
リップルの少ない直流出力を得ることができる。これに
より、モータなどを駆動する場合、回転むらの少ない制
御を行うことができる。
比を上げることができるため、ローパスフィルタ出力に
リップルの少ない直流出力を得ることができる。これに
より、モータなどを駆動する場合、回転むらの少ない制
御を行うことができる。
【００６２】（２）出力パルスのデューティ比を上げる
ことにより、出力回路のスイッチング速度を下げること
ができ、扱う信号の最高周波数及び量子化ステップ数を
上げることができる。
ことにより、出力回路のスイッチング速度を下げること
ができ、扱う信号の最高周波数及び量子化ステップ数を
上げることができる。
【００６３】（３）デューティ比が５０％以下となった
とき、パルス電圧を半分にし、入力データのビットシフ
トとＬＳＢビットの追加の動作を繰り返すことによっ
て、パルス幅変調出力のダイナミックレンジを拡大する
ことができる。さらにこのとき、パルス幅の分解能を上
げる必要がないので、カウンタクロックの周波数を高め
る必要がなく、ハードウェアの最高動作周波数や消費電
力を下げる効果もある。
とき、パルス電圧を半分にし、入力データのビットシフ
トとＬＳＢビットの追加の動作を繰り返すことによっ
て、パルス幅変調出力のダイナミックレンジを拡大する
ことができる。さらにこのとき、パルス幅の分解能を上
げる必要がないので、カウンタクロックの周波数を高め
る必要がなく、ハードウェアの最高動作周波数や消費電
力を下げる効果もある。
【００６４】（４）パルス電圧比に対数特性を持たせる
ことで、容易に対数圧縮変換コードμ−ｌａｗ，Ａ−ｌ
ａｗなどに対応したＤ／Ａ変換器を構成できる。特に、
パルス電圧を等分割、対数比分割と切り換えると、ＰＣ
Ｍリニアとμ−ｌａｗ，Ａ−ｌａｗに対応したＤ／Ａ変
換器を構成できる。
ことで、容易に対数圧縮変換コードμ−ｌａｗ，Ａ−ｌ
ａｗなどに対応したＤ／Ａ変換器を構成できる。特に、
パルス電圧を等分割、対数比分割と切り換えると、ＰＣ
Ｍリニアとμ−ｌａｗ，Ａ−ｌａｗに対応したＤ／Ａ変
換器を構成できる。
【図１】本発明のパルス幅変調器の第１の実施の形態を
示すブロック図である。
示すブロック図である。
【図２】図１に示したパルス幅変調器の各部における波
形を示す図であり、（ａ）はパルス出力回路におけるデ
ューティが５０％のときの出力パルスを示す図、（ｂ）
はパルス出力回路から（ａ）に示したようなパルスが出
力された場合のローパスフィルタの出力波形を示す図、
（ｃ）はパルス出力回路におけるデューティが１００％
のときの出力パルスを示す図、（ｄ）はパルス出力回路
から（ｃ）に示したようなパルスが出力された場合のロ
ーパスフィルタの出力波形を示す図である。
形を示す図であり、（ａ）はパルス出力回路におけるデ
ューティが５０％のときの出力パルスを示す図、（ｂ）
はパルス出力回路から（ａ）に示したようなパルスが出
力された場合のローパスフィルタの出力波形を示す図、
（ｃ）はパルス出力回路におけるデューティが１００％
のときの出力パルスを示す図、（ｄ）はパルス出力回路
から（ｃ）に示したようなパルスが出力された場合のロ
ーパスフィルタの出力波形を示す図である。
【図３】図１に示したパルス幅変調部の動作を説明する
ための波形図であり、（ａ）はパルス幅を制御するカウ
ンタクロックの波形を示す図、（ｂ）は出力パルス電圧
がＶの出力パルスの波形を示す図、（ｃ）は出力パルス
電圧がＶ／２の出力パルスの波形を示す図である。
ための波形図であり、（ａ）はパルス幅を制御するカウ
ンタクロックの波形を示す図、（ｂ）は出力パルス電圧
がＶの出力パルスの波形を示す図、（ｃ）は出力パルス
電圧がＶ／２の出力パルスの波形を示す図である。
【図４】図１に示したデジタル信号処理部においてパル
ス幅を４ビットで制御する場合の動作を説明するための
図である。
ス幅を４ビットで制御する場合の動作を説明するための
図である。
【図５】１０ビットのダイナミックレンジを４ビットの
パルス変調器で構成する形態を説明するための図であ
る。
パルス変調器で構成する形態を説明するための図であ
る。
【図６】本発明のパルス幅変調器の第３の実施の形態に
おける出力パルス波形を示す図である。
おける出力パルス波形を示す図である。
【図７】図６に示した出力パルス波形を有するパルス幅
変調器の入出力特性を示す図である。
変調器の入出力特性を示す図である。
【図８】従来のパルス幅変調器の一構成例を示す図であ
る。
る。
１ デジタル信号処理部 ２ パルス幅変調部 ３ 出力パルス電圧制御部 ４ パルス出力回路 ５ ローパスフィルタ
Claims (5)
- 【請求項１】 入力されるデジタル信号に基づいたパル
ス幅の信号を出力することにより前記デジタル信号をア
ナログ信号に変換するパルス幅変換器において、前記デジタル信号が入力され、入力されたデジタルデー
タの各サンプルデータの量子化値に基づいてパルス幅制
御信号とパルス電圧制御信号を出力するデジタル信号処
理処理手段と、 前記デジタル信号処理手段から出力されたパルス幅制御
信号によってパルス幅が制御されたパルスを出力する パ
ルス幅変調手段と、 前記パルス幅変調手段から出力されたパルスのパルス幅
を有するパルスを出力するパルス出力手段と、前記デジタル信号処理手段から出力されたパルス電圧制
御信号に 基づいて前記パルス出力手段の出力電圧を制御
する出力パルス電圧制御手段とを有し、 前記デジタル信号処理手段は、前記パルス幅変調手段に
対して出力するパルス幅制御信号を該パルス幅変調手段
から出力されるパルスのデューティが５０％以下となる
ようなものとする場合、前記パルス出力手段の出力電圧
が１／２となるようなパルス電圧制御信号を出力する こ
とを特徴とするパルス幅変調器。 - 【請求項２】 請求項１に記載のパルス幅変調器におい
て、前記デジタル信号処理手段は、 入力されるデジタル信号
がｋビットである場合、パルス幅制御ビットをｋ−ｎビ
ットとし、前記出力パルス電圧制御手段の出力を、出力
パルス電圧を２のべき乗ステップで分割して最小パルス
電圧を最大パルス電圧の１／２nとなるように制御し、
デューティ５０％以下では前記出力パルス電圧制御手段
の出力パルス電圧をステップダウンすると同時に、パル
ス幅制御ビットの入力データを下位ビットへビットシフ
トして読み込むことを特徴とするパルス幅変調器。 - 【請求項３】 請求項１に記載のパルス幅変調器におい
て、入力されたデジタル信号の量子化値を複数の帯域に分割
し、１サンプル内におけるＰＷＭパルスのパルス電圧を
量子化値の帯域に応じてパルス電圧を切り換えること
で、１サンプルのパルス積分値が前記デジタル信号に対
して非線形である ことを特徴とするパルス幅変調器。 - 【請求項４】 請求項３に記載のパルス幅変調器におい
て、入力されたデジタル信号の量子化値に対する出力パルス
電圧比 に対数特性を持たせることにより、対数圧縮変換
コードμ−ｌａｗ，Ａ−ｌａｗ対応可能とすることを特
徴とするパルス幅変調器。 - 【請求項５】 請求項４記載のパルス幅変調器におい
て、 出力電圧の分圧比をリニア特性と対数特性を切り換える
ことにより、対数圧縮変換コードμ−ｌａｗ，Ａ−ｌａ
ｗ対応とリニアなＰＣＭコード対応とが切り換わること
を特徴とするパルス幅変調器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09313636A JP3090200B2 (ja) | 1997-11-14 | 1997-11-14 | パルス幅変調器 |
| US09/192,926 US6181266B1 (en) | 1997-11-14 | 1998-11-16 | D/A conversion method and a D/A converter using pulse width modulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09313636A JP3090200B2 (ja) | 1997-11-14 | 1997-11-14 | パルス幅変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150478A JPH11150478A (ja) | 1999-06-02 |
| JP3090200B2 true JP3090200B2 (ja) | 2000-09-18 |
Family
ID=18043712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09313636A Expired - Fee Related JP3090200B2 (ja) | 1997-11-14 | 1997-11-14 | パルス幅変調器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6181266B1 (ja) |
| JP (1) | JP3090200B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362766B1 (en) * | 2000-02-09 | 2002-03-26 | International Business Machines Corporation | Variable pulse PWM DAC method and apparatus |
| US6516291B2 (en) * | 2000-12-13 | 2003-02-04 | Linear Technology Corporation | RMS-to-DC converter with fault detection and recovery |
| US6462689B2 (en) * | 2001-01-25 | 2002-10-08 | Ishoni Networks, Inc. | Digital to analog converter (DAC) having an adjustable dynamic range |
| JP4073676B2 (ja) * | 2001-03-21 | 2008-04-09 | 株式会社リコー | Ｄａ変換器及びｄａ変換方法 |
| JP3828031B2 (ja) * | 2002-03-25 | 2006-09-27 | 株式会社ルネサステクノロジ | Ｄａコンバータ |
| US6593864B1 (en) | 2002-04-15 | 2003-07-15 | Optical Solutions, Inc. | Digital-to-analog converter with temperature compensation |
| US20040223545A1 (en) * | 2003-03-04 | 2004-11-11 | Lee Ying Lau | Multi-level pulse width modulation in digital system |
| US20040189502A1 (en) * | 2003-03-04 | 2004-09-30 | Lee Ying Lau | Multi-level pulse width modulation in digital system |
| DE10337782B4 (de) * | 2003-07-14 | 2007-03-01 | Micronas Gmbh | Methode und Schaltung zur effektiven Konvertierung von PCM-in PWM-Daten |
| DE102004011723A1 (de) * | 2004-03-10 | 2005-09-29 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Digital-Analog-Wandler mit verschachteltem pulsweitenmodulierten Signal |
| JP4809070B2 (ja) * | 2006-02-03 | 2011-11-02 | エム・アンド・エスファインテック株式会社 | デジタルアナログ変換装置 |
| JP5141277B2 (ja) * | 2008-02-08 | 2013-02-13 | ソニー株式会社 | 点灯期間設定方法、表示パネルの駆動方法、バックライトの駆動方法、点灯期間設定装置、半導体デバイス、表示パネル及び電子機器 |
| FR2930090A1 (fr) * | 2008-04-14 | 2009-10-16 | Thomson Licensing Sas | Procede de generation d'un signal analogique genere par un signal pwm et systeme generant un tel signal. |
| CN101771413B (zh) * | 2008-12-31 | 2013-04-24 | 南方医科大学 | 基于神经元工作原理的模数解码方法及装置 |
| CN104767431B (zh) * | 2015-04-02 | 2018-08-28 | 上海晶丰明源半导体股份有限公司 | 一种直流无刷电机脉冲宽度调制的控制方法、装置和系统 |
| JP2017085536A (ja) * | 2015-10-27 | 2017-05-18 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
| JP6720687B2 (ja) * | 2015-10-27 | 2020-07-08 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
| JP6772542B2 (ja) * | 2015-10-27 | 2020-10-21 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
| CN107017837B (zh) * | 2015-10-27 | 2022-02-08 | 精工爱普生株式会社 | 电路装置、振荡器、电子设备以及移动体 |
| US9813076B1 (en) * | 2016-03-31 | 2017-11-07 | Analog Value Ltd. | Analog to digital converter and a method for analog to digital conversion |
| US20220360272A1 (en) | 2021-05-06 | 2022-11-10 | Apple Inc | Analog to digital converter and a method for analog to digital conversion |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4061909A (en) * | 1975-07-23 | 1977-12-06 | Bryant A William | Variable waveform synthesizer using digital circuitry |
| US4095218A (en) * | 1976-08-30 | 1978-06-13 | International Business Machines Corporation | Hybrid pulse width-pulse rate digital-to-analog converter method and apparatus |
| JPH0797747B2 (ja) | 1987-10-01 | 1995-10-18 | 松下電器産業株式会社 | パルス幅変調装置 |
| JPH0193940A (ja) | 1987-10-06 | 1989-04-12 | Nec Corp | Ｐｃｍサブデータ伝送方式 |
| JPH04192723A (ja) | 1990-11-26 | 1992-07-10 | Mitsubishi Electric Corp | パルス幅変調信号作成回路 |
| JPH0795088A (ja) | 1993-09-22 | 1995-04-07 | Fujitsu Ltd | パルス幅変調装置 |
| JPH07303388A (ja) | 1994-05-02 | 1995-11-14 | Shibaura Eng Works Co Ltd | 信号発生回路 |
| JP3654974B2 (ja) | 1995-11-07 | 2005-06-02 | 株式会社ホウトク | 脚柱の昇降機構 |
| US5764165A (en) * | 1996-05-03 | 1998-06-09 | Quantum Corporation | Rotated counter bit pulse width modulated digital to analog converter |
-
1997
- 1997-11-14 JP JP09313636A patent/JP3090200B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-16 US US09/192,926 patent/US6181266B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6181266B1 (en) | 2001-01-30 |
| JPH11150478A (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3090200B2 (ja) | パルス幅変調器 | |
| US5337338A (en) | Pulse density modulation circuit (parallel to serial) comparing in a nonsequential bit order | |
| US5068661A (en) | Multi-stage noise shaping over-sampling d/a converter | |
| RU2156029C2 (ru) | Способ цифроаналогового преобразования и устройство для его осуществления | |
| EP0383689A2 (en) | Digital-to-analog converter | |
| EP0141386B1 (en) | Digital-to-analog converting apparatus | |
| US4398179A (en) | Analog-to-digital converting circuit | |
| US5724039A (en) | D/A converter | |
| US5686918A (en) | Analog-to-digital converter with digital-to-analog converter and comparator | |
| JPS63176020A (ja) | Ｄ／ａ変換方式 | |
| JPH02184119A (ja) | オーバーサンプリング形デジタル―アナログ変換回路 | |
| US7499557B1 (en) | Driving method of speaker and the driving circuit thereof | |
| JP3142747B2 (ja) | オーバーサンプリングｄａ変換器 | |
| US5699064A (en) | Oversampling D/A converter using a bidirectional shift register | |
| JP2853723B2 (ja) | パルス幅変調回路 | |
| JP2692289B2 (ja) | 任意波形発生器 | |
| JPH0774646A (ja) | △σモジュレーター | |
| TWI603589B (zh) | 差動式脈衝振幅波寬度調變數位類比轉換裝置及其信號輸出的編碼方法 | |
| JPH066227A (ja) | アナログ−デジタルコンバータ | |
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| JPH10303754A (ja) | パルス幅変調回路および方法 | |
| JP3093800B2 (ja) | デジタル・アナログ変換装置 | |
| JPH08172360A (ja) | Ａ／ｄ変換器 | |
| JPH0453456B2 (ja) | ||
| JPH0242820A (ja) | Ａ／ｄ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |