JP3068552B2 - 画像復号装置 - Google Patents
画像復号装置Info
- Publication number
- JP3068552B2 JP3068552B2 JP8149098A JP8149098A JP3068552B2 JP 3068552 B2 JP3068552 B2 JP 3068552B2 JP 8149098 A JP8149098 A JP 8149098A JP 8149098 A JP8149098 A JP 8149098A JP 3068552 B2 JP3068552 B2 JP 3068552B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- picture
- decoding
- moving image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
- H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、画像復号装置に関
し、特に、入力される動画像圧縮データをデコードしつ
つ出力する画像復号装置に関する。
し、特に、入力される動画像圧縮データをデコードしつ
つ出力する画像復号装置に関する。
【０００２】
【従来の技術】従来の画像復号装置として、入力される
動画像の圧縮データをデコードしつつ、リアルタイムに
表示部に出力する形式の装置が知られている。このよう
な画像復号装置には、１画面（フレーム）における１６
本の水平走査時間、つまり１６ライン時間内に１６ライ
ン分の画像データに相当する１マクロブロック（以下、
ＭＢと呼ぶ）ラインをデコードする機能を備えたものが
ある。
動画像の圧縮データをデコードしつつ、リアルタイムに
表示部に出力する形式の装置が知られている。このよう
な画像復号装置には、１画面（フレーム）における１６
本の水平走査時間、つまり１６ライン時間内に１６ライ
ン分の画像データに相当する１マクロブロック（以下、
ＭＢと呼ぶ）ラインをデコードする機能を備えたものが
ある。
【０００３】図７は、上記従来の画像復号装置の構成を
概略的に示すブロック図である。この動画像復号装置
は、国際標準の動画符号化方式（ＭＰＥＧ：Moving Pic
ture Experts Group）による動画像圧縮データをデコー
ド処理するＭＰＥＧ復号回路３０と、ＭＰＥＧ復号回路
３０の作動を制御するＭＰＥＧ復号制御回路３１と、バ
ッファ３２とを備えている。ＭＰＥＧ復号回路３０は、
データ保持部３３とデータ処理部３４とを備える。
概略的に示すブロック図である。この動画像復号装置
は、国際標準の動画符号化方式（ＭＰＥＧ：Moving Pic
ture Experts Group）による動画像圧縮データをデコー
ド処理するＭＰＥＧ復号回路３０と、ＭＰＥＧ復号回路
３０の作動を制御するＭＰＥＧ復号制御回路３１と、バ
ッファ３２とを備えている。ＭＰＥＧ復号回路３０は、
データ保持部３３とデータ処理部３４とを備える。
【０００４】一般に、ＭＰＥＧの動画像圧縮データで
は、各１フレームを構成するピクチャレイヤは、画素デ
ータと、この画素データを成す各階層毎に設けられたパ
ラメータ（ヘッダ）とを備える。データ保持部３３は、
入力される動画像圧縮データに含まれる各階層毎のパラ
メータの内で所要のものをラッチする。データ処理部３
４は、入力される動画像圧縮データにおける所要のパラ
メータをデータ保持部３３に送ると共に、ＭＰＥＧ復号
制御回路３１から動画デコード開始指示信号が出力され
たとき、入力される動画像圧縮データの１フレームピク
チャのデコードを開始し、デコードした動画像データを
バッファ３２に出力する。バッファ１３は、データ処理
部３４からのデコード動画像データを受けて、出力画像
として表示部（図示せず）に出力する。
は、各１フレームを構成するピクチャレイヤは、画素デ
ータと、この画素データを成す各階層毎に設けられたパ
ラメータ（ヘッダ）とを備える。データ保持部３３は、
入力される動画像圧縮データに含まれる各階層毎のパラ
メータの内で所要のものをラッチする。データ処理部３
４は、入力される動画像圧縮データにおける所要のパラ
メータをデータ保持部３３に送ると共に、ＭＰＥＧ復号
制御回路３１から動画デコード開始指示信号が出力され
たとき、入力される動画像圧縮データの１フレームピク
チャのデコードを開始し、デコードした動画像データを
バッファ３２に出力する。バッファ１３は、データ処理
部３４からのデコード動画像データを受けて、出力画像
として表示部（図示せず）に出力する。
【０００５】ＭＰＥＧ復号制御回路３１には、出力画面
の絶対的な位置を表すビデオ同期信号（例えば、ＮＴＳ
Ｃ規格では０から５２４までの値を繰り返し表す信号）
と、画像の拡大／縮小を行うための表示倍率データと、
表示する画像の画面上での表示位置を指定する表示位置
データとが入力される。ＭＰＥＧ復号制御部３１は、ビ
デオ同期信号に従って、ＭＰＥＧ復号回路３０に、動画
デコードの開始を指示する動画デコード開始指示信号を
出力する。ＭＰＥＧ復号回路３０は、動画デコードが終
了した時点でＭＰＥＧ復号制御部３１に動画デコード終
了通知信号を出力する。
の絶対的な位置を表すビデオ同期信号（例えば、ＮＴＳ
Ｃ規格では０から５２４までの値を繰り返し表す信号）
と、画像の拡大／縮小を行うための表示倍率データと、
表示する画像の画面上での表示位置を指定する表示位置
データとが入力される。ＭＰＥＧ復号制御部３１は、ビ
デオ同期信号に従って、ＭＰＥＧ復号回路３０に、動画
デコードの開始を指示する動画デコード開始指示信号を
出力する。ＭＰＥＧ復号回路３０は、動画デコードが終
了した時点でＭＰＥＧ復号制御部３１に動画デコード終
了通知信号を出力する。
【０００６】上記構成の画像復号装置では、動画像圧縮
データが入力されると、データ保持部３３がデータ処理
部３４を介して所要のパラメータをラッチし、また、Ｍ
ＰＥＧ復号制御回路３１が、表示倍率データ及び表示位
置データを入力しつつ、ビデオ同期信号に同期してＭＰ
ＥＧ復号回路３０に動画デコード開始指示信号を出力す
る。ＭＰＥＧ復号回路３０では、動画デコード開始指示
信号に従い、データ保持部３３でラッチしたパラメータ
に対応するフレームピクチャのデコードを開始し、デコ
ード動画像データをバッファ３２に出力する。これによ
り、バッファ３２は、このデコード動画像データを出力
画像として表示部に出力する。
データが入力されると、データ保持部３３がデータ処理
部３４を介して所要のパラメータをラッチし、また、Ｍ
ＰＥＧ復号制御回路３１が、表示倍率データ及び表示位
置データを入力しつつ、ビデオ同期信号に同期してＭＰ
ＥＧ復号回路３０に動画デコード開始指示信号を出力す
る。ＭＰＥＧ復号回路３０では、動画デコード開始指示
信号に従い、データ保持部３３でラッチしたパラメータ
に対応するフレームピクチャのデコードを開始し、デコ
ード動画像データをバッファ３２に出力する。これによ
り、バッファ３２は、このデコード動画像データを出力
画像として表示部に出力する。
【０００７】図８は、上記従来の画像復号装置によるデ
コード処理を示すタイミングチャートである。１フレー
ムを構成するフィールドには、交互に繰り返される奇数
フィールドと偶数フィールドとが含まれ、奇数フィール
ド及び偶数フィールドの各表示期間の相互間にはブラン
キング期間が含まれる。また、動画像圧縮データは、夫
々がピクチャ間デコード停止期間Ｄｓ0〜Ｄｓ3を挟んで
連続するフレームピクチャPic0〜Pic3を含んでいる。デ
コード動画像であるフレームピクチャPic0〜Pic3に夫々
対応して、奇数フィールドで表示される表示画像Pic0-t
op〜Pic3-topと、偶数フィールドで表示されるPic0-bot
tom〜Pic3-bottomとが出力される。
コード処理を示すタイミングチャートである。１フレー
ムを構成するフィールドには、交互に繰り返される奇数
フィールドと偶数フィールドとが含まれ、奇数フィール
ド及び偶数フィールドの各表示期間の相互間にはブラン
キング期間が含まれる。また、動画像圧縮データは、夫
々がピクチャ間デコード停止期間Ｄｓ0〜Ｄｓ3を挟んで
連続するフレームピクチャPic0〜Pic3を含んでいる。デ
コード動画像であるフレームピクチャPic0〜Pic3に夫々
対応して、奇数フィールドで表示される表示画像Pic0-t
op〜Pic3-topと、偶数フィールドで表示されるPic0-bot
tom〜Pic3-bottomとが出力される。
【０００８】
【発明が解決しようとする課題】上記従来の画像復号装
置では、例えば、動画像を表示しているテレビジョン等
の画面の一部に、静止画である番組表等を表示しようと
するとき、動画像表示用のＭＰＥＧ復号回路とは別に、
静止画像用のデコード処理回路が必要になる。このよう
に、動画像と静止画像とを同じ画面に同時表示するニー
ズに応えようとすると、回路規模が増大して画像復号装
置が大型化する不都合を招く。
置では、例えば、動画像を表示しているテレビジョン等
の画面の一部に、静止画である番組表等を表示しようと
するとき、動画像表示用のＭＰＥＧ復号回路とは別に、
静止画像用のデコード処理回路が必要になる。このよう
に、動画像と静止画像とを同じ画面に同時表示するニー
ズに応えようとすると、回路規模が増大して画像復号装
置が大型化する不都合を招く。
【０００９】本発明は、上記に鑑み、簡素な回路構成で
ありながらも、動画像と静止画像とを同じ画面に同時に
表示することを可能にする画像復号装置を提供すること
を目的とする。
ありながらも、動画像と静止画像とを同じ画面に同時に
表示することを可能にする画像復号装置を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】本発明者らは、従来は極
めて短時間であり静止画像のデコードが不可能であった
ピクチャ間デコード停止期間に着目し、フレームピクチ
ャ内の空き時間を抽出してピクチャ間デコード停止期間
に加えれば、この期間内では静止画像１枚分若しくはそ
の一部の出力が可能になる点に想到し、本発明をなすに
至った。
めて短時間であり静止画像のデコードが不可能であった
ピクチャ間デコード停止期間に着目し、フレームピクチ
ャ内の空き時間を抽出してピクチャ間デコード停止期間
に加えれば、この期間内では静止画像１枚分若しくはそ
の一部の出力が可能になる点に想到し、本発明をなすに
至った。
【００１１】上記目的を達成するために、本発明の画像
復号装置は、夫々がピクチャ間デコード停止期間を挟ん
で連続するフレームピクチャを含んだ動画像圧縮データ
を各フレームピクチャ毎にデコードしつつ出力する画像
復号装置において、前記フレームピクチャ内の所定ライ
ンに相当する画像データ毎の処理に必要な時間を演算
し、その各処理時間の和から１フレームピクチャ内にお
ける空き時間を演算する演算手段と、前記空き時間及び
前記ピクチャ間デコード停止期間を加算した動画像デコ
ード停止期間内で静止画像のデコードを行う画像出力制
御手段とを備えることを特徴とする。
復号装置は、夫々がピクチャ間デコード停止期間を挟ん
で連続するフレームピクチャを含んだ動画像圧縮データ
を各フレームピクチャ毎にデコードしつつ出力する画像
復号装置において、前記フレームピクチャ内の所定ライ
ンに相当する画像データ毎の処理に必要な時間を演算
し、その各処理時間の和から１フレームピクチャ内にお
ける空き時間を演算する演算手段と、前記空き時間及び
前記ピクチャ間デコード停止期間を加算した動画像デコ
ード停止期間内で静止画像のデコードを行う画像出力制
御手段とを備えることを特徴とする。
【００１２】本発明の画像復号装置では、１フレームピ
クチャ内の空き時間を該フレームピクチャの先頭又は末
尾のピクチャ間デコード停止期間に加えて新たな動画像
デコード停止期間を設定するので、別のデコード処理回
路をもたない簡素な回路構成でありながらも、動画像と
共に別の静止画像を同じ画面に同時に表示することが可
能になる。
クチャ内の空き時間を該フレームピクチャの先頭又は末
尾のピクチャ間デコード停止期間に加えて新たな動画像
デコード停止期間を設定するので、別のデコード処理回
路をもたない簡素な回路構成でありながらも、動画像と
共に別の静止画像を同じ画面に同時に表示することが可
能になる。
【００１３】ここで、演算手段は、１フレームピクチャ
の動画像表示終了点を演算し、該動画像表示終了点と前
記空き時間とから前記フレームピクチャの動画像デコー
ド開始点を演算することが好ましい。これにより、動画
デコード開始点を容易且つ確実に演算することができ
る。
の動画像表示終了点を演算し、該動画像表示終了点と前
記空き時間とから前記フレームピクチャの動画像デコー
ド開始点を演算することが好ましい。これにより、動画
デコード開始点を容易且つ確実に演算することができ
る。
【００１４】また、画像出力制御手段が、動画像圧縮デ
ータ又はＭＰＥＧ規格のＩピクチャ圧縮データを選択し
て取り込む第１選択部と、該第１選択部からの動画像圧
縮データ又はＩピクチャ圧縮データをデコードして出力
するデータ処理部とを備えることが好ましい。これによ
り、動画像と共に、静止画像であるＩピクチャを同じ画
面に同時に表示することが可能になる。
ータ又はＭＰＥＧ規格のＩピクチャ圧縮データを選択し
て取り込む第１選択部と、該第１選択部からの動画像圧
縮データ又はＩピクチャ圧縮データをデコードして出力
するデータ処理部とを備えることが好ましい。これによ
り、動画像と共に、静止画像であるＩピクチャを同じ画
面に同時に表示することが可能になる。
【００１５】更に好ましくは、画像出力制御手段が、動
画像圧縮データ内における所要のパラメータをラッチす
る第１データ保持部と、Ｉピクチャ内における所要のパ
ラメータをラッチする第２データ保持部と、前記第１デ
ータ保持部のラッチデータ又は前記第２データ保持部の
ラッチデータを選択して前記データ処理部に出力する第
２選択部とを備える。この場合、簡単な回路構成によっ
て、動画像とＩピクチャとを交互に出力することができ
る。
画像圧縮データ内における所要のパラメータをラッチす
る第１データ保持部と、Ｉピクチャ内における所要のパ
ラメータをラッチする第２データ保持部と、前記第１デ
ータ保持部のラッチデータ又は前記第２データ保持部の
ラッチデータを選択して前記データ処理部に出力する第
２選択部とを備える。この場合、簡単な回路構成によっ
て、動画像とＩピクチャとを交互に出力することができ
る。
【００１６】また、静止画像がＭＰＥＧ規格のＩピクチ
ャから成り、１つの動画像デコード停止期間内に、数ス
ライス又は数マクロブロックのＩピクチャのデコードを
行うことが好ましい。これにより、動画像と共に、静止
画像であるＩピクチャを同時表示することができる。
ャから成り、１つの動画像デコード停止期間内に、数ス
ライス又は数マクロブロックのＩピクチャのデコードを
行うことが好ましい。これにより、動画像と共に、静止
画像であるＩピクチャを同時表示することができる。
【００１７】或いは、上記に代えて、画像出力制御手段
が、動画像圧縮データ又はＪＰＥＧ画像圧縮データを選
択して取り込む第１選択部と、該第１選択部からの動画
像圧縮データ又はＪＰＥＧ画像圧縮データをデコードし
て出力するデータ処理部とを備えることも好ましい態様
である。これにより、動画像と共に、静止画像であるＪ
ＰＥＧ画像を同じ画面に同時に表示することが可能にな
る。
が、動画像圧縮データ又はＪＰＥＧ画像圧縮データを選
択して取り込む第１選択部と、該第１選択部からの動画
像圧縮データ又はＪＰＥＧ画像圧縮データをデコードし
て出力するデータ処理部とを備えることも好ましい態様
である。これにより、動画像と共に、静止画像であるＪ
ＰＥＧ画像を同じ画面に同時に表示することが可能にな
る。
【００１８】また、画像出力制御手段が、動画像圧縮デ
ータ内における所要のパラメータをラッチする第１デー
タ保持部と、ＪＰＥＧ画像圧縮データ内における所要の
パラメータをラッチする第２データ保持部と、前記第１
データ保持部のラッチデータ又は前記第２データ保持部
のラッチデータを選択して前記データ処理部に出力する
第２選択部とを備えることが好ましい。これにより、簡
単な回路構成によって、動画像とＪＰＥＧ画像とを交互
に出力することができる。
ータ内における所要のパラメータをラッチする第１デー
タ保持部と、ＪＰＥＧ画像圧縮データ内における所要の
パラメータをラッチする第２データ保持部と、前記第１
データ保持部のラッチデータ又は前記第２データ保持部
のラッチデータを選択して前記データ処理部に出力する
第２選択部とを備えることが好ましい。これにより、簡
単な回路構成によって、動画像とＪＰＥＧ画像とを交互
に出力することができる。
【００１９】
【発明の実施の形態】図面を参照して本発明を更に詳細
に説明する。図１は、本発明の第１実施形態例における
画像復号装置を示すブロック図である。この画像復号装
置は、ＭＰＥＧ復号回路１１、ＭＰＥＧ復号制御回路１
２、及びバッファ１３を備える。本実施形態例における
画像復号装置は、応用分野を限定しない汎用符号化を目
標とするＭＰＥＧ−２に対応するように構成されてい
る。
に説明する。図１は、本発明の第１実施形態例における
画像復号装置を示すブロック図である。この画像復号装
置は、ＭＰＥＧ復号回路１１、ＭＰＥＧ復号制御回路１
２、及びバッファ１３を備える。本実施形態例における
画像復号装置は、応用分野を限定しない汎用符号化を目
標とするＭＰＥＧ−２に対応するように構成されてい
る。
【００２０】ＭＰＥＧ復号回路１１は、第１データ保持
部１４、第２データ保持部１５、第１選択部１６、第２
選択部１７、及びデータ処理部１８を備える。第１デー
タ保持部１４は、入力される動画像圧縮データ内の各階
層毎にあるパラメータ（ヘッダ）のうちで、ピクチャレ
イヤ以上の層に付加されたパラメータをラッチする。つ
まり、動画像はピクチャ単位でデコードする必要がある
ため、パラメータのラッチによって、ピクチャレイヤよ
り上位のデータを確保する。
部１４、第２データ保持部１５、第１選択部１６、第２
選択部１７、及びデータ処理部１８を備える。第１デー
タ保持部１４は、入力される動画像圧縮データ内の各階
層毎にあるパラメータ（ヘッダ）のうちで、ピクチャレ
イヤ以上の層に付加されたパラメータをラッチする。つ
まり、動画像はピクチャ単位でデコードする必要がある
ため、パラメータのラッチによって、ピクチャレイヤよ
り上位のデータを確保する。
【００２１】第２データ保持部１５は、入力されるＩピ
クチャ圧縮データ内の各階層毎にあるパラメータのうち
で、スライスレイヤ以上の層に付加されたパラメータを
ラッチする。つまり、フレーム内符号化画像であるＩピ
クチャ（Intra Picture）は、動画像と動画像とに跨っ
た状態でスライス単位でデコードする必要があるため、
パラメータのラッチによって、スライスレイヤより上位
のデータを確保する。
クチャ圧縮データ内の各階層毎にあるパラメータのうち
で、スライスレイヤ以上の層に付加されたパラメータを
ラッチする。つまり、フレーム内符号化画像であるＩピ
クチャ（Intra Picture）は、動画像と動画像とに跨っ
た状態でスライス単位でデコードする必要があるため、
パラメータのラッチによって、スライスレイヤより上位
のデータを確保する。
【００２２】第１選択部１６は、動画像圧縮データＳi
１又はＩピクチャ圧縮データＳi２を選択してデータ処
理部１８に出力する。第２選択部１７は、第１データ保
持部１４のラッチデータ又は第２データ保持部１５のラ
ッチデータを選択してデータ処理部１８に出力する。
１又はＩピクチャ圧縮データＳi２を選択してデータ処
理部１８に出力する。第２選択部１７は、第１データ保
持部１４のラッチデータ又は第２データ保持部１５のラ
ッチデータを選択してデータ処理部１８に出力する。
【００２３】データ処理部１８は、入力される動画像圧
縮データＳi１内の上記パラメータを第１データ保持部
１４に送ると共に、Ｉピクチャ圧縮データＳi２内の上
記パラメータを第２データ保持部１５に送る。データ処
理部１８は更に、後述の期間設定制御部２１による設定
後のデコード処理期間内で、第１選択部１６からの動画
像圧縮データＳi１をデコードし、また、ピクチャ間デ
コード停止期間に空き時間を加算した後述の動画像デコ
ード停止期間内で、Ｉピクチャ圧縮データＳi２をデコ
ードする。
縮データＳi１内の上記パラメータを第１データ保持部
１４に送ると共に、Ｉピクチャ圧縮データＳi２内の上
記パラメータを第２データ保持部１５に送る。データ処
理部１８は更に、後述の期間設定制御部２１による設定
後のデコード処理期間内で、第１選択部１６からの動画
像圧縮データＳi１をデコードし、また、ピクチャ間デ
コード停止期間に空き時間を加算した後述の動画像デコ
ード停止期間内で、Ｉピクチャ圧縮データＳi２をデコ
ードする。
【００２４】バッファ１３は、データ処理部１８からデ
コード画像信号を受けて、出力画像として表示部（図示
せず）に出力するもので、例えば１６メガバイト程度の
メモリ量、つまり、画像でいうと少なくとも２フレーム
以上、例えば３フレーム分を記憶できる程度のメモリ量
を備える。これは、ＭＰＥＧ期間におけるＩピクチャ、
Ｐピクチャ(Predictive Picture)を保持するためと、あ
るフレームピクチャをデコードしながら別のフレームピ
クチャを表示可能にするためである。
コード画像信号を受けて、出力画像として表示部（図示
せず）に出力するもので、例えば１６メガバイト程度の
メモリ量、つまり、画像でいうと少なくとも２フレーム
以上、例えば３フレーム分を記憶できる程度のメモリ量
を備える。これは、ＭＰＥＧ期間におけるＩピクチャ、
Ｐピクチャ(Predictive Picture)を保持するためと、あ
るフレームピクチャをデコードしながら別のフレームピ
クチャを表示可能にするためである。
【００２５】ＭＰＥＧ復号回路１１からＭＰＥＧ復号制
御回路１２には、動画デコード終了通知信号Ｓi６と、
Ｉピクチャデコード終了通知信号Ｓi７とが出力され
る。動画デコード終了通知信号Ｓi６は、動画１ピクチ
ャのデコードが完了する毎に発生する。Ｉピクチャデコ
ード終了通知信号Ｓi７は、Ｉピクチャの１スライスの
デコードが完了する毎に発生する。一方、ＭＰＥＧ復号
制御回路１２からＭＰＥＧ復号回路１１には、動画デコ
ード開始指示信号Ｓi８と、動画／Ｉピクチャ切替え信
号Ｓi９と、Ｉピクチャデコード開始指示信号Ｓi10とが
出力される。
御回路１２には、動画デコード終了通知信号Ｓi６と、
Ｉピクチャデコード終了通知信号Ｓi７とが出力され
る。動画デコード終了通知信号Ｓi６は、動画１ピクチ
ャのデコードが完了する毎に発生する。Ｉピクチャデコ
ード終了通知信号Ｓi７は、Ｉピクチャの１スライスの
デコードが完了する毎に発生する。一方、ＭＰＥＧ復号
制御回路１２からＭＰＥＧ復号回路１１には、動画デコ
ード開始指示信号Ｓi８と、動画／Ｉピクチャ切替え信
号Ｓi９と、Ｉピクチャデコード開始指示信号Ｓi10とが
出力される。
【００２６】ＭＰＥＧ復号制御回路１２は、期間設定制
御部２１と、動画デコード開始点演算部１９と、動画表
示終了点演算部２０とを備えている。ＭＰＥＧ復号制御
回路１２には、出力画面の絶対的な位置を表すビデオ同
期信号Ｓi11と、画像の拡大／縮小を行うための表示倍
率データＳi12と、表示する画像の画面上での表示位置
を指示する表示位置データＳi13とが入力される。
御部２１と、動画デコード開始点演算部１９と、動画表
示終了点演算部２０とを備えている。ＭＰＥＧ復号制御
回路１２には、出力画面の絶対的な位置を表すビデオ同
期信号Ｓi11と、画像の拡大／縮小を行うための表示倍
率データＳi12と、表示する画像の画面上での表示位置
を指示する表示位置データＳi13とが入力される。
【００２７】ＭＰＥＧ復号制御回路１２は、ビデオ同期
信号Ｓi11の値が後述の動画デコード開始点演算部１９
で演算された動画デコード開始点を越えたときに、動画
デコード開始指示信号Ｓi８をＭＰＥＧ復号回路１１に
送る。一方、ＭＰＥＧ復号回路１１は、動画デコード開
始指示信号Ｓi８によって、１フレームピクチャに対し
て開始したデコード処理が終了した時点で、動画デコー
ド終了通知信号Ｓi６をＭＰＥＧ復号制御回路１２に送
る。これらの動作が繰り返されることによって、デコー
ド処理が連続的に行われる。また、ＭＰＥＧ復号制御回
路１２は、動画像の処理中には、動画／Ｉピクチャ切替
え信号Ｓi９を“０”として出力し、Ｉピクチャの処理
中には、動画／Ｉピクチャ切替え信号Ｓi９を“１”と
して出力する。
信号Ｓi11の値が後述の動画デコード開始点演算部１９
で演算された動画デコード開始点を越えたときに、動画
デコード開始指示信号Ｓi８をＭＰＥＧ復号回路１１に
送る。一方、ＭＰＥＧ復号回路１１は、動画デコード開
始指示信号Ｓi８によって、１フレームピクチャに対し
て開始したデコード処理が終了した時点で、動画デコー
ド終了通知信号Ｓi６をＭＰＥＧ復号制御回路１２に送
る。これらの動作が繰り返されることによって、デコー
ド処理が連続的に行われる。また、ＭＰＥＧ復号制御回
路１２は、動画像の処理中には、動画／Ｉピクチャ切替
え信号Ｓi９を“０”として出力し、Ｉピクチャの処理
中には、動画／Ｉピクチャ切替え信号Ｓi９を“１”と
して出力する。
【００２８】期間設定制御部２１は、フレームピクチャ
内の所定ラインに相当する画像データ（例えば１ＭＢラ
イン）毎の処理に必要な時間を演算し、その各処理時間
の和を用いて、１フレームピクチャ内における空き時間
を演算する。期間設定制御部２１は更に、動画デコード
開始点演算部１９によって演算される後述の動画像デコ
ード開始点から、対応するフレームピクチャのデコード
を開始するようにデータ処理部１８を制御する。期間設
定制御部２１、第１選択部１６及びデータ処理部１８か
ら画像出力制御手段が構成される。
内の所定ラインに相当する画像データ（例えば１ＭＢラ
イン）毎の処理に必要な時間を演算し、その各処理時間
の和を用いて、１フレームピクチャ内における空き時間
を演算する。期間設定制御部２１は更に、動画デコード
開始点演算部１９によって演算される後述の動画像デコ
ード開始点から、対応するフレームピクチャのデコード
を開始するようにデータ処理部１８を制御する。期間設
定制御部２１、第１選択部１６及びデータ処理部１８か
ら画像出力制御手段が構成される。
【００２９】動画表示終了点演算部２０は、入力される
表示倍率データＳi12を加味しつつ、１フレームピクチ
ャの動画像表示終了点を演算する。
表示倍率データＳi12を加味しつつ、１フレームピクチ
ャの動画像表示終了点を演算する。
【００３０】動画デコード開始点演算部１９は、動画表
示終了点演算部２０で演算された動画像表示終了点と上
記空き時間とから１フレームピクチャの動画像デコード
開始点を演算する。つまり、動画表示終了点までに１フ
レームピクチャに対するデコードを終了しているので、
動画表示終了点から、前記ピクチャ間デコード停止期間
と、期間設定制御部２１で演算された空き時間とを加算
した時間後として動画デコード開始点が算出される。
示終了点演算部２０で演算された動画像表示終了点と上
記空き時間とから１フレームピクチャの動画像デコード
開始点を演算する。つまり、動画表示終了点までに１フ
レームピクチャに対するデコードを終了しているので、
動画表示終了点から、前記ピクチャ間デコード停止期間
と、期間設定制御部２１で演算された空き時間とを加算
した時間後として動画デコード開始点が算出される。
【００３１】ここで、ＮＴＳＣ規格にそった表示器に、
７２０×４８０画素から成る入力画像を、表示倍率デー
タが“１／２倍”、表示開始位置データが“１０”の設
定で表示する場合における動画デコード開始点の算出の
実例を示す。ＮＴＳＣ規格において１フレームは５２５
本のラインから構成される。各ラインは、ビデオ同期信
号で０から５２４と番号づけられ、奇数フィールドで表
示されるデータは、ビデオ同期信号の値で２２〜２６１
まで、偶数フィールドで表示されるデータは、２８５〜
５２４までの期間内で表示されるとする。
７２０×４８０画素から成る入力画像を、表示倍率デー
タが“１／２倍”、表示開始位置データが“１０”の設
定で表示する場合における動画デコード開始点の算出の
実例を示す。ＮＴＳＣ規格において１フレームは５２５
本のラインから構成される。各ラインは、ビデオ同期信
号で０から５２４と番号づけられ、奇数フィールドで表
示されるデータは、ビデオ同期信号の値で２２〜２６１
まで、偶数フィールドで表示されるデータは、２８５〜
５２４までの期間内で表示されるとする。
【００３２】今、表示倍率データが“１／２倍”、表示
開始位置データが“１０”なので、動画表示終了点は、 ２２＋１０＋２４０×１／２=１５２（奇数フィール
ド） ２８５＋１０＋２４０×１／２=４１５（偶数フィール
ド） となる。デコードは、奇数フィールドの動画表示終了点
までに終了しなければならないので、奇数フィールドに
対する動画表示終了点の１５２が有効である。
開始位置データが“１０”なので、動画表示終了点は、 ２２＋１０＋２４０×１／２=１５２（奇数フィール
ド） ２８５＋１０＋２４０×１／２=４１５（偶数フィール
ド） となる。デコードは、奇数フィールドの動画表示終了点
までに終了しなければならないので、奇数フィールドに
対する動画表示終了点の１５２が有効である。
【００３３】ここで、ピクチャ間デコード停止期間は、 525［ライン時間］−16［ライン時間］×30［ＭＢライ
ン］=45［ライン時間］ である。期間設定制御部に、フレーム構造のＢピクチャ
(Bidirectionally Predictive Picture)、即ちＢフレー
ムピクチャをデコードする場合には、１ＭＢラインの処
理に例えば１３ライン時間を必要と予め設定されている
と、期間設定制御部は、空き時間を 480［ライン時間］−13［ライン時間］×30［ＭＢライ
ン］=90［ライン時間］ と演算する。そして、動画デコード開始点は、ビデオ同
期信号の値で、 １５２＋４５＋９０=２８７ である。
ン］=45［ライン時間］ である。期間設定制御部に、フレーム構造のＢピクチャ
(Bidirectionally Predictive Picture)、即ちＢフレー
ムピクチャをデコードする場合には、１ＭＢラインの処
理に例えば１３ライン時間を必要と予め設定されている
と、期間設定制御部は、空き時間を 480［ライン時間］−13［ライン時間］×30［ＭＢライ
ン］=90［ライン時間］ と演算する。そして、動画デコード開始点は、ビデオ同
期信号の値で、 １５２＋４５＋９０=２８７ である。
【００３４】また、Ｉピクチャのデータが720×480画素
から成るとするとき、このＩピクチャを動画何フレーム
時間でデコードできるかを算出する実例を示す。まず、
画像復号装置が１３ライン時間で１ＭＢライン（=１６
ライン）を処理できると仮定する。つまり、画像復号装
置のデコード処理能力から、１６ライン時間の動画像の
表示は１３ライン時間あれば確実に処理できると見積も
って、期間設定制御部２１内に予め設定しておく。ま
た、１フレームピクチャのライン時間を５２５（=1/30
秒）とし、１フレームピクチャが３０ＭＢラインから成
るとするとき、動画１フレームピクチャ当たりの空き時
間は、 ５２５−１３×３０=１３５［ライン時間］ となる。従って、動画１フレームピクチャ当たり １３５／１３=１０．３８ であり、１０ＭＢラインをデコードすることができるこ
とが分かる。従って、静止画像であるＩピクチャ全体を
デコードするには ３０／１０=３ つまり、動画３フレームピクチャに対応する時間で実現
できることが分かる。これを換算すると （１／３０）×３=１／１０［秒］ となる。
から成るとするとき、このＩピクチャを動画何フレーム
時間でデコードできるかを算出する実例を示す。まず、
画像復号装置が１３ライン時間で１ＭＢライン（=１６
ライン）を処理できると仮定する。つまり、画像復号装
置のデコード処理能力から、１６ライン時間の動画像の
表示は１３ライン時間あれば確実に処理できると見積も
って、期間設定制御部２１内に予め設定しておく。ま
た、１フレームピクチャのライン時間を５２５（=1/30
秒）とし、１フレームピクチャが３０ＭＢラインから成
るとするとき、動画１フレームピクチャ当たりの空き時
間は、 ５２５−１３×３０=１３５［ライン時間］ となる。従って、動画１フレームピクチャ当たり １３５／１３=１０．３８ であり、１０ＭＢラインをデコードすることができるこ
とが分かる。従って、静止画像であるＩピクチャ全体を
デコードするには ３０／１０=３ つまり、動画３フレームピクチャに対応する時間で実現
できることが分かる。これを換算すると （１／３０）×３=１／１０［秒］ となる。
【００３５】図２は、本画像復号装置によるデコード処
理を示すタイミングチャートである。１フレームを構成
するフィールドにおける奇数フィールド及び偶数フィー
ルドの各表示期間の相互間には、ブランキング期間が含
まれている。動画像圧縮データは、夫々が動画像デコー
ド停止期間を挟んで連続するフレームピクチャPic0〜Pi
c3を含んでいる。各フレームピクチャPic0〜Pic3の相互
間に存在する動画像デコード停止期間は、夫々、ピクチ
ャ間デコード停止期間Ｄｓ0に前述の空き時間ｄｓ1’を
加算し、ピクチャ間デコード停止期間Ｄｓ1に空き時間
ｄｓ2’を加算し、ピクチャ間デコード停止期間Ｄｓ2に
空き時間ｄｓ3’を加算し、ピクチャ間デコード停止期
間Ｄｓ3に空き時間ｄｓ4’を加算したものである。ま
た、デコード動画像であるフレームピクチャPic0〜Pic3
に夫々対応して、奇数フィールドで表示される表示画像
Pic0-top〜Pic3-topと、偶数フィールドで表示されるPi
c0-bottom〜Pic3-bottomとが出力される。
理を示すタイミングチャートである。１フレームを構成
するフィールドにおける奇数フィールド及び偶数フィー
ルドの各表示期間の相互間には、ブランキング期間が含
まれている。動画像圧縮データは、夫々が動画像デコー
ド停止期間を挟んで連続するフレームピクチャPic0〜Pi
c3を含んでいる。各フレームピクチャPic0〜Pic3の相互
間に存在する動画像デコード停止期間は、夫々、ピクチ
ャ間デコード停止期間Ｄｓ0に前述の空き時間ｄｓ1’を
加算し、ピクチャ間デコード停止期間Ｄｓ1に空き時間
ｄｓ2’を加算し、ピクチャ間デコード停止期間Ｄｓ2に
空き時間ｄｓ3’を加算し、ピクチャ間デコード停止期
間Ｄｓ3に空き時間ｄｓ4’を加算したものである。ま
た、デコード動画像であるフレームピクチャPic0〜Pic3
に夫々対応して、奇数フィールドで表示される表示画像
Pic0-top〜Pic3-topと、偶数フィールドで表示されるPi
c0-bottom〜Pic3-bottomとが出力される。
【００３６】図３は、本画像復号装置によるデコード処
理状態を示す模式図、図４は、本画像復号装置によるデ
コード処理を行わないときの状態を示す模式図、図５
は、本画像復号装置の動作を説明するためのフローチャ
ートである。ここで、図３〜図５を参照して、本実施形
態例における画像復号装置のデコード処理動作について
説明する。
理状態を示す模式図、図４は、本画像復号装置によるデ
コード処理を行わないときの状態を示す模式図、図５
は、本画像復号装置の動作を説明するためのフローチャ
ートである。ここで、図３〜図５を参照して、本実施形
態例における画像復号装置のデコード処理動作について
説明する。
【００３７】すなわち、スタート直後に、ＭＰＥＧ復号
制御回路１２が、表示倍率データＳi12及び表示位置デ
ータＳi13を入力しつつ、ビデオ同期信号Ｓi11に同期し
てＭＰＥＧ復号回路１１に動画デコード開始指示信号Ｓ
i８を出力すると、ＭＰＥＧ復号回路３０では、第１選
択部１６が動画像圧縮データＳi１を取り込んでデータ
処理部１８に出力する。このとき、第１データ保持部１
４が、デコード処理すべきフレームピクチャのパラメー
タをラッチする。
制御回路１２が、表示倍率データＳi12及び表示位置デ
ータＳi13を入力しつつ、ビデオ同期信号Ｓi11に同期し
てＭＰＥＧ復号回路１１に動画デコード開始指示信号Ｓ
i８を出力すると、ＭＰＥＧ復号回路３０では、第１選
択部１６が動画像圧縮データＳi１を取り込んでデータ
処理部１８に出力する。このとき、第１データ保持部１
４が、デコード処理すべきフレームピクチャのパラメー
タをラッチする。
【００３８】次いで、期間設定制御部２１が、図４に示
すように、ピクチャ間デコード停止期間Ｄｓ0より短い
デコード停止期間ｄｓ1を挟んで１６ライン時間毎に連
続する各デコード処理期間ｄｐの和に相当する時間を演
算して、フレームピクチャPic1内における空き時間ｄｓ
1’（図３）を演算する。更に、動画表示終了点演算部
２０が、入力される表示倍率データＳi12を加味しつ
つ、図３に示すフレームピクチャPic1の動画像表示終了
点Ｅｐを演算し、動画デコード開始点演算部１９が、動
画像表示終了点Ｅｐと空き時間ｄｓ1’とからフレーム
ピクチャPic1の動画像デコード開始点Ｓｐを演算する
（図５のステップＳt６）。
すように、ピクチャ間デコード停止期間Ｄｓ0より短い
デコード停止期間ｄｓ1を挟んで１６ライン時間毎に連
続する各デコード処理期間ｄｐの和に相当する時間を演
算して、フレームピクチャPic1内における空き時間ｄｓ
1’（図３）を演算する。更に、動画表示終了点演算部
２０が、入力される表示倍率データＳi12を加味しつ
つ、図３に示すフレームピクチャPic1の動画像表示終了
点Ｅｐを演算し、動画デコード開始点演算部１９が、動
画像表示終了点Ｅｐと空き時間ｄｓ1’とからフレーム
ピクチャPic1の動画像デコード開始点Ｓｐを演算する
（図５のステップＳt６）。
【００３９】動画像デコード開始点Ｓｐが演算された後
に現在のビデオ同期信号の値が動画像デコード開始点を
越えない場合には、期間設定制御部２１は、ＭＰＥＧ復
号回路１１に動画／Ｉピクチャ切替え信号Ｓi９（Ｓi９
=１）とＩピクチャデコード開始指示信号Ｓi10とを出力
する（図５のステップＳt１、Ｓt３）。これにより、第
１選択部１６が、Ｉピクチャ圧縮データＳi２を取り込
んでデータ処理部１８に出力し、またデータ処理部１８
が、ピクチャ間デコード停止期間Ｄｓ0と空き時間ｄｓ
1’とを加算した動画像デコード停止期間内でＩピクチ
ャ圧縮データＳi２のデコード処理を行いつつバッファ
１３に出力する。更に、ＭＰＥＧ復号回路１１は、Ｉピ
クチャの１スライスのデコード処理が終了した時点で、
ＭＰＥＧ復号制御回路１２にＩピクチャデコード終了通
知信号Ｓi７を出力する。
に現在のビデオ同期信号の値が動画像デコード開始点を
越えない場合には、期間設定制御部２１は、ＭＰＥＧ復
号回路１１に動画／Ｉピクチャ切替え信号Ｓi９（Ｓi９
=１）とＩピクチャデコード開始指示信号Ｓi10とを出力
する（図５のステップＳt１、Ｓt３）。これにより、第
１選択部１６が、Ｉピクチャ圧縮データＳi２を取り込
んでデータ処理部１８に出力し、またデータ処理部１８
が、ピクチャ間デコード停止期間Ｄｓ0と空き時間ｄｓ
1’とを加算した動画像デコード停止期間内でＩピクチ
ャ圧縮データＳi２のデコード処理を行いつつバッファ
１３に出力する。更に、ＭＰＥＧ復号回路１１は、Ｉピ
クチャの１スライスのデコード処理が終了した時点で、
ＭＰＥＧ復号制御回路１２にＩピクチャデコード終了通
知信号Ｓi７を出力する。
【００４０】Ｉピクチャデコード終了通知信号Ｓi７が
入力されると（ステップＳt５）、期間設定制御部２１
は、前述と同様に、現在のビデオ同期信号の値と動画像
デコード開始点と比較する。前述と同様に越えない場合
には、前記処理を繰り返し、越えた場合には、ＭＰＥＧ
復号回路１１に動画／Ｉピクチャ切替え信号Ｓi９（Ｓi
９=０）と動画デコード開始指示信号Ｓi８とを出力する
（ステップＳt１、Ｓt２）。これにより、第１選択部１
６が、動画像圧縮データＳi１を取り込んでデータ処理
部１８に出力し、またデータ処理部１８が、動画像デコ
ード開始点Ｓｐから、動画像圧縮データＳi１のフレー
ムピクチャPic1における各デコード処理期間ｄｐを連続
してデコード処理しつつ、そのデコード動画像データを
バッファ１３に出力する。更に、ＭＰＥＧ復号回路１１
は、フレームピクチャPic1Ｉのデコード処理が終了した
時点で、ＭＰＥＧ復号制御回路１２に動画デコード終了
通知信号Ｓi６を出力する。
入力されると（ステップＳt５）、期間設定制御部２１
は、前述と同様に、現在のビデオ同期信号の値と動画像
デコード開始点と比較する。前述と同様に越えない場合
には、前記処理を繰り返し、越えた場合には、ＭＰＥＧ
復号回路１１に動画／Ｉピクチャ切替え信号Ｓi９（Ｓi
９=０）と動画デコード開始指示信号Ｓi８とを出力する
（ステップＳt１、Ｓt２）。これにより、第１選択部１
６が、動画像圧縮データＳi１を取り込んでデータ処理
部１８に出力し、またデータ処理部１８が、動画像デコ
ード開始点Ｓｐから、動画像圧縮データＳi１のフレー
ムピクチャPic1における各デコード処理期間ｄｐを連続
してデコード処理しつつ、そのデコード動画像データを
バッファ１３に出力する。更に、ＭＰＥＧ復号回路１１
は、フレームピクチャPic1Ｉのデコード処理が終了した
時点で、ＭＰＥＧ復号制御回路１２に動画デコード終了
通知信号Ｓi６を出力する。
【００４１】動画デコード終了通知信号Ｓi６が入力さ
れると（ステップＳt４）、ＭＰＥＧ復号制御回路１２
は再び動画デコード開始点を算出し、前記動作を繰り返
す。これらの動作を連続して実行することにより、動画
像圧縮データＳi１とＩピクチャ圧縮データＳi２とを交
互にデコード処理し、動画像とＩピクチャとを同じ画面
に同時に表示することができる。
れると（ステップＳt４）、ＭＰＥＧ復号制御回路１２
は再び動画デコード開始点を算出し、前記動作を繰り返
す。これらの動作を連続して実行することにより、動画
像圧縮データＳi１とＩピクチャ圧縮データＳi２とを交
互にデコード処理し、動画像とＩピクチャとを同じ画面
に同時に表示することができる。
【００４２】本実施形態例では、静止画像としてＭＰＥ
Ｇ規格のＩピクチャを表示することができ、１つの動画
像デコード停止期間内に、数スライス、若しくは数マク
ロブロックのＩピクチャのデコードを行うことができ
る。また、動画像のピクチャレイヤ以上のパラメータ
と、Ｉピクチャのスライス又はマクロブロックのパラメ
ータの保持／参照を切り替えることによって相互のデコ
ード処理が実現できるので、別のデコード処理回路をも
たない簡素な回路構成が実現できる。
Ｇ規格のＩピクチャを表示することができ、１つの動画
像デコード停止期間内に、数スライス、若しくは数マク
ロブロックのＩピクチャのデコードを行うことができ
る。また、動画像のピクチャレイヤ以上のパラメータ
と、Ｉピクチャのスライス又はマクロブロックのパラメ
ータの保持／参照を切り替えることによって相互のデコ
ード処理が実現できるので、別のデコード処理回路をも
たない簡素な回路構成が実現できる。
【００４３】次に、本発明の第２実施形態例における画
像復号装置について説明する。図６は、本実施形態例に
おける画像復号装置を示すブロック図である。第１実施
形態例における画像復号装置は、動画像とＩピクチャと
を交互にデコード処理する構成であったが、本実施形態
例における画像復号装置は、Ｉピクチャに代えてＪＰＥ
Ｇ画像を静止画像として入力し、動画像とＪＰＥＧ画像
とを交互にデコード処理する。ここで、ＪＰＥＧ画像圧
縮データとは、国際標準のカラー静止画像符号化方式
（ＪＰＥＧ：Joint Photographic Experts Group）によ
る圧縮画像を意味する。
像復号装置について説明する。図６は、本実施形態例に
おける画像復号装置を示すブロック図である。第１実施
形態例における画像復号装置は、動画像とＩピクチャと
を交互にデコード処理する構成であったが、本実施形態
例における画像復号装置は、Ｉピクチャに代えてＪＰＥ
Ｇ画像を静止画像として入力し、動画像とＪＰＥＧ画像
とを交互にデコード処理する。ここで、ＪＰＥＧ画像圧
縮データとは、国際標準のカラー静止画像符号化方式
（ＪＰＥＧ：Joint Photographic Experts Group）によ
る圧縮画像を意味する。
【００４４】本画像復号装置の基本構成は、第１実施形
態例における画像復号装置と同様であるので、異なる要
素を中心に説明する。なお、図６において、図１と同様
の機能を有する要素には同一の符号を付している。
態例における画像復号装置と同様であるので、異なる要
素を中心に説明する。なお、図６において、図１と同様
の機能を有する要素には同一の符号を付している。
【００４５】本実施形態例における画像復号装置は、Ｍ
ＰＥＧ復号回路１１’、ＭＰＥＧ復号制御回路１２、及
びバッファ１３を備える。ＭＰＥＧ復号回路１１’は、
第１データ保持部１４、第２データ保持部１５’、第１
選択部１６’、第２選択部１７、及び、データ処理部１
８’を備える。また、ＭＰＥＧ復号制御回路１２は、期
間設定制御部２１、動画デコード開始点演算部１９、及
び動画表示終了点演算部２０を備える。
ＰＥＧ復号回路１１’、ＭＰＥＧ復号制御回路１２、及
びバッファ１３を備える。ＭＰＥＧ復号回路１１’は、
第１データ保持部１４、第２データ保持部１５’、第１
選択部１６’、第２選択部１７、及び、データ処理部１
８’を備える。また、ＭＰＥＧ復号制御回路１２は、期
間設定制御部２１、動画デコード開始点演算部１９、及
び動画表示終了点演算部２０を備える。
【００４６】第２データ保持部１５’は、入力されるＪ
ＰＥＧ画像圧縮データ内の各階層毎にあるパラメータの
うちで、フレームに付加されたパラメータをラッチす
る。つまり、ＪＰＥＧ画像圧縮データは、動画像と動画
像とに跨った状態でスキャン単位でデコードする必要が
あるため、パラメータのラッチによって、フレームより
上位のデータを確保する。
ＰＥＧ画像圧縮データ内の各階層毎にあるパラメータの
うちで、フレームに付加されたパラメータをラッチす
る。つまり、ＪＰＥＧ画像圧縮データは、動画像と動画
像とに跨った状態でスキャン単位でデコードする必要が
あるため、パラメータのラッチによって、フレームより
上位のデータを確保する。
【００４７】第１選択部１６’は、動画像圧縮データＳ
i１又はＪＰＥＧ画像圧縮データＳi20を選択してデータ
処理部１８’に出力する。
i１又はＪＰＥＧ画像圧縮データＳi20を選択してデータ
処理部１８’に出力する。
【００４８】データ処理部１８’は、入力される動画像
圧縮データＳi１内の所要のパラメータを第１データ保
持部１４に送ると共に、ＪＰＥＧ画像圧縮データＳi20
内の所要のパラメータを第２データ保持部１５’に送
る。データ処理部１８’は更に、期間設定制御部２１に
よる設定後のデコード処理期間（図３のｄｐ参照）内
で、第１選択部１６’からの動画像圧縮データＳi１を
デコードし、また、ピクチャ間デコード停止期間に空き
時間を加えた動画像デコード停止期間（図３のＤｓ 0＋
ｄｓ1’参照）内で、ＪＰＥＧ画像圧縮データＳi20をデ
コードする。
圧縮データＳi１内の所要のパラメータを第１データ保
持部１４に送ると共に、ＪＰＥＧ画像圧縮データＳi20
内の所要のパラメータを第２データ保持部１５’に送
る。データ処理部１８’は更に、期間設定制御部２１に
よる設定後のデコード処理期間（図３のｄｐ参照）内
で、第１選択部１６’からの動画像圧縮データＳi１を
デコードし、また、ピクチャ間デコード停止期間に空き
時間を加えた動画像デコード停止期間（図３のＤｓ 0＋
ｄｓ1’参照）内で、ＪＰＥＧ画像圧縮データＳi20をデ
コードする。
【００４９】また、ＭＰＥＧ復号制御回路１２は、期間
設定制御部２１、動画デコード開始点演算部１９、及び
動画表示終了点演算部２０を備えており、これら期間設
定制御部２１、第１選択部１６及びデータ処理部１８か
ら画像出力制御手段が構成される。期間設定制御部２１
は、第１実施形態例と同様に、フレームピクチャ内の所
定ライン時間毎の処理に必要な時間を演算して、１フレ
ームピクチャ内における空き時間を演算すると共に、動
画デコード開始点演算部１９によって演算される動画像
デコード開始点Ｓｐから、対応するフレームピクチャの
デコードを開始するようにデータ処理部１８’を制御す
る。また、第１実施形態例と同様に、動画表示終了点演
算部２０は１フレームピクチャの動画像表示終了点Ｅｐ
を演算し、また、動画デコード開始点演算部１９は、動
画像表示終了点Ｅｐと空き時間ｄｓ1’とから１フレー
ムピクチャの動画像デコード開始点Ｓｐを演算する。
設定制御部２１、動画デコード開始点演算部１９、及び
動画表示終了点演算部２０を備えており、これら期間設
定制御部２１、第１選択部１６及びデータ処理部１８か
ら画像出力制御手段が構成される。期間設定制御部２１
は、第１実施形態例と同様に、フレームピクチャ内の所
定ライン時間毎の処理に必要な時間を演算して、１フレ
ームピクチャ内における空き時間を演算すると共に、動
画デコード開始点演算部１９によって演算される動画像
デコード開始点Ｓｐから、対応するフレームピクチャの
デコードを開始するようにデータ処理部１８’を制御す
る。また、第１実施形態例と同様に、動画表示終了点演
算部２０は１フレームピクチャの動画像表示終了点Ｅｐ
を演算し、また、動画デコード開始点演算部１９は、動
画像表示終了点Ｅｐと空き時間ｄｓ1’とから１フレー
ムピクチャの動画像デコード開始点Ｓｐを演算する。
【００５０】本実施形態例における画像復号装置によっ
ても、第１実施形態例の画像復号装置と同様に、動画像
圧縮データＳi１とＪＰＥＧ画像圧縮データＳi20とを交
互にデコード処理することができる。このように、本実
施形態例によると、ＭＰＥＧ画像デコード時に生じる空
き時間を利用してＪＰＥＧ画像のデコード処理を行い、
動画像とＪＰＥＧ画像とを同じ画面に同時に表示するこ
とができる。従って、例えばＭＰＥＧビデオデコーダに
含まれる逆ＤＣＴ処理回路等をＪＰＥＧ画像デコード時
に使用することができる。これにより、ＪＰＥＧ画像デ
コード用の逆ＤＣＴ処理回路等が不要になるので、従来
のＭＰＥＧビデオデコーダと同等の回路規模で、ＭＰＥ
Ｇ画像とＪＰＥＧ画像とをデコードする画像復号装置を
得ることができる。
ても、第１実施形態例の画像復号装置と同様に、動画像
圧縮データＳi１とＪＰＥＧ画像圧縮データＳi20とを交
互にデコード処理することができる。このように、本実
施形態例によると、ＭＰＥＧ画像デコード時に生じる空
き時間を利用してＪＰＥＧ画像のデコード処理を行い、
動画像とＪＰＥＧ画像とを同じ画面に同時に表示するこ
とができる。従って、例えばＭＰＥＧビデオデコーダに
含まれる逆ＤＣＴ処理回路等をＪＰＥＧ画像デコード時
に使用することができる。これにより、ＪＰＥＧ画像デ
コード用の逆ＤＣＴ処理回路等が不要になるので、従来
のＭＰＥＧビデオデコーダと同等の回路規模で、ＭＰＥ
Ｇ画像とＪＰＥＧ画像とをデコードする画像復号装置を
得ることができる。
【００５１】第１及び第２実施形態例における画像復号
装置によると、動画像のデコード処理の空き時間を利用
して別の静止画像をデコードできるので、回路構成が増
大することがない。
装置によると、動画像のデコード処理の空き時間を利用
して別の静止画像をデコードできるので、回路構成が増
大することがない。
【００５２】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の画像復号装置は、上記実施
形態例にのみ限定されるものではなく、上記実施形態例
から種々の修正及び変更を施した画像復号装置も、本発
明の範囲に含まれる。
づいて説明したが、本発明の画像復号装置は、上記実施
形態例にのみ限定されるものではなく、上記実施形態例
から種々の修正及び変更を施した画像復号装置も、本発
明の範囲に含まれる。
【００５３】
【発明の効果】以上説明したように、本発明の画像復号
装置によれば、簡素な回路構成でありながらも、動画像
と静止画像とを同じ画面に同時に表示することが可能に
なる。
装置によれば、簡素な回路構成でありながらも、動画像
と静止画像とを同じ画面に同時に表示することが可能に
なる。
【図１】本発明の第１実施形態例における画像復号装置
を示すブロック図である。
を示すブロック図である。
【図２】第１実施形態例における画像復号装置によるデ
コード処理を示すタイミングチャートである
コード処理を示すタイミングチャートである
【図３】第１実施形態例における画像復号装置によるデ
コード処理状態を示す模式図である。
コード処理状態を示す模式図である。
【図４】第１実施形態例における画像復号装置によるデ
コード処理を行わないときの状態を示す模式図である。
コード処理を行わないときの状態を示す模式図である。
【図５】第１実施形態例における画像復号装置の動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図６】本発明の第２実施形態例における画像復号装置
を示すブロック図である。
を示すブロック図である。
【図７】従来の画像復号装置の構成を概略的に示すブロ
ック図である。
ック図である。
【図８】従来の画像復号装置によるデコード処理を示す
タイミングチャートである。
タイミングチャートである。
１１ ＭＰＥＧ復号回路 １２ ＭＰＥＧ復号制御回路 １３ バッファ １４、１４’ 第１データ保持部 １５、１５’ 第２データ保持部 １６、１６’ 第１選択部 １７ 第２選択部 １８、１８’データ処理部 １９ 動画デコード開始点演算部 ２０ 動画表示終了点演算部 ２１ 期間設定制御部 ｄｓ 空き時間 Ｄｓ ピクチャ間デコード停止期間 Ｅｐ 動画像表示終了点 Pic フレームピクチャ Ｓi１ 動画像圧縮データ Ｓi２ Ｉピクチャ圧縮データ Ｓi20 ＪＰＥＧ画像圧縮データ Ｓｐ 動画像デコード開始点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 泰三 東京都港区芝五丁目７番１号 日本電気 株式会社内 (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/91 - 5/956 H04N 7/24 - 7/68
Claims (7)
- 【請求項１】 夫々がピクチャ間デコード停止期間を挟
んで連続するフレームピクチャを含んだ動画像圧縮デー
タを各フレームピクチャ毎にデコードしつつ出力する画
像復号装置において、 前記フレームピクチャ内の所定ラインに相当する画像デ
ータの処理に必要な時間を演算し、その各処理時間の和
から１フレームピクチャ内における空き時間を演算する
演算手段と、 前記空き時間及び前記ピクチャ間デコード停止期間を加
算した動画像デコード停止期間内で静止画像のデコード
を行う画像出力制御手段とを備えることを特徴とする画
像復号装置。 - 【請求項２】 前記演算手段は、１フレームピクチャの
動画像表示終了点を演算し、該動画像表示終了点と前記
空き時間とから前記フレームピクチャの動画像デコード
開始点を演算することを特徴とする請求項１に記載の画
像復号装置。 - 【請求項３】 前記画像出力制御手段が、動画像圧縮デ
ータ又はＭＰＥＧ規格のＩピクチャ圧縮データを選択し
て取り込む第１選択部と、該第１選択部からの動画像圧
縮データ又はＩピクチャ圧縮データをデコードして出力
するデータ処理部とを備えることを特徴とする請求項１
又は２に記載の画像復号装置。 - 【請求項４】 前記画像出力制御手段が、動画像圧縮デ
ータ内における所要のパラメータをラッチする第１デー
タ保持部と、Ｉピクチャ内における所要のパラメータを
ラッチする第２データ保持部と、前記第１データ保持部
のラッチデータ又は前記第２データ保持部のラッチデー
タを選択して前記データ処理部に出力する第２選択部と
を備えることを特徴とする請求項３に記載の画像復号装
置。 - 【請求項５】 前記静止画像がＭＰＥＧ規格のＩピクチ
ャから成り、１つの前記動画像デコード停止期間内に、
数スライス又は数マクロブロックのＩピクチャのデコー
ドを行うことを特徴とする請求項１乃至４の内の何れか
１項に記載の画像復号装置。 - 【請求項６】 前記画像出力制御手段が、動画像圧縮デ
ータ又はＪＰＥＧ画像圧縮データを選択して取り込む第
１選択部と、該第１選択部からの動画像圧縮データ又は
ＪＰＥＧ画像圧縮データをデコードして出力するデータ
処理部とを備えることを特徴とする請求項１又は２に記
載の画像復号装置。 - 【請求項７】 前記画像出力制御手段が、動画像圧縮デ
ータ内における所要のパラメータをラッチする第１デー
タ保持部と、ＪＰＥＧ画像圧縮データ内における所要の
パラメータをラッチする第２データ保持部と、前記第１
データ保持部のラッチデータ又は前記第２データ保持部
のラッチデータを選択して前記データ処理部に出力する
第２選択部とを備えることを特徴とする請求項６に記載
の画像復号装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8149098A JP3068552B2 (ja) | 1998-03-27 | 1998-03-27 | 画像復号装置 |
| GB9907124A GB2336062B (en) | 1998-03-27 | 1999-03-26 | Image data decoder for still and moving picture data |
| KR1019990010459A KR100326511B1 (ko) | 1998-03-27 | 1999-03-26 | 정지 화상 및 동화상 데이터용 영상 데이터 디코더 |
| US09/277,634 US6366700B1 (en) | 1998-03-27 | 1999-03-26 | Image data decoder for still and moving picture data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8149098A JP3068552B2 (ja) | 1998-03-27 | 1998-03-27 | 画像復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284952A JPH11284952A (ja) | 1999-10-15 |
| JP3068552B2 true JP3068552B2 (ja) | 2000-07-24 |
Family
ID=13747853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8149098A Expired - Fee Related JP3068552B2 (ja) | 1998-03-27 | 1998-03-27 | 画像復号装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6366700B1 (ja) |
| JP (1) | JP3068552B2 (ja) |
| KR (1) | KR100326511B1 (ja) |
| GB (1) | GB2336062B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW559771B (en) * | 2001-07-23 | 2003-11-01 | Hitachi Ltd | Matrix-type display device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1318381C (en) * | 1988-04-15 | 1993-05-25 | Jun'ichi Ohki | Dual-mode teleconferencing system |
| JP2893801B2 (ja) * | 1990-02-26 | 1999-05-24 | ソニー株式会社 | テレビジョン受信機 |
| US5325126A (en) * | 1992-04-01 | 1994-06-28 | Intel Corporation | Method and apparatus for real time compression and decompression of a digital motion video signal |
| JP3282260B2 (ja) * | 1993-01-18 | 2002-05-13 | ソニー株式会社 | 画像再生装置及び方法 |
| DE69524896T2 (de) * | 1994-03-25 | 2002-11-14 | Nec Corp., Tokio/Tokyo | Wiedergabe von Videobildern mit erhöhter Geschwindigkeit |
| US5880786A (en) * | 1994-06-15 | 1999-03-09 | Hitachi, Ltd. | Apparatus for picture decoding having frame memories commonly connected to one data bus and one address bus |
-
1998
- 1998-03-27 JP JP8149098A patent/JP3068552B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-26 US US09/277,634 patent/US6366700B1/en not_active Expired - Lifetime
- 1999-03-26 KR KR1019990010459A patent/KR100326511B1/ko not_active IP Right Cessation
- 1999-03-26 GB GB9907124A patent/GB2336062B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990078297A (ko) | 1999-10-25 |
| US6366700B1 (en) | 2002-04-02 |
| GB9907124D0 (en) | 1999-05-19 |
| KR100326511B1 (ko) | 2002-03-02 |
| GB2336062A (en) | 1999-10-06 |
| GB2336062B (en) | 2002-05-08 |
| JPH11284952A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4014263B2 (ja) | 映像信号変換装置及び映像信号変換方法 | |
| JP3555729B2 (ja) | 可変長符号化データの処理方法及び装置 | |
| KR102315998B1 (ko) | 인코더를 사용한 효율적인 혼합 | |
| JPH031688A (ja) | 高能率画像符号化装置およびその復号化装置 | |
| JP3651941B2 (ja) | 画像再生装置 | |
| JPH0787482A (ja) | 画像データの符号化方法及び復元方法並びに装置 | |
| JP2878661B2 (ja) | Ｍｐｅｇ規格を有する映像ビット・ストリームをデコーディングする方法 | |
| KR20210125095A (ko) | 화상 부호화 장치, 화상 부호화 방법 및 저장 매체 | |
| TW201143443A (en) | Method and system for 3D video decoding using a tier system framework | |
| JP3068552B2 (ja) | 画像復号装置 | |
| JP3669523B2 (ja) | 符号化装置及び方法 | |
| JP2007537653A (ja) | インターレース符号化フレームからプログレッシブフレームを生成するためのデバイス | |
| JP2001024919A (ja) | 画像処理装置、カメラ一体型画像記録再生装置、画像処理システム、画像処理方法、及び記憶媒体 | |
| JP3308129B2 (ja) | 画像信号復号化方法及び画像信号復号化装置 | |
| JP3099809B2 (ja) | 片フィールドデータによるフレーム表示方法および装置 | |
| JPH10145788A (ja) | 映像再生装置 | |
| JP2005130417A (ja) | 変換符号化方法および変換復号化方法 | |
| JP2003219420A (ja) | 画像再生装置 | |
| JP3481112B2 (ja) | 動画像復号化装置 | |
| JP3478051B2 (ja) | 画像符号化装置および画像符号化方法およびビデオ会議装置 | |
| JP2023139325A (ja) | 画像符号化装置、画像符号化方法、画像復号装置、画像復号方法 | |
| JP2005150808A (ja) | 監視映像記録システム | |
| JPH11252561A (ja) | 動画像復号化方法 | |
| JPH09154135A (ja) | エラー処理装置 | |
| JP2002320225A (ja) | 映像信号符号化装置および映像信号伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |