KR100326511B1 - 정지 화상 및 동화상 데이터용 영상 데이터 디코더 - Google Patents

Abstract

본 발명의 영상 데이터 디코더는 동화상 데이터 및 정지 MPEG 또는 JPEG 데이터를 서로 교대로 디코딩한다. 이 디코더는 각각 16 라인을 포함하는 인접한 매크로 블록 라인들을 디코딩하는 사이에 인터벌 없이 동화상 데이터를 디코딩함으로써, 인접한 픽처 프레임 간의 시간 인터벌을 증가시킨다. 이 디코더는 추가의 데이터 디코더 없이 증가된 시간 인터벌 동안 정지 MPEG 데이터 내의 여러개의 슬라이스 또는 여러개의 매크로 블록 라인들을 디코딩한다.

Description

정지 화상 및 동화상 데이터용 영상 데이터 디코더{Image data decoder for still and moving picture data}

본 발명은 정지 화상 및 동화상 데이터용 영상 데이터 디코더에 관한 것이고, 보다 상세하게는 단순화된 회로 구조를 사용하여 압축된 동화상 데이터 및 압축된 정지 화상 데이터를 디코딩할 수 있는 영상 데이터 디코더에 관한 것이다.

내부에 입력된 압축된 동화상 데이터를 디코딩하면서 디스플레이 단위에 동화상 데이터를 실시간으로 출력할 수 있는 영상 데이터 디코더는 공지되어 있다. 이들 영상 데이터 디코더 중의 일부는 단일 매크로 블록 라인 데이터 또는 16 주사선 상에 디스플레이된 데이터를 단일 영상 프레임에서 16 라인-타임(line-time) 내에 디코딩하는 기능을 갖는다. 본 명세서에 사용된 '라인-타임'이라는 용어는 단일 주사선에 대해 데이터를 전송 또는 수신하는 데 요구되는 시간 길이를 의미한다.

도 1은 상기한 유형의 종래의 영상 데이터 디코더를 개략적으로 나타낸다. 동화상 디코더는 국제 표준으로서 일반적으로 사용되는 MPEG 방식을 사용함으로써 압축된 동화상 데이터를 디코딩하기 위한 MPEG(Moving Picture Experts Group) 디코더(30), MPEG 디코더(30)의 동작을 조절하기 위한 디코더 제어 블록(31), 및 디코딩된 데이터를 일시적으로 저장하면서 디코딩된 데이터를 출력하기 위한 버퍼를 포함한다. MPEG 디코더(30)는 데이터 래치 섹션(33) 및 데이터 처리 섹션(34)을 포함한다.

일반적으로, 단일 프레임을 구성하는 각각의 픽처 층(picture layer)은 복수개의 화소 데이터 및 이 화소 데이터를 구성하는 각각의 층에 부착된 이른바 '헤더(header)'라 칭하는 파라메터를 포함한다. 데이터 래치 섹션(33)은 MPEG 디코더(30)에 입력된 압축된 영상 데이터의 각각의 층에 포함된 파라메터들로부터 지정된 파라메터를 래치한다. 데이터 처리 섹션(34)은 지정된 파라메터들을 데이터 래치 섹션(33)에 전송하고, 디코더 제어 블록(31)이 동화상 데이터의 디코딩을 나타내기 위해 MPEG 디코더(30)에 시작 신호를 전달한 후 단일 프레임 픽처(frame picture)에 대해 내부에 입력된 압축된 영상 데이터를 디코딩하기 시작함으로써, 디코딩된 동화상 데이터가 버퍼(32)에 전달된다. 버퍼(32)는 데이터 처리 섹션(34)으로부터 디코딩된 동화상 데이터를 수신하여 출력 영상 데이터를 도시하지 않은 디스플레이 단위에 전달한다.

디코더 제어 블록(31)은 NTSC 표준에서 0 내지 524간의 디지트들을 반복하는 디스플레이 단위의 스크린 상의 절대 위치를 나타내는 비디오 동기 신호, 그에 기반을 둔 스크린 상의 영상의 확대 또는 축소를 달성하기 위한 증배 인자(multiplication factor), 및 스크린 상의 영상 위치를 지정하는 위치 데이터를 수신한다. 디코더 제어 블록(31)은 비디오 동기 신호에 기초한 동화상 데이터의 디코딩을 나타내기 위해 디코딩 시작 신호를 MPEG 디코더(30)에 전달하는데 반하여, MPEG 디코더(30)는 동화상 데이터의 디코딩이 MPEG 디코더(30)에 의해 종료된 후 디코딩의 종료를 지시하기 위해 지시 신호를 전달한다.

데이터 래치 섹션(33)은 데이터 처리 섹션(34)을 통해 동화상 데이터로부터 지정된 파라메터들을 래치하고, 디코더 제어 블록(31)은 증배 인자 데이터 및 영상 위치 데이터를 수신하여 비디오 동기 신호와 동기된 MPEG 디코더(30)에 디코딩 시작 신호를 전달한다. MPEG 디코더(30)는 데이터 래치 섹션(33)에 의해 래치된 파라메터들에 대응하는 입력된 프레임 픽처를 디코딩 시작하기 위해 디코딩 시작 신호에 응답하고, 디코딩된 동화상 데이터를 버퍼(32)에 전달한다. 버퍼(32)는 수신된 동화상 데이터를 일시적으로 저장하면서 이를 디스플레이 단위에 출력한다.

도 2는 도 1의 종래의 MPEG 디코더에 의한 디코딩 동작에 대한 타이밍도를 나타낸다. 단일 프레임을 구성하는 필드는 서로 교대로 발생하는 기수 필드 및 우수 필드를 포함하고, 그 사이에 블랭킹 기간(blanking period)이 제공된다. 압축된 동화상 데이터는 일련의 프레임 픽처들(pic0 내지 pic3)을 포함하고, 각각의 이들 둘사이에 디코딩 정지 기간(decoding stop period) Ds0 내지 Ds3 이 끼워진다. 기수 필드들에 대한 영상 데이터 pic0-상단 내지 pic3-상단 및 우수 필드들에 대한 영상 데이터 pic0-하단 내지 pic3-하단이 디코딩된 동화상 데이터로서 프레임 픽처(pic0 내지 pic3)에 대응하여 전달된다.

종래의 MPEG 디코더에서, TV 프로그램 리스트 등의 정지 화상 데이터가 동화상 데이터와 함께 디스플레이 단위 상에 디스플레이되는 경우, 동화상 데이터를 디코딩하는 MPEG 디코더로부터 개별적으로 정지 화상 데이터를 디코딩하기 위해 추가의 디코더가 제공되어야 한다. 그러나, 추가의 디코더는 MPEG 디코더의 칩의 크기 및 회로 규모를 증가시킨다. 따라서, 영상 데이터 디코더는 정지 화상의 디코딩이 영상 데이터 디코더의 칩 크기 및 회로 규모를 실질적으로 증가시키지 않는 경우에 바람직하다.

상기한 바를 고려하여, 본 발명의 목적은 MPEG 디코더의 칩 크기 및 회로 규모를 실질적으로 증가시키기 않으면서, 단일 디스플레이 단위 상에 정지 화상 및 동화상을 디스플레이하기 위해 정지 화상 데이터를 동화상 데이터와 함께 디코딩할 수 있는 영상 데이터 디코더를 제공하는 것이다.

본 발명은, 동화상 데이터 및 정지 화상 데이터를 서로 교대로 디코딩하기 위한 데이터 처리 섹션을 포함하는 디코딩 블록으로서, 이 동화상 데이터는 각각 프레임 기간(frame period)을 갖는 복수의 프레임 픽처들을 포함하고, 그 프레임 픽처들 중 인접한 2개의 각각에는 그 사이에 디코딩 정지 기간이 공급되는, 상기 디코딩 블록과; 상기 디코딩 블록이 각각의 프레임 픽처에 대한 데이터를 디코딩하는데 필요한 제 1 시간 길이를 산출하고, 프레임 기간으로부터 제 1 시간 길이를 감산함으로써 시간 간격을 산출하기 위한 계산 섹션, 및 동화상 데이터를 제 1 시간 길이 동안 디코딩하고, 정지 화상 데이터를 디코딩 정지 기간과 시간 간격의 합 동안 디코딩하기 위해 상기 디코딩 블록을 제어하는 제어 섹션을 포함하는 디코더 제어 블록을 포함하는 영상 데이터 디코더를 제공한다.

본 발명의 영상 데이터 디코더에 따라, 단일 데이터 처리 섹션은 동화상 데이터 및 정지 화상 데이터를 추가의 처리기 없이 디코딩함으로써, 동화상 데이터 및 정지 화상 데이터를 디코딩하기 위한 디코더의 회로 규모를 감소시킨다. 동화상 데이터가 TV 방송용인 경우, 정지 화상 데이터는 TV 방송의 프로그램 리스트에 대해 양호할 수 있다.

본 발명의 발명자들은 종래의 영상 데이터 디코더에서 프레임 기간과 프레임 기간의 시간 길이간의 시간 간격의 시간 길이를 인지하고, 프레임 기간에서 매크로 블록 라인들 간의 짧은 시간 간격과 프레임 기간 간의 시간 간격의 조합이 정지 화상 데이터의 적어도 일부를 디코딩하는 데 충분한 길이의 시간을 제공할 수 있음을 생각하였다.

본 발명의 상기 목적 및 기타 목적, 특징 및 장점들은 수반된 도면을 참조하여 하기 상세한 설명으로부터 보다 명백할 것이다.

도 1은 종래의 영상 데이터 디코더의 블록도.

도 2는 도 1의 영상 데이터 디코더의 타이밍도.

도 3은 본 발명의 제 1 실시예에 따른 영상 데이터 디코더의 블록도.

도 4는 도 3의 영상 데이터 디코더의 타이밍도.

도 5는 도 3의 영상 데이터 디코더의 개략적인 동작도.

도 6은 도 3의 영상 데이터 디코더의 다른 개략적인 동작도.

도 7은 도 3의 영상 데이터 디코더의 동작의 흐름도.

도 8은 본 발명의 제 2 실시예에 따른 영상 데이터 디코더의 블록도.

* 도면의 주요 부분에 대한 부호의 설명*

11, 30: MPEG 디코더

12, 31: 디코더 제어 블록

13, 32: 버퍼

14: 제 1 데이터 래치 섹션

15: 제 2 데이터 래치 섹션

16: 제 1 선택 섹션

17: 제 2 선택 섹션

18, 34: 데이터 처리 섹션

19: 디코딩 시작점 계산기

20: 디스플레이 종료점 계산기

21: 기간 제어 섹션

이하, 본 발명을 수반된 도면을 참조하여 보다 상세히 기재하며, 여기서 유사한 구성 요소는 유사한 참조 번호로 나타낸다.

도 3을 참조하면, 본 발명의 제 1 실시예에 따른 영상 데이터 디코더는 MPEG 디코더(11), 디코더 제어 블록(12) 및 버퍼(13)를 포함한다. 본 실시예의 영상 데이터 디코더는 MPEG-2 방식에 적응되고, 여기서 디코더는 애플리케이션 및 특정 코딩 시스템에 대해 임의의 특정 분야로 제한되지 않는다.

MPEG 디코더(11)는 제 1 데이터 래치 섹션(14), 제 2 데이터 래치 섹션(15), 제 1 선택 섹션(16), 제 2 선택 섹션(17) 및 데이터 처리 섹션(18)을 포함한다. 제 1 데이터 래치 섹션(14)은 모든 층에 부착된 파라메터들 중에서 압축된 동화상 데이터의 픽처층 위의 층들에 부착된 파라메터들(헤더들)을 래치한다. 이 구조에서, 픽처층보다 더 높은 층에 대한 데이터는 파라메터들을 래치함으로써 고정되어, 동화상 데이터를 하나의 픽처 프레임(picture frame)씩 디코딩한다.

제 2 데이터 래치 섹션(15)은 모든 층에 부착된 파라메터들 중에서 압축된 I-픽처(I-picture)의 슬라이스층(slice layer) 위에 부착된 파라메터들을 래치한다. 이 구조에서, 슬라이스층보다 더 높은 층에 대한 데이터는 파라메터들을 래치함으로써 고정되어, 동화상 데이터의 인접한 2개의 픽처 프레임 사이의 슬라이스만큼 I-픽처 데이터 슬라이스를 래치한다.

제 1 선택 섹션(16)은 MPEG 표준의 압축된 동화상 데이터 Si1 또는 압축된 I-픽처 데이터 Si2를 선택하고, 선택된 데이터를 데이터 처리 섹션(18)에 전달한다. 제 2 선택 섹션(17)은 제 1 데이터 래치 섹션(14)에 의해 래치된 데이터 또는 제 2 데이터 래치 섹션(15)에 의해 래치된 데이터를 선택하고, 선택된 데이터를 데이터 처리 섹션(18)에 전달한다.

데이터 처리 섹션(18)은 압축된 동화상 데이터 Si1의 파라메터들을 제 1 데이터 래치 섹션(14)으로 전달하고, 역시 압축된 I-픽처 데이터 Si2의 파라메터들을 제 2 데이터 래치 섹션(15)으로 전달한다. 데이터 처리 섹션(18)은 이후에 기재되는 기간(period) 제어 섹션(21)에 의해 결정된 동화상 데이터 디코딩 기간(MPEG 기간) 내에 압축된 동화상 데이터 Si1를 디코딩하고, 프레임 기간에서 산출된 시간 간격의 합을 동화상 데이터의 인접한 프레임 기간들 사이에 배치된 디코딩 정지 기간에 부가함으로써 얻어진 정지 화상 데이터 디코딩 기간(I-픽처 기간) 내에 압축된 I-픽처 데이터 Si2를 디코딩한다.

버퍼(13)는 데이터 처리 섹션(18)으로부터 디코딩된 영상 데이터를 수신하고, 이를 일시적으로 저장하면서 출력 영상 데이터로서 전달한다. 본 실시예에서 버퍼(13)의 저장 용량은 동화상 데이터의 적어도 2개의 프레임, 바람직하게는 동화상 데이터의 3개의 프레임에 대응하여 약 16 M-비트이다. 이 용량은 MPEG 기간 내의 I-픽처 데이터 및 P-픽처(predictive picture) 데이터가 저장되어야 하는 것을 고려하여 결정되고, 프레임 픽처는 다른 프레임 픽처를 디코딩하고 저장하면서 버퍼(13)에 의해 디스플레이된다.

MPEG 디코더(11)는 디코더 제어 섹션(12)에 동화상 데이터의 디코딩 종료를 지시하기 위한 제 1 지시 신호 Si6 및 I-픽처 데이터의 디코딩 종료를 지시하기 위한 제 2 지시 신호 Si7을 전달한다. 제 1 지시 신호 Si6은 동화상 데이터의 단일 픽처의 디코딩이 완료되는 시간마다 발생되는 한편, 제 2 지시 신호 Si7은 I-픽처 데이터의 단일 슬라이스의 디코딩이 완료되는 시간마다 발생된다. 디코더 제어 블록(12)은 MPEG 디코더(11)에 동화상 데이터의 디코딩 시작을 나타내는 제 1 시작 신호, 동화상 데이터 또는 I-픽처 이미지 데이터의 디코딩 상태를 나타내는 상태 신호 및 I-픽처 이미지 데이터의 디코딩 시작을 나타내는 제 2 시작 신호를 전달한다.

디코더 제어 블록(12)은 기간 제어 섹션(21), 동화상 데이터의 디코딩 시작점을 산출하기 위한 디코딩 시작점 계산기(19), 및 동화상 데이터의 디스플레이 종료점을 산출하기 위한 디스플레이 종료점 계산기(20)를 포함한다. 디코더 제어 블록(12)은 디스플레이 스크린 상의 절대 지점을 나타내는 비디오 동기 신호 Si11, 디스플레이될 영상의 확대 또는 축소를 위한 증배 인자를 나타내는 증배 인자 데이터 Si12 및 디스플레이 스크린 상의 영상 데이터에 대한 위치를 나타내는 위치 데이터 Si13를 수신한다.

디코더 제어 블록(12)은 비디오 동기 신호에 지정된 수가 디코딩 시작점 계산기(19)에 의해 산출된 동화상 신호의 디코딩 시작점을 초과한 후에 동화상 데이터를 디코딩하기 위한 디코딩 시작 신호 Si8을 전달한다. MPEG 디코더(11)는 동화상 데이터에 대한 디코딩 시작 신호 Si8의 수신 후 동화상 데이터의 단일 프레임 픽처에 대한 디코딩이 완료되었을 때 동화상 데이터의 디코딩 종료점을 지시하기 위한 종료 지시 신호 Si6을 전달한다. 이들 동작을 반복함으로써, 디코딩이 계속 수행된다. 디코더 제어 블록(12)은 동화상 데이터의 디코딩 동안 상태 신호 Si9에 대해 '0'을 전달하고, I-픽처 이미지 데이터의 디코딩 동안 상태 신호 Si9에 대해 '1'을 전달함으로써, 동화상 또는 I-픽처 이미지 데이터를 디코딩하는 상태를 지시한다.

기간 제어 섹션(21)은 지정된 수의 주사선 또는 매크로 블록 라인에 대응하는 영상 데이터의 양을 디코딩하는 데 필요한 시간 길이를 산출하고, 프레임 기간의 시간 길이로부터 지정된 수의 주사선, 즉 매크로 블록 라인을 디코딩하는 데 필요한 시간 길이 각각을 감산함으로써 단일 프레임 픽처에서 시간 간격의 합을 산출한다. 이어서, 기간 제어 섹션(21)은 데이터 처리 섹션(18)을 제어하여 디코딩 시작점 계산기(19)에 의해 산출된 디코딩 시작점으로부터 동화상 데이터의 대응하는 프레임 픽처를 디코딩하기 시작하도록 한다.

디스플레이 종료점 계산기(20)는 그에 입력된 증배 인자를 고려하여 동화상 데이터의 단일 프레임 픽처를 디스플레이하기 위한 종료점을 산출한다.

디코딩 시작점 계산기(19)는 상기한 바의 시간 간격의 합과 종료점 계산기(20)에 의해 산출된 디스플레이 종료점에 기초하여 동화상 데이터의 단일 프레임 픽처를 디코딩하기 위한 디코딩 시작점을 산출한다. 즉, 단일 픽처 프레임에 대한 디코딩은 디스플레이 종료점 이전에 완성되기 때문에, 디코딩 시작점은 동화상 데이터의 프레임들 간의 디코딩 정지 기간과 기간 제어 섹션(21)에 의해 산출된 시간 간격 합의 합계가 디스플레이 종료점 이후로 경과되는 순간에 산출된다.

디코딩 시작점을 산출하는 예는 720 x 480 화소 데이터를 포함하는 입력 영상 데이터가 1/2의 증배 인자로 디스플레이되고, 단 디스플레이 시작점은 10으로 설정된 경우에 대해 본 명세서에 나타낸다. NTSC 표준에서, 단일 프레임은 525 주사선을 포함하고, 이는 비디오 동기 신호에 의해 0번째로부터 524번째로 연속적으로 번호 매김된다. 기수 필드에 디스플레이된 데이터 및 우수 필드에 디스플레이된 데이터는 비디오 동기 신호의 번호 매김을 위해 22번째 내지 261번째 및 285번째 내지 524번째로 각각 디스플레이된다고 가정된다.

상기한 바의 경우에, 증배 인자는 1/2이고, 디스플레이 시작점은 10이기 때문에, 디스플레이 종료점은 다음과 같이 산출된다:

기수 필드에 대해 22+10+240X1/2=152이고,

우수 필드에 대해 285+10+240X1/2=415이다.

디코딩은 동화상 데이터의 기수 필드의 디스플레이 종료점에서 완료되어야한다. 따라서, 동화상 데이터의 기수 필드에 대해 152가 효과적이다.

다른 한편, 동화상 데이터의 인접한 프레임들 간의 라인-타임의 견지에서 디코딩 정지 기간은 다음과 같이 산출된다:

525-16x30=45

여기서, 525는 단일 프레임 기간에 대한 라인-타임의 견지에서 시간 길이이고, 16은 단일 매크로 블록 라인에 포함된 라인 수이며, 30은 픽처 프레임 내의 매크로 블록 라인의 수이다.

13 라인-타임이 기간 제어 섹션에서 B-픽처(양방향으로 예측되는 픽처)의 단일 매크로 블록 라인을 디코딩하는데 필요한 시간 길이로서 설정되는 경우, 기간 제어 섹션은 다음과 같이 픽처 기간 내에서 전체 시간 간격을 산출한다:

480-13X30=90(라인-타임)

여기서, 480은 스크린상의 전체 라인 수이다.

따라서, 동화상 데이터의 디코딩 시작점은 다음과 같이 비디오 동기 신호의 수로부터 산출된다.

152+45+90=287

이어서, I-픽처 데이터를 디코딩하는데 필요한 시간 길이는 I-픽처 데이터가 720 x 480 화소를 포함한다는 가정 하에 프레임 기간의 수의 견지에서 실제로 산출된다. 이러한 경우에, 영상 데이터 디코더는 단일 매크로 블록 라인, 즉, 13 라인-타임의 시간 길이에 16 주사선의 데이터를 디코딩하는 능력을 갖는 것으로 가정된다. 특히, 영상 데이터 디코더가 실패 없이 13 라인-타임 내에 16 라인들에 대한 데이터를 디코딩할 수 있는 데이터가 결정되고 기간 제어 섹션에 미리 설정된다. 또한, 단일 프레임 픽처는 525 라인-타임, 즉, 1/30초에 대응하고, 30 매크로 블록 라인을 포함하는 것으로 가정된다. 따라서, 인접한 프레임 기간들 간의 I-픽처 데이터를 디코딩하는 시간 길이는 다음과 같이 산출된다:

525-13X30=135(라인-타임)

135/13=10.3을 계산함으로써, 135 라인-타임의 시간 길이는 동화상 데이터의 약 10매크로 블록 라인들의 디코딩을 위한 시간 길이에 대응한다. 따라서, I-픽처 데이터의 디코딩은 단일 프레임 픽처가 30 매크로 블록 라인(30/10=3)을 포함하기 때문에 동화상 데이터의 3개의 픽처 프레임에 대응하는 시간 길이로 완료될 수 있다. 3개의 픽처 프레임은 다음을 계산함으로써 1/10초에 대응한다:

(1/30)X3=1/10

도 3의 영상 데이터 디코더에서 타이밍 챠트를 보여주는 도 4를 참조하면, 블랭킹 기간은 기수 필드와 우수 필드 사이에 끼워지고, 그의 조합은 단일 프레임을 구성한다. 압축된 동화상 데이터는 연속적인 프레임 픽처 pic0 내지 pic3을 포함하고, 이 프레임 픽처들은 각각 2개의 프레임 기간들 간에 원래의 디코딩 정지 기간을 끼워 넣는다. 예시된 디코딩 정지 기간은 단일 픽처 프레임에 대해 상기 계산에 의해 얻어진 시간 간격 ds1, ds2, ds3, ds4, … 을 프레임 기간과 선행하는 프레임 기간 사이에 배치된 원래의 디코딩 정지 기간 Ds0, Ds1, Ds2, Ds3 … 에 부가함으로써 얻어진다. 기수 필드에 대한 영상 데이터 pic0-상단, pic1-상단, pic2-상단, … 및 우수 필드에 대한 영상 데이터 pic0-하단, pic1-하단, pic2-하단, … 는 디코딩된 동화상 데이터 pic0, pic1, pic2, … 에 대응하는 디스플레이 단위에 출력된다.

도 5는 도 3의 동화상 디코더에 의한 디코딩을 나타내고, 도 6은 종래의 동화상 디코더에 의한 디코딩을 나타내며, 도 7은 본 실시예의 동화상 디코더의 동작의 흐름도를 나타낸다. 이들 도면을 참조하여, 본 실시예의 동화 상 디코더의 동작을 보다 상세히 기재할 것이다.

디코딩의 시작 시에, 디코더 제어 블록(12)은 증배 인자 Si12 및 디스플레이 위치 신호 Si13을 수신하면서 동화상 데이터의 디코딩의 시작을 나타내기 위한 디코딩 시작 신호 Si8을 전달한다. MPEG 디코더(11)에서 제 1 선택 섹션(16)은 압축된 동화상 데이터를 수신하여 이를 데이터 처리 섹션(18)에 전달한다. 이 순간에, 제 1 래치 섹션(14)은 디코딩될 픽처 프레임의 파라메터들을 래치한다.

이어서, 기간 제어 섹션(21)은 도 5에 나타낸 바와 같이 각각 2개의 디코딩 기간 dp 사이에 각각 배치된 복수개의 단위 간격 ds1을 함께 부가함으로써 시간 간격 합(또는 시간 간격) ds1'을 산출한다. 디코딩 기간 dp 각각은 단일 매크로 블록 라인에서 16 라인을 디코딩하기 위한 시간 길이에 대응한다. 각각의 단위 간격(unit space) ds1은 도 5에 예시된 바와 같이 픽처 프레임들 간의 디코딩 정지 기간(디코딩 정지 기간) Ds0보다 더 작다. 다음으로, 디스플레이 종료점 계산기(20)는 내부에 입력된 증배 인자 Si12를 고려함으로써 동화상 데이터의 프레임 픽처 pic1의 디스플레이 종료점 Ep를 산출한다. 디코딩 시작점 계산기(19)는 도 7의 단계 St6에서 디스플레이 종료점 Ep 및 시간 간격 합 dsl'에 기초하여 동화상 데이터의 픽처 프레임 pic1을 디코딩하기 위한 시작점 Sp를 산출한다.

디코딩 시작점 Sp가 산출된 후, 비디오 동기 신호가 디스플레이 종료점 Ep(도 7에서 단계 St1)을 초과하지 않는 수를 나타내는 경우, 기간 제어 섹션(21)은 I-픽처 기간을 나타내기 위해 상태 신호 Si9 및 I-픽처 데이터를 디코딩하기 위해 디코딩 시작 신호 Si10에 대해 '1'을 전달한다(도 7의 단계 St3). 따라서, 제 1 선택 섹션(16)은 압축된 I-픽처 데이터 Si2를 수신하고, 이를 데이터 처리 섹션(18)에 전달한다. 데이터 처리 섹션(18)은 시간 간격 합 ds1'을 픽처 프레임들 간의 디코딩 정지 기간 Ds0에 부가함으로써 얻어진 시간 간격 내에 압축된 I-픽처 데이터를 디코딩하고, 디코딩된 I-픽처 데이터를 버퍼(13)에 전달한다. MPEG 디코더(11)는 I-픽처 데이터의 단일 슬라이스의 디코딩이 완료된 후 I-픽처 데이터의 디코딩 종료를 지시하기 위해 종료 지시 신호 Si7를 디코더 제어 블록(12)에 전달한다.

I-픽처 데이터의 디코딩 종료를 지시하기 위한 지시 신호 Si7가 단계 St5에서 전달된 후, 기간 제어 섹션(21)은 다시 단계 St1에서 디코딩 시작점에 대한 비디오 동기 신호의 현재 수를 비교한다. 이 수가 디코딩 시작점을 초과하지 않는 경우, 상기한 바의 단계 St3 내지 St5가 반복된다. 다른 한편, 동기 신호의 수가 단계 St1에서 디코딩 시작점을 초과한 경우, 기간 제어 섹션(21)은 단계 St2에서 MPEG 기간을 나타내기 위해 디코더 제어 블록(12)에 상태 신호 Si9 및 동화상 데이터를 디코딩하기 위해 디코딩 신호 Si8에 대해 '0'을 전달한다. 따라서, 제 1 선택 섹션(16)은 압축된 동화상 데이터를 수신하고, 이를 데이터 처리 섹션(18)에 전달한다. 데이터 처리 섹션(18)은 사이에 배치된 시간 간격 ds1 없이 동화상 데이터 Si1의 프레임 픽처 pic1 내의 복수개의 디코딩 기간 ds에 대한 디코딩 시작점 Sp으로부터 동화상 데이터를 디코딩한다. 디코딩된 동화상 데이터는 버퍼(13)에 출력된다. MPEG 디코더(11)는 동화상 데이터의 디코딩 종료를 지시하기 위해 디코더 제어 블록(12)에 종료 지시 신호 Si6을 전달한다.

종료 지시 신호 Si6가 단계 St4에 전달된 후, 디코더 제어 블록(12)은 동화상 데이터에 대한 디코딩 시작점을 다시 산출하고, 상기 단계를 반복한다. 이들 단계를 반복함으로써, 본 실시예의 동화상 디코더는 동화상 데이터 Si1 및 I-픽처 데이터 Si2를 서로 교대로 디코딩함으로써, 디스플레이 단위가 I-픽처 이미지를 동화상과 함께 동일한 스크린 상에 디스플레이할 수 있게 한다.

본 실시예에서, MPEG 표준에서 I-픽처 데이터로 정의된 정지 화상은 동화상 데이터에 대한 단일 디코딩 정지 기간 내에 I-픽처 데이터의 여러개의 슬라이스 또는 여러개의 매크로 블록 라인들의 양을 디코딩함으로써 동화상 데이터와 함께 스크린 상에 디스플레이될 수 있다. 또한, 동화상 데이터의 픽처층 위의 층들의 파라메터들과 I-픽처 데이터의 슬라이스 또는 매크로 블록 라인 층 위의 층들의 파라메터들 간의 스위칭에 의해, 동화상 데이터 및 I-픽처 데이터 모두는 디코더에 대한 회로 규모를 감소시키는 공통 디코더에 의해 디코딩될 수 있다.

도 8을 참조하면, 본 발명의 제 2 실시예에 따른 영상 데이터 디코더는 압축된 JPEG 영상 데이터 및 압축된 동화상 데이터를 서로 교대로 디코딩하는 본 실시예의 MPEG 디코더(11A)의 구조를 제외하고는 제 1 실시예와 유사하다. 압축된 JPEG 영상 데이터는 정지 컬러 화상 신호를 인코딩에 대한 국제 표준인 'Joint Photographic Express Group'에 기초하여 압축된 정지 화상 데이터라 칭한다.

본 실시예의 영상 데이터 디코더에서 MPEG 디코더(11A)는 제 1 실시예와 유사한 제 1 래치 섹션(14), 제 2 래치 섹션(15A), 제 1 선택 섹션(16A), 제 1 실시예와 유사한 제 2 선택 섹션(17) 및 데이터 처리 섹션(18A)을 포함한다.

제 2 래치 섹션(15A)은 영상 데이터 디코더에 입력된 압축된 JPEG 영상 데이터의 모든 층에 부착된 파라메터들 중에서 프레임 층 위의 층들에 부착된 파라메터들을 래치한다. 이러한 구조에서, 제 2 래치 섹션(15A)은 프레임 층 위의 층들의 데이터를 래치함으로써, 동화상 데이터의 디코딩 사이의 시간 간격 내에 주사에 의해 주사된 압축된 JPEG 영상 데이터를 디코딩한다. 제 1 선택 섹션(16A)은 압축된 동화상 데이터 Si1나 압축된 JPEG 영상 데이터 Si20을 선택하고, 선택된 데이터를 데이터 처리 섹션(18A)에 전달한다.

데이터 처리 섹션(18A)은 압축된 동화상 데이터 Si1의 지정된 파라메터를 제 1 래치 섹션(14)에 전송하고, 압축된 JPEG 영상 데이터 Si20의 지정된 파라메터들을 제 2 래치 섹션(15A)에 전송한다. 데이터 처리 섹션(18A)은 기간 제어 섹션(21)에 의해 결정된 도 5에 나타낸 바의 디코딩 기간 dp 내에 제 1 선택 섹션(16A)으로부터 공급된 압축된 동화상 데이터 Si1를 디코딩한다. 데이터 처리 섹션(18A)은 또한 동화상 데이터의 단일 픽처 프레임의 시간 간격을 픽처 프레임들 간의 디코딩 정지 기간에 부가함으로서 얻어진 동화상 데이터에 대한 디코딩 정지 기간 내에 압축된 JPEG 영상 데이터 Si20을 디코딩한다.

기간 제어 섹션(21)은 프레임 픽처 내의 지정된 수의 라인을 처리하는 데 필요한 시간 길이를 산출함으로써, 프레임 픽처 내의 시간 간격을 추정하고, 디코딩 시작점 계산기(19)에 의해 산출된 디코딩 시작점으로부터 프레임 픽처를 디코딩하기 위해 데이터 처리 섹션(18A)을 제어한다. 디스플레이 종료점 계산기(20)는 프레임 픽처의 디스플레이 종료점 Ep을 산출하는 데 반하여, 디코딩 시작점 계산기(19)는 디스플레이 종료점 Ep 및 시간 간격 sp1'에 기초하여 프레임 픽처에 대한 디코딩 시작점을 산출한다.

본 실시예의 영상 데이터 디코더는 압축된 MPEG 영상 데이터 Si1 및 압축된 JPEG 영상 데이터 Si20을 서로 교대로 디코딩함으로써, 디스플레이 단위가 동화상 및 정지 화상을 동일한 스크린 상에 디스플레이할 수 있게 한다. 따라서, MPEG 디코더에 사용된 리버스 DCT 처리기는 JPEG 영상 데이터를 처리하기 위해 사용될 수 있다. 이는 리버스 DCT 처리기를 준비할 필요가 없게 하고, 따라서 종래의 MPEG 영상 디코더와 유사한 회로 규모를 갖는 본 실시예의 MPEG 영상 디코더는 MPEG 영상 데이터 및 JPEG 영상 데이터를 디코딩할 수 있다.

상기 실시예들은 단지 예시하기 위해 기재되었기 때문에, 본 발명은 상기 실시예들로만 제한되지 않고, 본 발명의 범위에서 벗어나지 않는 많은 변형 또는 변화가 당업계의 숙련자들에 의해 그로부터 용이하게 이루어질 수 있다.

본 발명은 MPEG 디코더의 칩 크기 및 회로 규모를 실질적으로 증가시키기 않으면서, 단일 디스플레이 단위 상에 정지 화상 및 동화상을 디스플레이하기 위해 정지 화상 데이터를 동화상 데이터와 함께 디코딩할 수 있는 영상 데이터 디코더를 제공한다.

Claims (7)

1. 각각이 픽처간 디코딩 정지 기간을 사이에 두고 연속하는 프레임 픽처를 포함한 동화상 압축 데이터를 각각의 프레임 픽처마다 디코딩하면서 출력하는 영상 디코더에 있어서,

   동화상 압축 데이터 또는 정지 화상 압축 데이터를 디코딩하고 출력하는 데이터 처리 섹션과,

   동화상 압축 데이터 또는 정지 화상 압축 데이터를 선택하는 제 l 선택 섹션과,

   동화상 압축 데이터 내의 소정의 파라메터를 래치하는 제 1 데이터 래치 섹션과,

   정지 화상 압축 데이터 내의 소정의 파라메터를 래치하는 제 2 데이터 래치 섹션과,

   상기 제 1 데이터 래치 섹션의 래치 데이터 또는 상기 제 2 데이터 래치 섹션의 래치 데이터를 선택하고 상기 데이터 처리 섹션에 출력하는 제 2 선택 섹션을 구비하는 디코딩 회로와,

   상기 프레임 픽처 내의 소정의 라인에 상당하는 화상 데이터의 처리에 필요한 시간을 산출하고, 상기 처리 시간의 합으로부터 1 프레임 픽처내에서의 시간 간격(time space)을 산출하는 계산 수단과,

   1 프레임 픽처의 동화상 디스플레이 종료점을 산출하고, 해당 동화상 디스플레이 종료점과 상기 시간 간격으로부터 상기 프레임 픽처의 동화상 디코딩 시작점을 산출하는 계산 수단을 구비하고,

   상기 디코딩 블록에 동화상 디코딩 시작 지시 신호, 정지 화상 디코딩 시작 지시 신호, 및 동화상/정지 화상 교대 신호를 상기 디코딩 블록에 출력하고, 상기 시간 간격과 상기 픽처간 디코딩 정지 기간을 가산한 동화상 디코딩 정지 기간 내에서 정지 화상의 디코딩을 행하는 디코더 제어 회로를 구비하는 것을 특징으로 하는 영상 디코더.
2. 삭제
3. 삭제
4. 삭제
5. 제 1 항에 있어서, 상기 정지 화상 데이터는 MPEG 표준의 I-픽처를 포함하고, 상기 데이터 처리 섹션은 I-픽처의 복수의 슬라이스들 또는 매크로 블록 라인들을 상기 픽처간 디코딩 정지 기간과 상기 시간 간격의 합 동안 디코딩하는, 영상 데이터 디코더.
6. 제 1 항에 있어서,

   상기 정지 화상 데이터는 JPEG 표준의 압축된 데이터인, 영상 데이터 디코더.
7. 삭제