JP3052112B2 - リ−ドフレ−ムの製造方法 - Google Patents

リ−ドフレ−ムの製造方法

Info

Publication number
JP3052112B2
JP3052112B2 JP16303894A JP16303894A JP3052112B2 JP 3052112 B2 JP3052112 B2 JP 3052112B2 JP 16303894 A JP16303894 A JP 16303894A JP 16303894 A JP16303894 A JP 16303894A JP 3052112 B2 JP3052112 B2 JP 3052112B2
Authority
JP
Japan
Prior art keywords
lead
punched
inner lead
semiconductor chip
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16303894A
Other languages
English (en)
Other versions
JPH088377A (ja
Inventor
功 米永
義泰 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP16303894A priority Critical patent/JP3052112B2/ja
Publication of JPH088377A publication Critical patent/JPH088377A/ja
Application granted granted Critical
Publication of JP3052112B2 publication Critical patent/JP3052112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Punching Or Piercing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多ピンのリードフレーム
を製造する方法に関する。
【0002】
【従来の技術】リードフレームは、半導体装置の高機
能、高集積度及び小型化等に対応してリ−ドのピッチ、
幅とも微細な多ピンとする必要がある。
【0003】リードフレームはプレス法あるいはエッチ
ング法で形成されるが、生産性及びコスト等でプレス法
が優れているので、一般にこれにより多くの製造がなさ
れている。プレス法はエッチング法ほど微細なリ−ドの
形成が難しいが、しかし例えば160ピン以上の多ピン
品が製造されるようになっている。
【0004】リ−ドの多ピン化で、打抜きピッチは狭
く、またリ−ド幅も狭くなることから、その打抜きの際
にリ−ドにねじれを生じやすい。
【0005】リードねじれは、その後のワイヤ−ボンデ
ィング等に支障を及ぼし、接続不良、ボンディング作業
性の低下などを引き起こすので、リードフレームの打抜
き工程の途中に矯正工程を新たに介在させることが考え
られる。しかし、これでは多工程となり、また設備増と
なるので、できるだけ該矯正工程を介在させないことが
望ましい。
【0006】
【この発明が解決しようとする課題】プレス法でリ−ド
例えばインナーリードのピッチ及び幅が微細なリードフ
レームを打抜き製造する際、リ−ドにねじれや反りを生
じることなくインナーリードを打抜きリ−ド平坦幅及び
リ−ドピッチの確保が容易で、また、工程途中に矯正工
程を必ずしも必要とせずに平坦度が優れボンディング性
の良好な多ピンのリードフレームを得ることを目的とす
る。
【0007】
【課題を解決するための手段】本発明の要旨は、金属薄
板からプレス加工により、半導体チップ搭載部の周りに
多数のインナーリードを打抜き、該インナーリードに連
続してアウターリードを打抜き形成するリードフレーム
の製造方法において、前記インナーリードを打抜く際、
打抜き形成対象リ−ドを先端部になるにつれ押圧力又は
潰し量を大きくして押え隣接打抜き部を打抜き半導体チ
ップ搭載部に続けて形成し、焼鈍し、インナーリードを
コイニングし、半導体チップ搭載部とインナーリードの
接続部を打抜くリードフレームの製造方法にある。他の
要旨は前記インナーリードのコイニングを、半導体チッ
プ搭載部とインナーリードの接続部を打抜き後に行うと
ころにある。また他の要旨は、前記焼鈍の後、半導体チ
ップ搭載部外周とインナーリード先端の間に抜き孔を形
成してインナーリードをコイニングし、インナーリード
先端の接続部を打抜くリードフレームの製造方法にあ
る。
【0008】
【作用】本発明は、リ−ドのピッチ及び幅とも狭いイン
ナーリードを打抜きする際、打抜き形成対象インナーリ
ードの先端部になるにつれ当該リ−ドを、押圧力を強め
て又は潰し量が大きくなるように押えて、隣接打抜き部
を打抜きするから、当該インナーリードは先端部になる
につれ幅及びピッチが狭くなっても打抜き時の剪断力に
基づいた曲げ力に抗して、ねじれや反りの発生を防止す
る。さらにねじれが生じないのでリ−ド平坦幅及びリ−
ドピッチが精度よく確保される。
【0009】また、コイニングをインナーリード先端の
接続部を除去した後に行う方法では、該コイニングによ
る応力は解放され形状が優れる。
【0010】また、焼鈍の後、連続した半導体チップ搭
載部とインナーリード先端の間に抜き孔を形成して、イ
ンナーリードをコイニングする方法でも応力が解放され
同様に形状が優れる。
【0011】
【実施例】次に、本発明について1実施例に基づき図面
を参照して詳細に説明する。図面において、1は半導体
チップ搭載部で、その周りにインナーリード2を多数形
成する。該インナーリード2はリ−ドのピッチ及び幅と
も狭く、先端部になるほど微細になる。微細なインナー
リード2の打抜きは、剪断力等の加工力の影響を受けリ
−ドがねじれ、あるいは反ることがある。
【0012】かかる問題が発生しないように本発明は次
のようにする。即ち、図2に示すように打抜き対象イン
ナーリード2aについて、幅が狭くなる先端部なるにつ
れて押圧力を大にし、又は潰し量が大となるように例え
ば傾斜押え3を設けたストリッパ−4で押圧し、当該イ
ンナーリード2aの隣接打抜き部5をパンチ6で打抜
く。このようにして打抜きすると当該打抜き対象インナ
ーリード2aは、幅狭になるほど強くダイ7側に押圧さ
れ、打抜き剪断力に基づく曲げ力に抗してその姿勢が保
たれ、ねじれや反りが生じない。また、該インナーリー
ド2aの打抜きはその先端部が半導体チップ搭載部1に
連続して行われる。
【0013】8はアウターリードでインナーリード2に
続けた形て打抜きするが、通常のストリッパ−で押えて
行なえる。該アウターリード8とインナーリード2の打
抜き順序は任意であり、アウターリード8を打抜き後、
インナーリード2を打抜きしてもよい。9はタイバ−
で、インナーリード2とアウターリード8の間に形成す
る。なお、10はガイドホ−ル、11はサポ−トバ−で
ある。
【0014】前記パタ−ンが打抜かれたリードフレーム
12は焼鈍される。その後、インナーリード2をコイニ
ングし、半導体チップ搭載部1外周とインナーリード2
先端を接続している部分を除去し、リードフレーム12
を製造する。
【0015】また、他の製造方法として、前記焼鈍の後
に、半導体チップ搭載部1外周とインナーリード2先端
を接続している部分を除去し、次いで、インナーリード
2をコイニングしてもよい。
【0016】さらに、他の製造方法として、前記焼鈍の
後、連続している半導体チップ搭載部1外周とインナー
リード2先端の間に図3のように抜き孔13を打抜き形
成する。次いでインナーリード2をコイニングする際
に、その加工応力が抜き孔13側に解放するようにす
る。その後にインナーリード2の先端の接続部を打抜き
除去する。
【0017】
【発明の効果】本発明では、ピッチ及び幅が微細で多ピ
ンのインナーリードを打抜きする際、幅狭な先端部にな
るにつれて当該打抜き対象インナーリードの押圧力を大
きく、あるいは潰し量を大として押圧し、その隣接部を
打抜くので、当該リ−ドは微細で多ピンであってもねじ
れや反り等の形状不良を生ぜず、さらにリ−ド平坦幅及
びリ−ドピッチが精度よく確保される。
【0018】また、インナーリードのコイニングは当該
インナーリード先端部と半導体チップ搭載部外周の間を
打抜き後、あるいは、インナーリード先端の接続部を打
抜きしてから行うので、応力が残存せず優れた形状のリ
ードフレームが得られる。
【図面の簡単な説明】
【図1】本発明の1実施例によるリードフレームの製造
を示す図。
【図2】本発明の1実施例でのインナーリードの打抜き
を示す図。
【図3】本発明の他の実施例において半導体チップ搭載
部外周とインナーリード先端部の間の打抜きを示す図。
【図4】本発明の1実施例により製造されたリードフレ
ームを示す図。
【符号の説明】
1 半導体チップ搭載部 2 インナーリード 3 傾斜押え 4 ストリッパ− 5 隣接打抜き部 6 パンチ 7 ダイ 8 アウターリード 9 タイバ− 10 ガイドホ−ル 11 サポ−トバ− 12 リードフレーム 13 抜き孔
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 B21D 28/00

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 プレス加工により金属薄板から、半導体
    チップ搭載部の周りに多数のインナーリードを打抜き、
    該インナーリードに連続してアウターリードを打抜き形
    成するリードフレームの製造方法において、前記インナ
    ーリードを打抜く際、打抜き形成対象リ−ドを先端部に
    なるにつれ押圧力又は潰し量を大きくして押え隣接打抜
    き部を打抜き半導体チップ搭載部に続けて形成し、焼鈍
    し、インナーリードをコイニングし、半導体チップ搭載
    部とインナーリードの接続部を打抜くことを特徴とする
    リードフレームの製造方法。
  2. 【請求項2】 プレス加工により金属薄板から、半導体
    チップ搭載部の周りに多数のインナーリードを打抜き、
    該インナーリードに連続してアウターリードを打抜き形
    成するリードフレームの製造方法において、前記インナ
    ーリードを打抜く際、打抜き形成対象リ−ドを先端部に
    なるにつれ押圧力又は潰し量を大きくして押え隣接打抜
    き部を打抜き半導体チップ搭載部に続けて形成し、焼鈍
    し、半導体チップ搭載部とインナーリードの接続部を打
    抜き、インナーリードをコイニングすることを特徴とす
    るリードフレームの製造方法。
  3. 【請求項3】 プレス加工により金属薄板から、半導体
    チップ搭載部の周りに多数のインナーリードを打抜き、
    該インナーリードに連続してアウターリードを打抜き形
    成するリードフレームの製造方法において、前記インナ
    ーリードを打抜く際、打抜き形成対象リ−ドを先端部に
    なるにつれ押圧力又は潰し量を大きくして押え隣接打抜
    き部を打抜き半導体チップ搭載部に続けて形成し、焼鈍
    し、半導体チップ搭載部外周とインナーリード先端の間
    に抜き孔を打抜き、インナーリードをコイニングし、イ
    ンナーリード先端の接続部を打抜くことを特徴とするリ
    ードフレームの製造方法。
JP16303894A 1994-06-21 1994-06-21 リ−ドフレ−ムの製造方法 Expired - Fee Related JP3052112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16303894A JP3052112B2 (ja) 1994-06-21 1994-06-21 リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16303894A JP3052112B2 (ja) 1994-06-21 1994-06-21 リ−ドフレ−ムの製造方法

Publications (2)

Publication Number Publication Date
JPH088377A JPH088377A (ja) 1996-01-12
JP3052112B2 true JP3052112B2 (ja) 2000-06-12

Family

ID=15766007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16303894A Expired - Fee Related JP3052112B2 (ja) 1994-06-21 1994-06-21 リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JP3052112B2 (ja)

Also Published As

Publication number Publication date
JPH088377A (ja) 1996-01-12

Similar Documents

Publication Publication Date Title
US20060263940A1 (en) Method of forming a semiconductor package and leadframe therefor
JP3052112B2 (ja) リ−ドフレ−ムの製造方法
JP3028178B2 (ja) リ−ド打抜き金型及びリ−ド打抜き方法
JPS5933982B2 (ja) リ−ドフレ−ムの製造方法
JPH11330339A (ja) リードフレーム及びリードフレームの製造方法と半導体装置及び半導体装置の製造方法
JP3284030B2 (ja) リードフレーム製造用金型装置
JP2700902B2 (ja) リードフレームの製造方法
JPS6224656A (ja) リ−ドフレ−ムの製造方法
JP7057727B2 (ja) リードフレームおよび半導体装置
JP2606977B2 (ja) 半導体装置用リードフレームの製造方法
JP3051490B2 (ja) リードフレームの製造方法
JP2001015671A (ja) リードフレームの製造方法
JPH0444255A (ja) リードフレームの製造方法
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JPH0828453B2 (ja) 半導体装置のリード成形方法
JPH07176671A (ja) リードフレームおよびその製造方法
JP2527497B2 (ja) リ―ドフレ―ムの製造方法
JPH0547977A (ja) リードフレームの製造方法
JPH03188655A (ja) リードフレームの製造方法
JP2566873B2 (ja) 順送り金型のストリッパープレート
JPH10209361A (ja) 多連リードフレーム
JP2006173304A (ja) リードフレーム製造方法及びリードフレーム
JPH0917931A (ja) リードフレーム製造用金型装置
JPH1022432A (ja) リードフレームの製造方法
JPH0821669B2 (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees