JP3037230B2 - 樹脂封止用金型 - Google Patents

樹脂封止用金型

Info

Publication number
JP3037230B2
JP3037230B2 JP9292814A JP29281497A JP3037230B2 JP 3037230 B2 JP3037230 B2 JP 3037230B2 JP 9292814 A JP9292814 A JP 9292814A JP 29281497 A JP29281497 A JP 29281497A JP 3037230 B2 JP3037230 B2 JP 3037230B2
Authority
JP
Japan
Prior art keywords
mold
resin
island
magnet
resin sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9292814A
Other languages
English (en)
Other versions
JPH11123745A (ja
Inventor
郁子 緒方
Original Assignee
九州日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 九州日本電気株式会社 filed Critical 九州日本電気株式会社
Priority to JP9292814A priority Critical patent/JP3037230B2/ja
Publication of JPH11123745A publication Critical patent/JPH11123745A/ja
Application granted granted Critical
Publication of JP3037230B2 publication Critical patent/JP3037230B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は樹脂封止用金型に関
し、特にＦｅ−Ｎｉ合金からなるリードフレームを用い
た半導体装置の樹脂封止用金型に関する。
【０００２】
【従来の技術】従来の樹脂封止用金型は、図２に示すよ
うに、リードフレーム５のアイランド６に半導体チップ
（以下単にチップという）４を搭載し、金線３でチップ
上のパッドとリードとを接続したのち、上金型１と下金
型２のキャビティ部８に位置決めして固定し、上下の金
型を数十トンの力でクランプし、ゲート部から１００ｋ
ｇ／ｃｍ2 前後にて樹脂７をプランジャー１０で圧入す
ることにより製造されている。
【０００３】しかしリードフレーム５の構造によって
は、樹脂７の上下の充填差により、アイランド６が傾い
たり、上下方向にシフトしたりすることにより、金線３
の露出またはアイランド６の露出が発生するという欠点
があった。
【０００４】
【発明が解決しようとする課題】第１の問題点は、アイ
ランドに半導体チップを搭載したのち樹脂封止する場
合、樹脂を圧入する段階で上下充填差が発生することに
よって、アイランドが上下又は斜めに変動し、金線の露
出又はアイランド露出が発生する。
【０００５】その理由は、封入時の樹脂の上下充填差に
よって、アイランドがその位置を保持しようとする力よ
り、樹脂がアイランドを変動させる力の方が大きいから
である。
【０００６】本発明の目的は、アイランドに半導体チッ
プを搭載したのち、樹脂封止した場合、金線の露出又は
アイランドの露出を防止できる樹脂封止用金型を提供す
ることにある。
【０００７】
【課題を解決するための手段】本発明の樹脂封止用金型
は、上下金型のキャビティ部を形成する表面に同一極性
の磁石を設けたことを特徴とするものである。
【０００８】上下金型のキャビティ部に同一極性の磁石
を設けることで、反発する磁力が働き、Ｆｅ−Ｎｉ合金
からなるアイランドが固定される為、アイランドが上下
又は斜めに変動することはない。
【０００９】金型に磁石を設ける装置に関しては特開昭
６１−２３２６２８号公報および特開昭６２−９５８３
４号公報があるが、前者は樹脂注入通路に磁石を設け、
樹脂の中の金属成分がキャビティ内部に入り、金線にひ
っかかり、インナーリードの短絡を防ぐものであり、
又、後者は金型片の一部を磁石で構成し、金型表面とそ
れに接する面との密着力を増大させる為のもので、本発
明のキャビティ部の上下金型を磁石で構成し、磁石の同
一極性による磁力の反発力を利用するものとは全く異な
っている。
【００１０】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１は本発明の実施の形態を説明する為の
金型の断面図であり、特にチップを搭載したリードフレ
ームをセットした場合を示している。
【００１１】図１を参照すると実施の形態の金型は、上
金型１と下金型２のキャビティ部８を形成する表面に、
同一極性の磁石９が設けられている。
【００１２】磁石９は、例えば希土類元素（サマリウム
等）とコバルトとの金属間化合物、またはＩＩ族元素
（バリウム等）と鉄の酸化物からなるフェライトからな
り、約５ｍｍの厚さに形成してある。
【００１３】このように構成された樹脂封止用金型によ
れば、チップ４をアイランド６上に搭載し、金線３でチ
ップ上のパッドとリードとを接続したのちリードフレー
ム５を上下金型のキャビティ部８に位置決めし、上下の
金型をクランプし、樹脂７をプランジャーで圧入した場
合、上下金型の表面に取り付けた磁石の反発する磁力が
働く為、Ｆｅ−Ｎｉ合金のアイランド６は、上下又は斜
めに傾いたりすることはなく、そのまま水平に保持され
る。
【００１４】又リードフレームのアイランド６がリード
フレームの表面より下側に成型（ｄｅｐｒｅｓｓｅｄ
ｏｆｆｓｅｔ）されている場合にも、下金型に取り付け
る磁石の磁力の強度を小さくすることでアイランド６を
水平に保持できる。
【００１５】
【発明の効果】第１の効果は、樹脂封入時の金線露出や
アイランド露出を防止できることである。
【００１６】その理由は、上下金型のキャビティ部の表
面に取り付けた同一極性の磁石によって反発する磁力が
働き、封入時の樹脂の上下の充填差でアイランドが傾い
たり上下に変動することを防ぎ、アイランドが水平に保
持されるからである。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す金型の断面図。
【図２】従来の樹脂封止用金型の断面図。
【符号の説明】
１ 上金型 ２ 下金型 ３ 金線 ４ チップ ５ リードフレーム ６ アイランド ７ 樹脂 ８ キャビティ部 ９ 磁石 １０ プランジャー
フロントページの続き (56)参考文献 特開 昭59−159534（ＪＰ，Ａ) 特開 昭61−290014（ＪＰ，Ａ) 特開 昭62−251108（ＪＰ，Ａ) 特開 平２−187308（ＪＰ，Ａ) 特開 平４−27515（ＪＰ，Ａ) 特開 昭61−232628（ＪＰ，Ａ) 特開 昭62−95834（ＪＰ，Ａ) 実開 昭55−93521（ＪＰ，Ｕ) 実開 昭59−182921（ＪＰ，Ｕ) 実開 昭62−158817（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) B29C 45/00 - 45/84 B29C 33/00 - 33/76 H01L 21/56

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 上下金型のキャビティ部を形成する表面
    に同一極性の磁石を設けたことを特徴とする樹脂封止用
    金型。
  2. 【請求項２】 磁石は希土類元素とコバルトとの金属間
    化合物から構成される請求項１記載の樹脂封止用金型。
  3. 【請求項３】 磁石はＩＩ族元素と鉄の酸化物のフェラ
    イトから構成される請求項１記載の樹脂封止用金型。
JP9292814A 1997-10-24 1997-10-24 樹脂封止用金型 Expired - Lifetime JP3037230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9292814A JP3037230B2 (ja) 1997-10-24 1997-10-24 樹脂封止用金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9292814A JP3037230B2 (ja) 1997-10-24 1997-10-24 樹脂封止用金型

Publications (2)

Publication Number Publication Date
JPH11123745A JPH11123745A (ja) 1999-05-11
JP3037230B2 true JP3037230B2 (ja) 2000-04-24

Family

ID=17786705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9292814A Expired - Lifetime JP3037230B2 (ja) 1997-10-24 1997-10-24 樹脂封止用金型

Country Status (1)

Country Link
JP (1) JP3037230B2 (ja)

Also Published As

Publication number Publication date
JPH11123745A (ja) 1999-05-11

Similar Documents

Publication Publication Date Title
KR101054602B1 (ko) 반도체 장치의 제조 방법
US6864423B2 (en) Bump chip lead frame and package
CN1264174A (zh) 树脂密封的半导体器件
KR100428271B1 (ko) 집적회로패키지와그제조방법
JPH03177060A (ja) 半導体装置用リードフレーム
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JP3037230B2 (ja) 樹脂封止用金型
JPS62261133A (ja) 半導体装置の製造方法
JP3036339B2 (ja) 半導体装置
JP3317346B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0745655A (ja) 半導体素子の封止構造
JPH05102216A (ja) 半導体装置
JP2648353B2 (ja) リードフレームの製造方法
JP3111759B2 (ja) リードフレームおよびリードフレームの製造方法
JPH04165634A (ja) 樹脂封止形半導体装置の製造方法
JPH0864625A (ja) 樹脂封止型半導体装置の製造方法とその製造装置および半導体装置構成素子
JPH03167834A (ja) 樹脂封止型半導体装置
JP2000068439A (ja) 樹脂封止型半導体装置
JP2616685B2 (ja) 樹脂封止型半導体装置の製造方法
JP2968007B2 (ja) 磁気センサー固定用ホルダーおよび磁気センサー固定用ホルダーの製造法
JPH09252075A (ja) 半導体装置およびその製造方法
JP2527803Y2 (ja) 樹脂封止型電子部品用リードフレーム
JPS61194861A (ja) 樹脂封止型半導体装置
JPH04192351A (ja) 半導体装置及びその形成方法
JPH0590315A (ja) 樹脂封止金型

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000201