JPH0864625A - 樹脂封止型半導体装置の製造方法とその製造装置および半導体装置構成素子 - Google Patents

樹脂封止型半導体装置の製造方法とその製造装置および半導体装置構成素子

Info

Publication number
JPH0864625A
JPH0864625A JP6215236A JP21523694A JPH0864625A JP H0864625 A JPH0864625 A JP H0864625A JP 6215236 A JP6215236 A JP 6215236A JP 21523694 A JP21523694 A JP 21523694A JP H0864625 A JPH0864625 A JP H0864625A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
chip
die
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6215236A
Other languages
English (en)
Inventor
Toru Kihira
徹 紀平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6215236A priority Critical patent/JPH0864625A/ja
Publication of JPH0864625A publication Critical patent/JPH0864625A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体チップを樹脂で封止する工程で、樹脂
封止用成形金型内で発生する半導体チップのステイシフ
トを回避することによって、高品質の半導体装置が得ら
れるようにする。 【構成】 樹脂封止型半導体装置の封止樹脂の注入工程
において、裏面に磁性体が付着されたダイパッドあるい
は半導体チップを成形金型内に配置し、前記ダイパッド
あるいは半導体チップの裏面に対向する該成形金型のキ
ャビティ外に磁界発生手段を設けて、ダイパッドあるい
は半導体チップの上下動を防止する。 【効果】 磁力で保持するため、従来の上下動防止ピン
によるステイシフト防止方法で生じるピン痕跡等が生じ
ず、高品質で信頼性の高い樹脂封止型半導体装置が得ら
れる上、製品の歩留り上昇によるコストダウンも達成さ
れる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、電子回路が集積、形
成された半導体チップをトランスファーモールド法によ
って樹脂で封止した樹脂封止型半導体装置の製造方法
と、樹脂封止工程で製造装置として使用する樹脂封止用
成形金型に関する。具体的にいえば、半導体チップを樹
脂で封止する工程で、樹脂封止用成形金型内で発生する
半導体チップのステイシフト、特に上下動による影響を
回避することによって、高品質の半導体装置が得られる
ようにすると共に、歩留りの向上を可能にした樹脂封止
型半導体装置の製造方法とその製造装置および半導体装
置構成素子に関する。
【0002】
【従来の技術】近年、電子回路の集積度が増大し、それ
に伴い半導体チップ(ICチップ)の面積も大きくな
り、また、ダイパッドの面積も、従来に比べて大きくな
る傾向にある。他方、チップのピン数は増える傾向にあ
るので、外部リード間のピッチは狭くなり、それに伴
い、内部リードやダイパッドを吊っているサポートバー
の幅も細く、かつ長くなってきている。
【0003】このような構造になると、僅かな樹脂圧力
でも、半導体チップおよびダイパッドがステイシフトす
る。さらに、近年、薄型化を目的として開発が進められ
ているフローティングチップ構造の半導体装置では、リ
ードフレームにダイパッドが存在しないため、このよう
なタイプ(ダイパッドレスタイプ)のチップは、ダイパ
ッドを有するタイプに比べて、より頻繁にステイシフト
が発生する。
【0004】以上のような原因によって、ICチップや
ダイパッドのステイシフトが発生される。ここで、従来
の樹脂封止型半導体装置の樹脂封止方法について、図で
詳しく説明する。
【0005】図7は、従来の樹脂封止型半導体装置の製
造方法について、その樹脂封止工程を説明する封止金型
内の断面図である。図において、1は上金型、2は下金
型、3はランナー部、4はゲート部を示し、5は上金型
1で形成されるキャビティ、6は下金型2で形成される
キャビティ、11はICチップ(半導体チップ)、12
はダイパッド(半導体チップ搭載部)、13は金線など
のワイヤ、14はリード片を示す。
【0006】従来のICの樹脂封止工程では、通常、こ
の図7に示すような上金型1と下金型2とからなる成形
金型が使用される。これら2個の上下金型1,2の間に
は、被加工体であるICチップ11等を所定形状の樹脂
モールドのパッケージに封止するための中空部として、
キャビティ5,6で形成され、また、溶融樹脂の通路と
なるランナー部3から各キャビティ5,6への注入口と
なるゲート部4などが設けられている。
【0007】この上下金型1,2の間に挟まれて載置さ
れた被加工体は、ICチップ11とダイパッド12から
なり、金線などのワイヤ13やリード片14等が予め接
続されている。この図7に示したような成形金型によっ
て、載置されたICチップ11等に樹脂成形を行う場合
には、溶融した封止用の樹脂をキャビティ5,6の一方
の側面(図の左側)のゲート部4およびランナー部3か
ら注入する。
【0008】ところで、この溶融樹脂の注入時には、I
Cチップ11や、このチップ11が搭載されるダイパッ
ド12が、成形金型の内部へ注入された溶融樹脂の圧力
により、設計上の配置位置から上下方向へ移動したり、
あるいは傾いたりする現象、いわゆるステイシフトが生
じる可能性がある。このようなステイシフトは、近年の
半導体装置の薄型化に対して、特に避けられない問題で
あり、次のような不都合を生じる。
【0009】図8は、従来の樹脂封止型半導体装置の製
造方法について、ステイシフトが生じた状態の一例を示
す封止金型内の断面図である。図における符号は図7と
同様であり、Mは注入される溶融樹脂を示す。
【0010】例えば、図8に示したように、溶融樹脂M
がゲート部およびランナー部から上下金型1,2によっ
て形成されたキャビティ(図7の5,6)内に注入され
た場合に、その樹脂圧力によってICチップ11とダイ
パッド12にステイシフトが生じ、最初にセットされた
位置からズレると、その上側と下側に設計された所定の
厚さの樹脂層を形成することができなくなる。この図8
では、ステイシフトの影響を説明するために、ややオー
バーに示したが、ICチップ11とダイパッド12が多
少ステイシフトしても、製造された樹脂封止型半導体装
置には、次のような問題が生じる。
【0011】図9は、ステイシフトが生じた状態で製造
された樹脂封止型半導体装置について、その内部構成の
一例を示す断面図である。図における符号は図7と同様
であり、13aはワイヤ13の露出された部分、15は
封止樹脂を示す。
【0012】図10は、ステイシフトが生じた状態で製
造された樹脂封止型半導体装置について、その内部構成
の他の一例を示す断面図である。図における符号は図7
と同様であり、13bはワイヤ13のICチップ11の
エッジ部との接触部分、13cはワイヤ13の断線部分
を示す。
【0013】例えば、図9に示したように、溶融樹脂が
下方に多く注入されると、ICチップ11とダイパッド
12とが上方へ移動されて封止される結果、ワイヤ13
の一部13aが上側の樹脂15から露出される。あるい
は、図10に示したように、ワイヤ13の一部13bが
ICチップ11のエッジ部と接触したり、ワイヤ13の
一部13cに断線が生じる、等の不都合がある。
【0014】このように、溶融樹脂の注入時に、ICチ
ップ11やダイパッド12が成形金型内でステイシフト
すると、設計された位置に正確に支持されなくなり、ワ
イヤ13の一部が露出したり、ICチップ11の端部と
接触したり、また、断線が発生したりする、という問題
がある。このような不都合を解決する一つの方法とし
て、成形金型の内部に上下動防止ピンを設ける方法が提
案されている。
【0015】図11は、ステイシフトを防止する従来の
樹脂封止型半導体装置の製造方法について、その樹脂封
止工程を説明する封止金型内の断面図である。図におけ
る符号は図7と同様であり、1aと1bは上金型1の内
側に配設された上下動防止ピン、2aと2bは下金型2
の内側に配設された上下動防止ピンを示す。
【0016】この図11に示すように、例えば上金型1
の内側(キャビティ内)に、上下動防止ピン(ガイドピ
ン)1a,1bを設け、同様に、下金型2の内側にも、
上下動防止ピン2a,2bを設けておく。このように、
ICチップ11やダイパッド12を位置決めするための
上下動防止ピンを付加すれば、注入された溶融樹脂の圧
力が加わっても、先の図8から図10で説明したよう
に、ワイヤ13が露出する等の不都合を回避することが
できるが、新たな問題も発生する。
【0017】図12は、図11に示した封止金型により
製造された樹脂封止型半導体装置について、その内部構
成の一例を示す断面図である。図における符号は図11
と同様であり、15a〜15dは封止樹脂15の表面に
生じたピン痕跡を示す。
【0018】先の図11で説明したように、上下金型
1,2で形成されるキャビティ内に上下動防止ピン(ガ
イドピン)1a,1b,2a,2bを設け、ICチップ
11やダイパッド12を挟んで所定位置に固定すれば、
ステイシフトは生じない。しかし、この場合には、図1
2に示したように、製造された樹脂封止型半導体装置に
は、その封止樹脂15の表面に、ピン痕跡15a〜15
dが残る。
【0019】このピン痕跡15a〜15dは、単に外観
上の問題だけでなく、機械的また電気的特性にも問題で
あり、信頼性が低下する。具体的にいえば、封止樹脂1
5の厚さが、ピン痕跡15a〜15dの部分で小さくな
るので、機械的な強度が低くなる。
【0020】また、このピン痕跡15a〜15dの部分
から封止樹脂15の内部に水分などが浸入し、半導体装
置の信頼性を低下させる。また、この部分では、ICチ
ップ11の表面を覆う封止樹脂15が非常に薄くなって
おり、場合によっては、一部が露出しているため、この
部分から入射される外部からの光が、ICチップ11の
表面まで達し、その光のエネルギーの影響により半導体
装置の電気的特性が損なわれる恐れがある。
【0021】図13は、メモリデバイスについて、その
光照射量とデータ保持電圧との関係の一例を示す特性図
である。図の横軸は光照射量(lux)、縦軸はデータ
保持電圧(V)を示し、破線Pは従来の場合、実線Qは
この発明の製造方法によって製造された場合を示す。
【0022】例えば、樹脂封止型半導体装置がメモリデ
バイスの場合には、この図13に破線Pで示すように、
光照射量が増加するとデータ保持電圧が上昇し、メモリ
デバイスに記憶されていたデータが消えてしまう、とい
う現象が派生する。このように、図11で説明した上下
動防止ピンを使用する製造方法では、半導体装置の表面
に形成された封止樹脂15の表面にピン痕跡15a〜1
5dが残るため、外観上の問題だけでなく、機械的およ
び電気的特性に問題があり、半導体装置の本来の機能が
損なわれて、正常な動作が行えなくなる、という問題が
あった。
【0023】そこで、このようなピン痕跡15a〜15
dが生じないようにした対策についても、従来から提案
されている。例えば、成形金型内の上下動防止ピン(図
11の1a,1b,2a等)を可動式にし、溶融樹脂の
注入時に、タイミングを調整しながら、これらのピンを
引き込めるように制御している。
【0024】しかしながら、このように上下動防止ピン
を可能式にして制御する方法でも、これらのピンがIC
チップ11と絶対接触しないように制御することは、実
用上不可能であり、ICチップ11の表面を傷つけるの
は避けられない。そして、上下動防止ピンによる傷(ダ
メージ)部分が、ICチップ11の表面に最上層部のパ
ッシベーション膜の場合には、その損傷部分から水分や
不純物イオンなどが浸入し、その下層のアルミ配線など
まで達すると、配線のズレや構造の欠陥等によって、リ
ーク電流の発生や、最悪の場合ショート現象を引き起こ
す原因になる。
【0025】このような現象が発生すると、樹脂封止型
半導体装置は、正常な動作が不可能となる。以上のよう
に、近年は、半導体装置の薄型化が進み、電子回路の集
積度の増大によって、半導体チップ11やダイパッド1
2の面積が、従来に比べて大きくなる傾向にあり、逆
に、チップのピン数は増える傾向にあるので、外部リー
ド間のピッチ等は狭くなるので、特に、樹脂封止型半導
体装置の場合、その樹脂注入工程において、薄い樹脂膜
を正確に形成するのに多くの困難があるが、ステイシフ
トを解決する最適かつ確実な方法は存在していない。
【0026】
【発明が解決しようとする課題】この発明では、従来の
樹脂封止型半導体装置の樹脂注入工程で生じる多くの不
都合を解決し、樹脂表面にピン痕跡などが残らないよう
にして、薄型の半導体装置でも、高品質で信頼性が高
く、しかも製品の歩留りも向上させた樹脂封止型半導体
装置の製造方法とその製造装置、および半導体構成素子
を提供することを目的とする。すでに述べたように、従
来の樹脂封止型半導体装置の製造方法においては、成形
金型内に挟持したICチップ11やダイパッド12に、
溶融した樹脂を注入して封止する工程があり、その際の
樹脂圧力によって、ICチップ11やダイパッド12に
ステイシフトが生じる、という問題があった。
【0027】そして、このようなステイシフトが発生
し、その程度が激しくなると、特に薄型の樹脂封止型半
導体装置では、多くの不都合が生じる。また、このよう
なステイシフトを防止するために、金型内に上下動防止
ピンを設ける製造方法も提案されているが、樹脂表面に
ピン痕跡が残るため、新たな問題が派生する、という不
都合がある。ここで、従来のステイシフトを防止する方
法、特に上下動防止ピンを使用する製造方法において生
じる問題点を要約すれば、次の〜のようになる。
【0028】 ICチップ11の上、またはそのダイ
パッド12の下(フローティングチップ構造の場合はI
Cチップ11の下)のキャビティ(図7の5,6)、す
なわち封止樹脂が封入される空間が狭くなるため、溶融
樹脂Mの流動性が悪くなり、注入された溶融樹脂Mの表
面に、未充填やボイドが発生する。 ICチップ11の縦断面構造のバランスがくずれ、
内部構成材料間の熱膨張係数の違いによって、ICパッ
ケージに反りが発生する。
【0029】 特に、ICチップ11が上方に持ち上
げられた場合、ICチップ11とリード片14との間に
ボンディングされている金線などのワイヤ13が、封止
樹脂15の表面に露出する(図9の13a)。 また、ICチップ11上のボンディング点の位置が
上昇すると、ワイヤ13が倒れてICチップ11のエッ
ジ部に触れ、ショート不良の原因になる(図10の13
b)。
【0030】 そして、その程度が大きくなると、ワ
イヤ13が引っ張られて断線の原因になる(図10の1
3c)。 成形金型内に上下動防止ピンを設けると、ステイシ
フトは防止できるが、封止樹脂15の表面にピン痕跡1
5a〜15dが残るため、外観上の問題だけでなく、機
械的強度も低下する(図12の15a〜15d)。
【0031】 また、ピン痕跡15a〜15dの部分
から封止樹脂15の内部に水などが浸入し、樹脂封止型
半導体装置の信頼性が低下する。 さらに、ピン痕跡15a,15bの部分では、IC
チップ11の上の封止樹脂15が非常に薄くなったり、
一部露出したりするので、外部からの入射光のエネルギ
ーの影響により、樹脂封止型半導体装置の電気的特性が
損なわれてしまう。例えば、メモリデバイスの場合に
は、データ保持電圧の上昇によって、記憶されたデータ
が消えてしまう可能性がある(図13)。
【0032】 そこで、このようなピン痕跡15a,
15bなどが生じないように、成形金型内の上下動防止
ピンを可動式に構成し、ピンを引き込めるタイミングを
制御する製造方法も提案されているが、この方法でも、
完全にピン痕跡を残さないようにすることはできない。
以上の〜のように、従来の樹脂封止型半導体装置の
製造方法では、その樹脂の注入工程で生じるICチップ
11やダイパッド12のステイシフトが問題となり、特
に、薄型の半導体装置では、上下動防止ピンによる樹脂
15の表面のピン痕跡やピンによるダメージも無視でき
ない。
【0033】このような不都合を解決する他の方法とし
て、上下動防止ピンによって生じる封止樹脂の表面のピ
ン痕跡は不可避と考え、その後の処理工程においてピン
痕跡を除去する方法が、この発明の出願人によって提案
されている(特願平5−52890号)。この方法で
は、封止樹脂の表面のピン痕跡を、樹脂や金属で埋める
ことによって、ピン痕跡に起因する水分等の浸入や、光
エネルギーの影響による電気的特性の変化等を防止して
いるが、処理工程が増加するので、コストアップにな
る、という問題があり、必ずしも満足できる方法とはい
えない。
【0034】この発明では、すでに述べたように、樹脂
注入工程におけるステイシフトを防止すると共に、樹脂
表面にピン痕跡などが残らないようにして、薄型の半導
体装置でも、高品質で信頼性が高く、しかも製品の歩留
りも向上させた樹脂封止型半導体装置の製造方法とその
製造装置、および半導体構成素子を実現する。具体的に
いえば、樹脂封止用成形金型と同時に、リードフレーム
や半導体チップを改良することによって、ピン痕跡など
が生じない固定方法でステイシフトを防止することを目
的とする。
【0035】
【課題を解決するための手段】この発明は、第1に、樹
脂封止型半導体装置の封止樹脂の注入工程において、裏
面に磁性体が付着されたダイパッドあるいは半導体チッ
プを成形金型内に配置し、前記ダイパッドあるいは半導
体チップの裏面に対向する該成形金型のキャビティ外に
磁界発生手段を設けて、ダイパッドあるいは半導体チッ
プの上下動を防止するようにした樹脂封止型半導体装置
の製造方法である。
【0036】第2に、上記第1の樹脂封止型半導体装置
の製造方法で使用する成形金型において、該成形金型の
キャビティ外に設けられる磁界発生手段は、永久磁石あ
るいは電磁石で構成している。
【0037】第3に、上記請求項1の樹脂封止型半導体
装置の製造方法で使用されるリードフレームにおいて、
該リードフレームは、塗布や蒸着などの手法によって磁
性体をダイパッドの裏面に付着された、あるいは磁性体
粉がダイパッドに混入された構成である。
【0038】第4に、上記第1の樹脂封止型半導体装置
の製造方法で使用される半導体チップにおいて、該半導
体チップは、塗布や蒸着などの手法によって磁性体が裏
面に付着されている構成である。
【0039】第5に、上記第1の樹脂封止型半導体装置
の製造方法によって製造された樹脂封止型半導体装置に
おいて、構成材料として、上記請求項3のリードフレー
ムまたは請求項4の半導体チップを使用する構成であ
る。
【0040】
【作用】この発明では、成形金型内でのステイシフトを
防止するためには、ICチップやダイパッドに対して上
下方向の力を加える必要があるが、従来はピン等で機械
的に挟持させる方法を採用しているために、ピン痕跡に
よる不都合が生じる、という点に着目し、機械的な力で
挟持する代りに、磁界を発生させて磁気的な上下方向の
力で保持することによって、ステイシフトもピン痕跡も
生じないようにしている(請求項1から請求項4の発
明)。
【0041】また、そのための製造装置を提案する(請
求項2の発明)。さらに、この発明の製造方法で使用す
る半導体構成素子を提案する(請求項3と請求項4の発
明)。
【0042】
【実施例1】次に、この発明の樹脂封止型半導体装置の
製造方法とその製造装置および半導体構成素子につい
て、図面を参照しながら、その実施例を詳細に説明す
る。この実施例は、請求項1から請求項5の発明に対応
している。
【0043】図1は、この発明の樹脂封止型半導体装置
の製造方法で使用するリードフレームについて、その一
実施例を示す図で、(1) は上面図、(2) は(1) のA−A
線の側断面図である。図における符号は図7と同様であ
り、21はリードフレーム、22はサポートバー、23
は磁性体層を示す。
【0044】この図1(1) と(2) に示すように、リード
フレーム21の裏面(図の下面)、すなわち、ダイパッ
ド12の下面に、少なくともモールド樹脂の成形温度よ
りも高いキュリー点を有する磁性体層23を設けてい
る。具体的にいえば、キュリー点(磁性を失なう臨界温
度)が200℃以上の磁性体を使用するのが望ましい。
【0045】また、磁性体層23の形成方法としては、
塗布法、蒸着法、スパッタリング法などを採用すること
ができる。なお、このような磁性体層23を設ける代り
に、リードフレーム21の製造段階において、モールド
樹脂の溶融温度よりも高いキュリー点を有する磁性体粉
を、少なくともダイパッド12の部分に混入させ、リー
ドフレーム21を構成させてもよい。
【0046】この発明の樹脂封止型半導体装置の製造方
法では、図1に示したようなリードフレーム21のダイ
パッド12上に、ICチップ11を搭載して接着(ダイ
ボンディング)し、ワイヤボンディングを施した後に、
樹脂封止の工程を行う。この場合には、次の図2に示す
ような樹脂封止用成形金型を使用する。
【0047】図2は、この発明の製造方法で使用する樹
脂封止用成形金型について、その一実施例を示す図で、
封止金型内の断面図である。図における符号は図1およ
び図7と同様であり、24は永久磁石を示す。
【0048】この図2に示す樹脂封止用成形金型が、先
の図7に示した従来の成形金型と異なる点は、下金型2
の少なくともリードフレームのダイパッド12の下方に
位置する部分に、永久磁石24が配置されていることで
ある。この永久磁石24も、先のダイパッド12の磁性
体層23と同様に、少なくともモールド樹脂の成形温度
よりも高いキュリー点を有する磁性体で構成されてい
る。
【0049】ダイパッド12の裏面に、図1のように磁
性体層23を形成し、これに対向する下金型2に、図2
のように永久磁石24を設けると、この下金型2に搭載
されたリードフレームは、ダイパッド12が下金型2の
永久磁石24の磁力によって下方へ引き寄せられ、所定
の場所に位置決めされる。その結果、樹脂封止時に、ダ
イパッド12が浮き上がる等のステイシフトの発生が、
確実に防止される。
【0050】この場合に、下金型2の永久磁石24の磁
力や、リードフレームのダイパッド12の裏面に形成さ
れる磁性体層23、あるいは混入される磁性体粉の量等
は、製造されるダイパッド12の面積や、ダイパッド1
2を吊っているサポートバー22の機械的強度、さらに
は樹脂封止時の溶融樹脂の粘度や射出圧力などの条件に
応じて、樹脂封止時に、ダイパッド12が上下動しない
ように、最適な値に設定する。以上のように、この発明
の樹脂封止型半導体装置の製造方法では、ダイパッド1
2を有するリードフレーム(図1)の場合には、リード
フレームのダイパッド12の裏面に磁性体層23を形成
し、あるいはダイパッド12に磁性体粉を混入すると共
に、下金型2の対向する位置に永久磁石24を配置する
ことにより、ダイパッド12がステイシフトしないよう
にしている。
【0051】したがって、従来の上下動防止ピン(ガイ
ドピン)を使用する方法に比べて、製造された半導体装
置の樹脂表面にピン痕跡が生じたり、バリなどが残る等
の不都合が生じない。しかも、成形金型内にステイシフ
トを防止するための可動部分が存在しないので、樹脂封
止工程でのトラブルの発生が減少する。
【0052】また、成形金型内にピンなどが突出しない
ので、注入された溶融樹脂が金型内(キャビティ)にス
ムーズに圧入され、高品質の半導体装置が得られる。さ
らに、半導体チップの表面には、均一な厚さの樹脂膜が
形成されるので、外部からの光によって電気的特性が変
動する等の不都合も生じない。
【0053】
【実施例2】次に、第2の実施例を説明する。この実施
例も、請求項1から請求項5の発明に対応している。先
の実施例では、下金型2の対向位置に永久磁石24を配
設する場合を説明したが、この第2の実施例では、永久
磁石24の代りに電磁石を使用する点に特徴を有してい
る。
【0054】図3は、この発明の製造方法で使用する樹
脂封止用成形金型について、第2の実施例を示す図で、
封止金型内の断面図である。図における符号は図1と同
様であり、25は電磁石を示す。
【0055】この図3に示すように、下金型2に電磁石
25を設ける。電磁石25は、周知のように、コイルな
どで構成されており、コイルに通電させると、ファラデ
ーの法則によって磁界が発生する。
【0056】このように、永久磁石24の代りに電磁石
25を使用しても、発生された磁界により、リードフレ
ーム14のダイパッド12の裏面に形成された磁性体層
23(あるいはダイパッド12に混入された磁性体粉)
との間で吸引力を生じさせることができる。この電磁石
25の場合には、コイルに流す電流の大きさを変化させ
ることにより、その磁力の大きさを調整することが可能
である。
【0057】そのため、先の第1の実施例に比べて、位
置決めのための条件を、容易に設定することができる、
という効果がある。また、この場合に生じる磁力は、電
流によって発生されるので、永久磁石のようにキュリー
点の温度的な制約を受けない、という利点もある。その
他の作用効果は、先の図2に関連して説明したのと同様
である。
【0058】
【実施例3】第3の実施例を説明する。先の第1と第2
の実施例では、下金型2で形成されるキャビティ内に、
上下動防止ピン(ガイドピン)を有していない場合を説
明した。
【0059】この第3の実施例では、従来例として先の
図11で説明したのと同様に、下金型2の内側に上下動
防止ピン2a,2bが設けられている場合を前提にし、
その不備を改良する点に特徴を有している。この第3の
実施例は、樹脂封止型半導体装置が、ダイパツド12を
有するICチップ11の場合である。
【0060】図4は、この発明の製造方法で使用する樹
脂封止用成形金型について、第3の実施例を示す図で、
封止金型内の断面図である。図における符号は図1およ
び図11と同様である。
【0061】この図4は、先の第1の実施例と同様に、
下金型2のダイパツド12と対向する位置に、永久磁石
24が配置されている場合である。基本的なステイシフ
ト防止の原理は、第1や第2の実施例と同様である。
【0062】図4の場合には、下金型2にだけガイドピ
ン2a,2bが設けられており、この点は従来と同様で
ある(上下動防止ピンのように対向して挟持するピンで
はないので、区別するためにガイドピンというが、構成
自体は図11の上下動防止ピンと同様である)。そし
て、永久磁石24の磁力を、予めやや強めに設定してお
き、リードフレーム14をモールド金型に搭載したと
き、常にダイパッド12の裏面がガイドピン2a,2b
に当接するように配置する。
【0063】すなわち、下金型2に設けられたガイドピ
ン2a,2bがストッパーとして機能するため、ダイパ
ッド12は、その裏面がガイドピン2a,2bと当接し
た位置に定着され、それ以下の距離まで近づくことはな
い。したがって、ダイパッド12の下面にも溶融樹脂が
注入され、この部分にも所望の厚さの樹脂膜が形成され
る。
【0064】このように、ダイパツド12を有するIC
チップ11の場合には、図1と同様に、リードフレーム
14のダイパッド12の裏面に形成された磁性体層23
(あるいはダイパッド12に混入された磁性体粉)が、
永久磁石24の磁力による吸引力で下方に引き寄せられ
るので、製造されたパッケージ内部におけるダイパッド
12の部分は、上下方向に関して、常に所定の位置に保
持される。なお、永久磁石24の代りに、図3で説明し
たように、電磁石25を使用することも可能であること
はいうもでもない。
【0065】
【実施例4】最後に、第4の実施例を説明する。先の第
3の実施例では、ダイパツド12を有するICチップ1
1の場合を説明したが、この第4の実施例は、ダイパツ
ドを有しない構造、いわゆるフローティングチップ構造
(ダイパッドレス)のICパッケージを製造する場合で
ある。
【0066】フローティングチップ構造のICパッケー
ジの場合には、リードフレームにダイパツド12がない
ので、ICチップ11それ自体の裏面に直接、ダイパツ
ド12の場合と同様に、少なくともモールド樹脂の成形
温度よりも高いキュリー点を有する磁性体層23を設け
る。この場合の磁性体層23の形成方法も同様で、塗布
法、蒸着法、スパッタリング法などを採用することがで
きる。
【0067】図5は、この発明の製造方法で用いられる
リードフレームについて、そのダイパッドレスの半導体
チップにワイヤボンディングした状態の一実施例を示す
断面図である。図における符号は図4と同様である。
【0068】すでに述べたように、ICチップ11それ
自体の裏面に、磁性体層23を形成してワイヤボンディ
ングを施すと、この図5に示すような形状の半導体素子
が得られる。この状態で、先の図4で説明したように、
下金型2にガイドピン2a,2bが設けられている成形
金型内にセットして、モールド成形により樹脂封止す
る。
【0069】図6は、この発明の製造方法で使用する樹
脂封止用成形金型について、第4の実施例を示す図で、
封止金型内の断面図である。図における符号は図1およ
び図11と同様である。
【0070】ダイパッドレスの半導体チップの場合、こ
の図6に示すように、ワイヤ13でリード片14とボン
ディングされているだけであるから、下金型2に設けら
れた永久磁石24から発生される磁力によって、ICチ
ップ11が下方に引き寄せられてしまう。しかし、下金
型2に設けられたガイドピン2a,2bがストッパーと
して機能するため、ICチップ11は、その裏面がガイ
ドピン2a,2bと当接した位置に定着され、それ以下
の距離にならない。
【0071】したがって、ICチップ11の下面にも溶
融樹脂が注入され、所望の厚さの樹脂膜が形成される。
特に、フローティングチップ構造(ダイパッドレス)の
場合、演算処理や情報記憶を行う集積回路は、ICチッ
プ11の表面(図の上方の面)にのみ、厚さ数〜数十μ
mのアクティブ層に存在している。
【0072】そのため、下金型2内のガイドピン2a,
2bが、ICチップ11の裏面に接触しても、回路動作
上は格別の不都合が生じない。すなわち、製造されたI
Cパッケージには、その裏面にガイドピン痕跡が残るこ
とになるが、外観上は多少の欠点となるが、信頼性の問
題は生じない。なお、外観上の問題も解決したいときに
は、先に述べた方法(特願平5−52890号)によっ
て、樹脂表面のピン痕跡を樹脂や金属で埋めればよい。
【0073】また、ICチップ11の位置制御のための
磁界発生には、先の第2の実施例で説明したように、永
久磁石24の代りに、電磁石25を使用することも可能
である。以上のように、この第4の実施例では、ダイパ
ッドレスのICチップ構造の半導体装置の樹脂封入工程
で、成形金型内におけるICチップ11の位置決め制御
に際して、下金型2内にガイドピン2a,2bを設ける
ことにより、ICチップ11の裏面にも所定の厚さの樹
脂膜が形成できるようにしている。
【0074】
【実験例】この発明の製造方法によって製造された樹脂
封止型半導体装置(ICパッケージ)においては、IC
チップ11やダイパツド12の上下動が完全に防止さ
れ、ICチップ11は無論のこと、ワイヤ13の一部が
封止樹脂15の表面に露出されたり、ワイヤ13のエッ
ジショートや断線等も発生しない。そして、第1や第2
の実施例では、封止樹脂15の表面にピン痕跡が残るこ
とがなく、また、第3や第4の実施例のように、多少の
ピン痕跡が残っても、動作特性や品質の点で、格別の問
題は生じない。
【0075】例えば、樹脂封止型半導体装置がメモリデ
バイスの場合、先の図13に示した光照射量とデータ保
持電圧との関係の特性図において、実線Qで示したよう
に、光照射量(lux)が変化しても、データ保持電圧
(V)は、常に一定の値に保たれる。この発明では、封
止樹脂の注入時に生じるステイシフトを、ICチップ1
1やダイパツド12の裏面に設けた磁性体層23(ある
いは磁性体粉の混入)と、永久磁石24や電磁石25等
によって発生される磁力との間で生じる保持力によって
防止しているので、製樹脂封止型半導体装置がその他の
デバイスの場合でも、基本的に同様な安定した特性が得
られる。
【0076】
【発明の効果】請求項1の樹脂封止型半導体装置の製造
方法によれば、ICチップ11やダイパツド12の裏面
に設けた磁性体層23(あるいは磁性体粉の混入)と、
磁界との間で生じる力によって、樹脂封止用成形金型内
におけるICチップ11やダイパツド12が所定の位置
に保持される。したがって、上下動防止ピンによるステ
イシフト防止方法で生じるピン痕跡等が生じないので、
高品質で信頼性の高い樹脂封止型半導体装置が得られる
上、製品の歩留り上昇によるコストダウン効果も大き
い。
【0077】請求項2の樹脂封止用成形金型は、キャビ
ティ外に設けられる磁界発生手段として、具体的に永久
磁石あるいは電磁石を使用している。そして、請求項1
と同様の作用効果が得られる。
【0078】請求項3のリードフレームは、塗布や蒸着
などの手法によって磁性体をダイパッドの裏面に付着さ
れた、あるいは磁性体粉がダイパッドに混入されたフレ
ームである。このようなリードフレームを使用すること
によって、請求項1と同様の作用効果が得られる。
【0079】請求項4の半導体チップは、塗布や蒸着な
どの手法によって磁性体が裏面に付着されている。この
ような半導体チップを使用することによって、請求項1
と同様の作用効果が得られる。
【0080】請求項5の樹脂封止型半導体装置は、その
構成材料として、上記請求項3のリードフレームまたは
請求項4の半導体チップを使用している。したがって、
この樹脂封止型半導体装置によれば、請求項1と同様の
作用効果が得られる。
【図面の簡単な説明】
【図1】この発明の樹脂封止型半導体装置の製造方法で
使用するリードフレームについて、その一実施例を示す
図である。
【図2】この発明の製造方法で使用する樹脂封止用成形
金型について、その一実施例を示す図で、封止金型内の
断面図である。
【図3】この発明の製造方法で使用する樹脂封止用成形
金型について、第2の実施例を示す図で、封止金型内の
断面図である。
【図4】この発明の製造方法で使用する樹脂封止用成形
金型について、第3の実施例を示す図で、封止金型内の
断面図である。
【図5】この発明の製造方法で用いられるリードフレー
ムについて、そのダイパッドレス半導体チップにワイヤ
ボンディングした状態の一実施例を示す断面図である。
【図6】この発明の製造方法で使用する樹脂封止用成形
金型について、第4の実施例を示す図で、封止金型内の
断面図である。
【図7】従来の樹脂封止型半導体装置の製造方法につい
て、その樹脂封止工程を説明する封止金型内の断面図で
ある。
【図8】従来の樹脂封止型半導体装置の製造方法につい
て、ステイシフトが生じた状態の一例を示す封止金型内
の断面図である。
【図9】ステイシフトが生じた状態で製造された樹脂封
止型半導体装置について、その内部構成の一例を示す断
面図である。
【図10】ステイシフトが生じた状態で製造された樹脂
封止型半導体装置について、その内部構成の他の一例を
示す断面図である。
【図11】ステイシフトを防止する従来の樹脂封止型半
導体装置の製造方法について、その樹脂封止工程を説明
する封止金型内の断面図である。
【図12】図11に示した封止金型により製造された樹
脂封止型半導体装置について、その内部構成の一例を示
す断面図である。
【図13】メモリデバイスについて、その光照射量とデ
ータ保持電圧との関係の一例を示す特性図である。
【符号の説明】
1 上金型 2 下金型 11 ICチップ(半導体チップ) 12 ダイパッド(半導体チップ搭載部) 13 金線などのワイヤ 14 リード片 15 封止樹脂 21 リードフレーム 22 サポートバー 23 磁性体層 24 永久磁石 25 電磁石

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 樹脂封止型半導体装置の封止樹脂の注入
    工程において、 裏面に磁性体が付着されたダイパッドあるいは半導体チ
    ップを成形金型内に配置し、前記ダイパッドあるいは半
    導体チップの裏面に対向する該成形金型のキャビティ外
    に磁界発生手段を設けて、ダイパッドあるいは半導体チ
    ップの上下動を防止することを特徴とする樹脂封止型半
    導体装置の製造方法。
  2. 【請求項2】 上記請求項1の樹脂封止型半導体装置の
    製造方法で使用する成形金型において、 該成形金型のキャビティ外に設けられる磁界発生手段
    は、永久磁石あるいは電磁石であることを特徴とする樹
    脂封止用成形金型。
  3. 【請求項3】 上記請求項1の樹脂封止型半導体装置の
    製造方法で使用されるリードフレームにおいて、 該リードフレームは、塗布や蒸着などの手法によって磁
    性体をダイパッドの裏面に付着された、あるいは磁性体
    粉がダイパッドに混入されたフレームであることを特徴
    とするリードフレーム。
  4. 【請求項4】 上記請求項1の樹脂封止型半導体装置の
    製造方法で使用される半導体チップにおいて、 該半導体チップは、塗布や蒸着などの手法によって磁性
    体が裏面に付着されていることを特徴とする半導体チッ
    プ。
  5. 【請求項5】 上記請求項1の樹脂封止型半導体装置の
    製造方法によって製造された樹脂封止型半導体装置にお
    いて、 構成材料として、上記請求項3のリードフレームまたは
    請求項4の半導体チップを使用したことを特徴とする樹
    脂封止型半導体装置。
JP6215236A 1994-08-18 1994-08-18 樹脂封止型半導体装置の製造方法とその製造装置および半導体装置構成素子 Pending JPH0864625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6215236A JPH0864625A (ja) 1994-08-18 1994-08-18 樹脂封止型半導体装置の製造方法とその製造装置および半導体装置構成素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6215236A JPH0864625A (ja) 1994-08-18 1994-08-18 樹脂封止型半導体装置の製造方法とその製造装置および半導体装置構成素子

Publications (1)

Publication Number Publication Date
JPH0864625A true JPH0864625A (ja) 1996-03-08

Family

ID=16668976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6215236A Pending JPH0864625A (ja) 1994-08-18 1994-08-18 樹脂封止型半導体装置の製造方法とその製造装置および半導体装置構成素子

Country Status (1)

Country Link
JP (1) JPH0864625A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990040606A (ko) * 1997-11-19 1999-06-05 윤종용 반도체 칩 패키지
US6455348B1 (en) * 1998-03-12 2002-09-24 Matsushita Electric Industrial Co., Ltd. Lead frame, resin-molded semiconductor device, and method for manufacturing the same
CN100416790C (zh) * 2001-12-07 2008-09-03 雅马哈株式会社 半导体器件的制造和检查的方法与设备
CN102231366A (zh) * 2011-06-15 2011-11-02 江苏长电科技股份有限公司 四面无引脚半导体封装方法及其封装模具结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990040606A (ko) * 1997-11-19 1999-06-05 윤종용 반도체 칩 패키지
US6455348B1 (en) * 1998-03-12 2002-09-24 Matsushita Electric Industrial Co., Ltd. Lead frame, resin-molded semiconductor device, and method for manufacturing the same
CN100416790C (zh) * 2001-12-07 2008-09-03 雅马哈株式会社 半导体器件的制造和检查的方法与设备
CN102231366A (zh) * 2011-06-15 2011-11-02 江苏长电科技股份有限公司 四面无引脚半导体封装方法及其封装模具结构

Similar Documents

Publication Publication Date Title
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
KR100703830B1 (ko) 수지밀봉형 반도체장치의 제조방법
KR101054602B1 (ko) 반도체 장치의 제조 방법
US5834831A (en) Semiconductor device with improved heat dissipation efficiency
JP3338063B2 (ja) 半導体装置
JPH0350758A (ja) 樹脂封止型半導体装置
US5684327A (en) Lead frame for use in a resin-sealed type semiconductor device
JP3456983B2 (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
JP3497744B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2009152507A (ja) 樹脂封止金型および半導体パッケージの樹脂封止成形方法
JP3173250B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0864625A (ja) 樹脂封止型半導体装置の製造方法とその製造装置および半導体装置構成素子
JP2000124240A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100393935B1 (ko) 리드 프레임 및 이를 이용한 수지 봉지형 반도체 장치
JPH06232195A (ja) 半導体装置の製造方法およびリードフレーム
JP3179003B2 (ja) Tsopまたはutsopのような超薄型半導体パッケージの成形装置および成形方法
JP2555428B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP3105200B2 (ja) 半導体装置およびその製造方法
JPH05102216A (ja) 半導体装置
JPH0629340A (ja) 樹脂封止型半導体装置用成形金型及びそれに用いた半導体チップの樹脂封止方法
JPH08288428A (ja) 樹脂封止型半導体装置
JP2684920B2 (ja) 半導体装置の樹脂封止金型及び製造方法
KR0163306B1 (ko) 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 칩 패키지
JPH09199639A (ja) 半導体装置およびその成形方法
JP2000124237A (ja) 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法