JP3032430B2 - デジタル自動周波数調整方法及びその回路 - Google Patents
デジタル自動周波数調整方法及びその回路Info
- Publication number
- JP3032430B2 JP3032430B2 JP6194135A JP19413594A JP3032430B2 JP 3032430 B2 JP3032430 B2 JP 3032430B2 JP 6194135 A JP6194135 A JP 6194135A JP 19413594 A JP19413594 A JP 19413594A JP 3032430 B2 JP3032430 B2 JP 3032430B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- horizontal synchronization
- digital
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/83—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】本発明は自動周波数調整（Automa
tic Frequency Control:ＡＦＣ）方法及びその回路に係
り、特にデジタル方式での自動に周波数を調整するデジ
タル自動周波調整方法及びその回路に関するものであ
る。
tic Frequency Control:ＡＦＣ）方法及びその回路に係
り、特にデジタル方式での自動に周波数を調整するデジ
タル自動周波調整方法及びその回路に関するものであ
る。
【０００２】
【従来の技術】一般的に、ビデオカセットレコ−ダのよ
うな映像処理システムでの自動周波数調整は、水平同期
に従う６２９ＫＨｚ（ＮＴＳＣの場合）の低域変換搬送
色信号（Ｆcu）を発生することである。再生時の自動周
波数調整は、記録時と同一の回路で遂行されるが、記録
時には入力ビデオ信号から抽出した水平同期信号を使用
し、再生時には再生ビデオ信号から抽出した水平同期信
号を基準信号として用いる。
うな映像処理システムでの自動周波数調整は、水平同期
に従う６２９ＫＨｚ（ＮＴＳＣの場合）の低域変換搬送
色信号（Ｆcu）を発生することである。再生時の自動周
波数調整は、記録時と同一の回路で遂行されるが、記録
時には入力ビデオ信号から抽出した水平同期信号を使用
し、再生時には再生ビデオ信号から抽出した水平同期信
号を基準信号として用いる。
【０００３】ところが、再生された水平同期信号は、機
器のヘッドおよびテ−プの特性などによりジッタを発生
する。したがって、元の記録されたビデオ信号を正確に
再生しにくくなる。それで、ジッタに基づく水平同期信
号の詳細な周波数変動に応答して発生する低域変換搬送
色信号の周波数を調整して、自動周波数調整により元の
ビデオ信号を正確に再生する。
器のヘッドおよびテ−プの特性などによりジッタを発生
する。したがって、元の記録されたビデオ信号を正確に
再生しにくくなる。それで、ジッタに基づく水平同期信
号の詳細な周波数変動に応答して発生する低域変換搬送
色信号の周波数を調整して、自動周波数調整により元の
ビデオ信号を正確に再生する。
【０００４】図１は従来のアナログ方式の自動周波数調
整回路を示したブロック図である。水平同期分離器１１
は、入力端子１０を通じて入力されたビデオ信号Ｖi か
ら周波数がｆH である水平同期信号を抽出して、位相比
較器１２に出力する。位相比較器１２は、水平同期分離
器１１から出力される水平同期信号の位相と第２分周器
１５から出力される水平同期信号の位相とを比較して、
その差を直流電圧に変換して電圧制御発振器１３に出力
する。
整回路を示したブロック図である。水平同期分離器１１
は、入力端子１０を通じて入力されたビデオ信号Ｖi か
ら周波数がｆH である水平同期信号を抽出して、位相比
較器１２に出力する。位相比較器１２は、水平同期分離
器１１から出力される水平同期信号の位相と第２分周器
１５から出力される水平同期信号の位相とを比較して、
その差を直流電圧に変換して電圧制御発振器１３に出力
する。
【０００５】電圧制御発振器１３は、１６０ｆH に当た
る周波数を基本として発振して、入力される直流電圧に
より発振周波数を変動させる。第１分周器１４は、１６
０ｆ H に当たる周波数を有する電圧制御発振器１３の出
力信号を１／４に分周して４０ｆH の低域変換搬送色信
号、すなわち分周された信号を出力端子１６と第２分周
器１５に出力する。第２分周器１５は、４０ｆH 信号を
４０に分周してｆH 周波数信号を位相比較器１２にフィ
−ドバック出力する。
る周波数を基本として発振して、入力される直流電圧に
より発振周波数を変動させる。第１分周器１４は、１６
０ｆ H に当たる周波数を有する電圧制御発振器１３の出
力信号を１／４に分周して４０ｆH の低域変換搬送色信
号、すなわち分周された信号を出力端子１６と第２分周
器１５に出力する。第２分周器１５は、４０ｆH 信号を
４０に分周してｆH 周波数信号を位相比較器１２にフィ
−ドバック出力する。
【０００６】
【発明が解決しようとする課題】前記のような従来の自
動周波数調整回路は、アナログ方式のビデオ信号処理時
には使用可能であるが、デジタルビデオ信号処理時には
使用できないという問題点があった。本発明の目的は、
前記のような問題点を解決するために、デジタル方式で
ビデオ信号を処理する際に、位相同期ループを使用せず
に自動に周波数を調整するデジタル自動周波数調整方法
を提供することにある。
動周波数調整回路は、アナログ方式のビデオ信号処理時
には使用可能であるが、デジタルビデオ信号処理時には
使用できないという問題点があった。本発明の目的は、
前記のような問題点を解決するために、デジタル方式で
ビデオ信号を処理する際に、位相同期ループを使用せず
に自動に周波数を調整するデジタル自動周波数調整方法
を提供することにある。
【０００７】本発明の他の目的は、前記デジタル自動周
波数調整方法に最も適したデジタル自動周波数調整回路
を提供することにある。
波数調整方法に最も適したデジタル自動周波数調整回路
を提供することにある。
【０００８】
【課題を達成するための手段】前述した目的を達成する
ために、本発明によるデジタル自動周波数調整方法は、
流入される水平同期信号から、システムクロックに応答
してデジタル水平同期信号を分離し、該デジタル水平同
期信号の分離に係るシステムクロックに基づいて水平同
期分離ポイント値を抽出し、１デジタル水平同期期間内
のシステムクロック数を検出する水平同期信号変換過程
と、前記水平同期信号変換過程で出力される前記デジタ
ル水平同期信号と、前記水平同期分離ポイント値と、１
デジタル水平同期期間内のシステムクロック数とを利用
して実際の水平同期期間を算出し、前記実際の水平同期
期間から標準水平同期期間を減算してラインジッタ量を
算出するラインジッタ量算出過程と、前記ラインジッタ
量算出過程で算出された前記ラインジッタ量に応答し
て、標準低域変換搬送色信号に対してモジュロ演算し、
周波数補正された新たな低域変換搬送色信号を発生する
搬送色信号出力過程とを含むことを特徴とする。
ために、本発明によるデジタル自動周波数調整方法は、
流入される水平同期信号から、システムクロックに応答
してデジタル水平同期信号を分離し、該デジタル水平同
期信号の分離に係るシステムクロックに基づいて水平同
期分離ポイント値を抽出し、１デジタル水平同期期間内
のシステムクロック数を検出する水平同期信号変換過程
と、前記水平同期信号変換過程で出力される前記デジタ
ル水平同期信号と、前記水平同期分離ポイント値と、１
デジタル水平同期期間内のシステムクロック数とを利用
して実際の水平同期期間を算出し、前記実際の水平同期
期間から標準水平同期期間を減算してラインジッタ量を
算出するラインジッタ量算出過程と、前記ラインジッタ
量算出過程で算出された前記ラインジッタ量に応答し
て、標準低域変換搬送色信号に対してモジュロ演算し、
周波数補正された新たな低域変換搬送色信号を発生する
搬送色信号出力過程とを含むことを特徴とする。
【０００９】又、本発明によるデジタル自動周波数調整
方法は、水平同期周波数に従い低域変換搬送色信号の周
波数を可変として自動的に周波数を調整するデジタル自
動周波数調整方法において、直前ラインの水平同期分離
エラーを初期化する初期化段階と、システムクロックに
応答して、流入される水平同期信号から水平同期期間に
対して所定レベルのデジタル水平同期信号を分離し、デ
ジタル水平同期期間に当たるシステムクロック数を算出
する段階と、分離する直前の時点と分離する時点とのシ
ステムクロックの上昇又は下降エッジでの、基準レベル
に対する入力水平同期信号の大きさを利用して、現在ラ
インの水平同期分離エラーを算出する段階と、前記シス
テムクロック数と、前記現在ラインの水平同期分離エラ
ーと、前記初期化段階での前記直前ラインの水平同期分
離エラーとを利用して、実際の水平同期期間を求める水
平同期期間算出段階と、前記水平同期期間算出段階で算
出した実際の水平同期期間から予め定められた標準水平
同期期間を減算して、現在ラインのジッタ量を算出する
ジッタ量算出段階と、前記ジッタ量に応答して前記低域
変換搬送色信号の補正程度を判断する段階と、前記補正
程度に対応して補正係数を算出する段階と、前記補正係
数を利用して前記低域変換搬送色信号に対してモジュロ
演算して、新たな低域変換搬送色信号を発生する段階
と、前記直前ラインの水平同期分離エラーに前記水平同
期分離エラー算出段階から求めた現在ライン水平同期分
離エラーを代入する分離エラー処理段階とを含み、分離
エラー処理後、１水平同期期間を遅延したのち、前記水
平同期分離段階に進行して次のラインに対して前記段階
を反復してデジタル方式で自動周波数調整を遂行するこ
とを特徴とする。
方法は、水平同期周波数に従い低域変換搬送色信号の周
波数を可変として自動的に周波数を調整するデジタル自
動周波数調整方法において、直前ラインの水平同期分離
エラーを初期化する初期化段階と、システムクロックに
応答して、流入される水平同期信号から水平同期期間に
対して所定レベルのデジタル水平同期信号を分離し、デ
ジタル水平同期期間に当たるシステムクロック数を算出
する段階と、分離する直前の時点と分離する時点とのシ
ステムクロックの上昇又は下降エッジでの、基準レベル
に対する入力水平同期信号の大きさを利用して、現在ラ
インの水平同期分離エラーを算出する段階と、前記シス
テムクロック数と、前記現在ラインの水平同期分離エラ
ーと、前記初期化段階での前記直前ラインの水平同期分
離エラーとを利用して、実際の水平同期期間を求める水
平同期期間算出段階と、前記水平同期期間算出段階で算
出した実際の水平同期期間から予め定められた標準水平
同期期間を減算して、現在ラインのジッタ量を算出する
ジッタ量算出段階と、前記ジッタ量に応答して前記低域
変換搬送色信号の補正程度を判断する段階と、前記補正
程度に対応して補正係数を算出する段階と、前記補正係
数を利用して前記低域変換搬送色信号に対してモジュロ
演算して、新たな低域変換搬送色信号を発生する段階
と、前記直前ラインの水平同期分離エラーに前記水平同
期分離エラー算出段階から求めた現在ライン水平同期分
離エラーを代入する分離エラー処理段階とを含み、分離
エラー処理後、１水平同期期間を遅延したのち、前記水
平同期分離段階に進行して次のラインに対して前記段階
を反復してデジタル方式で自動周波数調整を遂行するこ
とを特徴とする。
【００１０】又、本発明によるデジタル自動周波数調整
回路は、流入される水平同期信号から、システムクロッ
クに応答してデジタル水平同期信号を分離し、該デジタ
ル水平同期信号の分離に係るシステムクロックに基づい
て水平同期分離ポイント値を抽出し、１デジタル水平同
期期間内のシステムクロック数を検出する水平同期信号
変換手段と、前記水平同期変換手段から出力される前記
デジタル水平同期信号と、前記水平同期分離ポイント値
と、１デジタル水平同期期間内のシステムクロック数と
を利用して実際の水平同期期間を算出し、前記実際の水
平同期期間から標準水平同期期間を減算してラインジッ
タ量を算出するラインジッタ量算出手段と、前記ライン
ジッタ量算出手段から出力される前記ラインジッタ量に
応答して、前記標準低域変換搬送色信号に対してモジュ
ロ演算して、周波数補正された新たな低域変換搬送色信
号を発生する搬送色信号出力手段とを含むことを特徴と
する。
回路は、流入される水平同期信号から、システムクロッ
クに応答してデジタル水平同期信号を分離し、該デジタ
ル水平同期信号の分離に係るシステムクロックに基づい
て水平同期分離ポイント値を抽出し、１デジタル水平同
期期間内のシステムクロック数を検出する水平同期信号
変換手段と、前記水平同期変換手段から出力される前記
デジタル水平同期信号と、前記水平同期分離ポイント値
と、１デジタル水平同期期間内のシステムクロック数と
を利用して実際の水平同期期間を算出し、前記実際の水
平同期期間から標準水平同期期間を減算してラインジッ
タ量を算出するラインジッタ量算出手段と、前記ライン
ジッタ量算出手段から出力される前記ラインジッタ量に
応答して、前記標準低域変換搬送色信号に対してモジュ
ロ演算して、周波数補正された新たな低域変換搬送色信
号を発生する搬送色信号出力手段とを含むことを特徴と
する。
【００１１】
【作用】かかる構成において、流入される水平同期信号
から、システムクロックに応答してデジタル水平同期信
号を分離し、該デジタル水平同期信号の分離に係るシス
テムクロックに基づいて水平同期分離ポイント値を抽出
し、１デジタル水平同期期間内のシステムクロック数を
検出して、デジタル水平同期信号と、水平同期分離ポイ
ント値と、１デジタル水平同期期間内のシステムクロッ
ク数とを利用して実際の水平同期期間を算出し、実際の
水平同期期間から標準水平同期期間を減算してラインジ
ッタ量を算出し、ラインジッタ量に応答する補正係数を
発生してして標準低域変換搬送色信号に対してモジュロ
演算して、ラインジッタの補償された新たな周波数を有
する低域変換搬送色信号を発生することにより、位相同
期ループを使用しないデジタル自動周波数調整を実現し
鮮やかな画質を有する利点がある。
から、システムクロックに応答してデジタル水平同期信
号を分離し、該デジタル水平同期信号の分離に係るシス
テムクロックに基づいて水平同期分離ポイント値を抽出
し、１デジタル水平同期期間内のシステムクロック数を
検出して、デジタル水平同期信号と、水平同期分離ポイ
ント値と、１デジタル水平同期期間内のシステムクロッ
ク数とを利用して実際の水平同期期間を算出し、実際の
水平同期期間から標準水平同期期間を減算してラインジ
ッタ量を算出し、ラインジッタ量に応答する補正係数を
発生してして標準低域変換搬送色信号に対してモジュロ
演算して、ラインジッタの補償された新たな周波数を有
する低域変換搬送色信号を発生することにより、位相同
期ループを使用しないデジタル自動周波数調整を実現し
鮮やかな画質を有する利点がある。
【００１２】
【実施例】以下、添付した図面に基づき本発明の実施例
を詳細に説明する。デジタル方式のシステムでのＡＦＣ
は、位相同期ループ（ＰＬＬ）を利用するアナログ方式
のシステムの場合とは異なり、位相同期ループ（ＰＬ
Ｌ）のような構成と方法では望む所定の周波数が作りに
くい。しかしながら、ＡＦＣは画質に影響を与えるた
め、デジタル方式のシステムにおいてもこれを考慮すべ
きである。
を詳細に説明する。デジタル方式のシステムでのＡＦＣ
は、位相同期ループ（ＰＬＬ）を利用するアナログ方式
のシステムの場合とは異なり、位相同期ループ（ＰＬ
Ｌ）のような構成と方法では望む所定の周波数が作りに
くい。しかしながら、ＡＦＣは画質に影響を与えるた
め、デジタル方式のシステムにおいてもこれを考慮すべ
きである。
【００１３】一方、入力される色信号は、周波数がＦsc
（ＮＴＳＣ方式で約３．５８ＭＨｚ）であるサブキャリ
ヤを利用して平衡変調された信号として、これをＶＣＲ
では色低域変換方式を利用して、平衡変調に利用するキ
ャリヤをＦsc（約３．５８ＭＨｚ）からＦcu（６２９Ｋ
Ｈｚ）に低域変換する。また、再生時には、キャリヤが
Ｆcu（６２９ＫＨｚ）で記録されている色信号を再び元
の平衡変調キャリヤであるＦsc（約３．５８ＭＨｚ）に
する逆変換過程を通じて、元のビデオ信号を再生する。
（ＮＴＳＣ方式で約３．５８ＭＨｚ）であるサブキャリ
ヤを利用して平衡変調された信号として、これをＶＣＲ
では色低域変換方式を利用して、平衡変調に利用するキ
ャリヤをＦsc（約３．５８ＭＨｚ）からＦcu（６２９Ｋ
Ｈｚ）に低域変換する。また、再生時には、キャリヤが
Ｆcu（６２９ＫＨｚ）で記録されている色信号を再び元
の平衡変調キャリヤであるＦsc（約３．５８ＭＨｚ）に
する逆変換過程を通じて、元のビデオ信号を再生する。
【００１４】このような関係を数式で表現すれば、記録
に入力される色信号Ｃor1 と、テープに記録される色信
号Ｃor２と、テープから読み出される色信号Ｃor3 と
は、次のように表せる。 Ｃor1 ＝（B-Y) sin(2πＦsc・t)＋（R-Y) cos(2πＦsc・t) …式（１） Ｃor2 ＝（B-Y) sin(2πＦcu・t)＋（R-Y) cos(2πＦcu・t) …式（２） Ｃor3 ＝（B-Y) sin{2π(Fcu＋Δｆ)t} ＋（R-Y) cos{2π(Fcu＋Δf)t} …式（３） ところが、式（３）を見るとテープの特性およびヘッド
などの機構上の特性により、再生時にＶＣＲに入力され
る色信号成分は、ライン毎に水平同期期間が一定でない
状態で入力される。したがって、本実施例では、ライン
間に発生するジッタ成分を取り除くために新しい低域変
換搬送色信号を作って、入力される信号のジッタ成分に
当たる周波数成分であるΔｆを相殺させる方式である。
ジッタがなくなることを数式で説明するために、再生時
の（Ｂ−Ｙ）色信号に乗じられる低域変換搬送色信号Ｆ
cu1'と、（Ｒ−Ｙ）色信号に乗じられる低域変換搬送色
信号Ｆcu2'とを、次の式（４）、（５）に示した。
に入力される色信号Ｃor1 と、テープに記録される色信
号Ｃor２と、テープから読み出される色信号Ｃor3 と
は、次のように表せる。 Ｃor1 ＝（B-Y) sin(2πＦsc・t)＋（R-Y) cos(2πＦsc・t) …式（１） Ｃor2 ＝（B-Y) sin(2πＦcu・t)＋（R-Y) cos(2πＦcu・t) …式（２） Ｃor3 ＝（B-Y) sin{2π(Fcu＋Δｆ)t} ＋（R-Y) cos{2π(Fcu＋Δf)t} …式（３） ところが、式（３）を見るとテープの特性およびヘッド
などの機構上の特性により、再生時にＶＣＲに入力され
る色信号成分は、ライン毎に水平同期期間が一定でない
状態で入力される。したがって、本実施例では、ライン
間に発生するジッタ成分を取り除くために新しい低域変
換搬送色信号を作って、入力される信号のジッタ成分に
当たる周波数成分であるΔｆを相殺させる方式である。
ジッタがなくなることを数式で説明するために、再生時
の（Ｂ−Ｙ）色信号に乗じられる低域変換搬送色信号Ｆ
cu1'と、（Ｒ−Ｙ）色信号に乗じられる低域変換搬送色
信号Ｆcu2'とを、次の式（４）、（５）に示した。
【００１５】 Ｆcu1'＝ sin{2π(Fcu＋Δｆ）t} …式（４） Ｆcu2'＝ cos{2π(Fcu＋Δｆ）t} …式（５） 式（３）に表現されるテープから再生された入力色信号
に、式（４），（５）で表現される低域変換搬送色信号
をそれぞれ乗じて加算し、すなわち、式（３）×式
（４）＋式（３）×式（５）を遂行し、低域濾波器を経
た後、その結果は（Ｂ−Ｙ），（Ｒ−Ｙ）としてそれぞ
れ出力され、（Ｂ−Ｙ），（Ｒ−Ｙ）信号は再びｓｉｎ
（２πＦsc・ｔ），ｃｏｓ（２πＦsc・ｔ）を利用して
平衡変調すれば、元のビデオ信号と同一の再生時出力さ
れる色信号Ｃor４は次のように表現できる。
に、式（４），（５）で表現される低域変換搬送色信号
をそれぞれ乗じて加算し、すなわち、式（３）×式
（４）＋式（３）×式（５）を遂行し、低域濾波器を経
た後、その結果は（Ｂ−Ｙ），（Ｒ−Ｙ）としてそれぞ
れ出力され、（Ｂ−Ｙ），（Ｒ−Ｙ）信号は再びｓｉｎ
（２πＦsc・ｔ），ｃｏｓ（２πＦsc・ｔ）を利用して
平衡変調すれば、元のビデオ信号と同一の再生時出力さ
れる色信号Ｃor４は次のように表現できる。
【００１６】 Ｃor4 ＝（B-Y) sin(2πＦsc・t)＋（R-Y) cos(2πＦsc・t) …式（６） 前記の式（４）および（５）から見ると、Δｆほど周波
数の補償されたキャリヤを式（３）に乗じなければ、元
の入力ビデオ信号のキャリヤがΔｆほど異なって出力さ
れる。したがって、本実施例では、Δｆを求めて新しい
サインおよびコサイン低域変換搬送色信号［ｓｉｎ｛２
π（Ｆcu＋Δｆ）ｔ｝，ｃｏｓ｛２π（Ｆcu＋Δｆ｝
ｔ］を作り、元の記録（送信）された信号と同一の色信
号を再生（受信）できるようにすることが目的である。
数の補償されたキャリヤを式（３）に乗じなければ、元
の入力ビデオ信号のキャリヤがΔｆほど異なって出力さ
れる。したがって、本実施例では、Δｆを求めて新しい
サインおよびコサイン低域変換搬送色信号［ｓｉｎ｛２
π（Ｆcu＋Δｆ）ｔ｝，ｃｏｓ｛２π（Ｆcu＋Δｆ｝
ｔ］を作り、元の記録（送信）された信号と同一の色信
号を再生（受信）できるようにすることが目的である。
【００１７】図２の（Ａ）ないし（Ｃ）は、本発明の理
解を助けるために水平同期期間を算出する概念を示した
概略図である。水平同期分離エラーＨerror というもの
は、アナログ水平同期信号をデジタルに変換した後、デ
ジタル水平同期信号を作る過程からやむを得ず発生する
もので、時間に対して連続的でないデジタルシステム方
式の特性に基づいて発生するエラーである。水平同期分
離エラーＨerror は、このデジタル水平同期信号Ｈsync
分離時に発生するクロックのエラーを言う。
解を助けるために水平同期期間を算出する概念を示した
概略図である。水平同期分離エラーＨerror というもの
は、アナログ水平同期信号をデジタルに変換した後、デ
ジタル水平同期信号を作る過程からやむを得ず発生する
もので、時間に対して連続的でないデジタルシステム方
式の特性に基づいて発生するエラーである。水平同期分
離エラーＨerror は、このデジタル水平同期信号Ｈsync
分離時に発生するクロックのエラーを言う。
【００１８】図２の（Ａ）は、システムクロック（SYSC
LK）を示し、システムクロックの周期はＴclk と表記す
る。図２の（Ａ）において、サイクル数１，２，３，…
Ｎはシステムクロックにより分離されたデジタル水平同
期期間のシステムクロック数を示す。図２の（Ｂ）は、
Ａ／Ｄ変換後の水平同期信号入力を示し、点線はこれを
検出する基準レベルＴhrを示す。したがって、実際の水
平同期期間はａ区間である。Ｈerror1は、前ラインの水
平同期分離エラーであり、Ｈerror2は、現在ラインの水
平同期分離エラーである。
LK）を示し、システムクロックの周期はＴclk と表記す
る。図２の（Ａ）において、サイクル数１，２，３，…
Ｎはシステムクロックにより分離されたデジタル水平同
期期間のシステムクロック数を示す。図２の（Ｂ）は、
Ａ／Ｄ変換後の水平同期信号入力を示し、点線はこれを
検出する基準レベルＴhrを示す。したがって、実際の水
平同期期間はａ区間である。Ｈerror1は、前ラインの水
平同期分離エラーであり、Ｈerror2は、現在ラインの水
平同期分離エラーである。
【００１９】ここで、実際の水平同期期間の開始点とシ
ステムクロックの上昇エッジから分離されるデジタル水
平同期期間の開始点との差が、水平同期分離エラーＨ
errorである。また、Ａは分離する直前のシステムクロ
ックの上昇エッジでの基準レベルに対する入力水平同期
信号の大きさ（第１水平同期分離ポイント値）であり、
Ｂは分離する時点のシステムクロック上昇エッジでの基
準レベルに対する入力水平同期信号の大きさ（第２水平
同期分離ポイント値）である。
ステムクロックの上昇エッジから分離されるデジタル水
平同期期間の開始点との差が、水平同期分離エラーＨ
errorである。また、Ａは分離する直前のシステムクロ
ックの上昇エッジでの基準レベルに対する入力水平同期
信号の大きさ（第１水平同期分離ポイント値）であり、
Ｂは分離する時点のシステムクロック上昇エッジでの基
準レベルに対する入力水平同期信号の大きさ（第２水平
同期分離ポイント値）である。
【００２０】図２の（Ｃ）は、システムクロックにより
分離されたデジタル水平同期信号を示し、デジタル水平
同期期間はｂ期間である。図２の（Ａ）ないし（Ｃ）に
おいて、現在ラインから発生したジッタ量（ΔＴ line）
を計算すれば、まず、三角形の比例の性質を利用して次
の式（７），（８）のように表現できる。
分離されたデジタル水平同期信号を示し、デジタル水平
同期期間はｂ期間である。図２の（Ａ）ないし（Ｃ）に
おいて、現在ラインから発生したジッタ量（ΔＴ line）
を計算すれば、まず、三角形の比例の性質を利用して次
の式（７），（８）のように表現できる。
【００２１】
【数１】
【００２２】ラインジッタ量ΔＴlineは次の式（９）の
ように表現される。 ΔＴline＝Ｌcurrent −Ｌstandard …式（９） ここでＬstandardは、ジッタがない場合の標準水平同期
信号の時間間隔で１／ｆH であり、Ｌcurrent は、ジッ
タが発生した現在ラインの水平同期信号の時間間隔を示
し、図２の（Ｂ）のａとして表示される期間である。し
たがって、水平同期分離エラーを考慮した実際的な現在
ラインの水平同期期間Ｌcurrent を求めると、次の通り
である。
ように表現される。 ΔＴline＝Ｌcurrent −Ｌstandard …式（９） ここでＬstandardは、ジッタがない場合の標準水平同期
信号の時間間隔で１／ｆH であり、Ｌcurrent は、ジッ
タが発生した現在ラインの水平同期信号の時間間隔を示
し、図２の（Ｂ）のａとして表示される期間である。し
たがって、水平同期分離エラーを考慮した実際的な現在
ラインの水平同期期間Ｌcurrent を求めると、次の通り
である。
【００２３】 Ｌcurrent ＝Ｎ×Ｔclk ＋Ｈerror1−Ｈerror2 …式（１０） 式（１０）で、Ｎは分離されたデジタル水平同期信号Ｈ
sync内のシステムクロックパルス数であり、Ｔclk は、
デジタル水平同期信号Ｈsyncの分離時に利用したシステ
ムクロックの周期に当たる時間間隔（＝１／Ｆclk ）で
あり、Ｈerror1，Ｈerror2は、前述した通り直ぐ前のラ
インの水平同期分離エラーと現在ラインの水平同期分離
エラーとである。水平同期分離エラーＨerror は、式
（７）のようにシステムクロックＴclk との乗算器が必
要なので、式（１０）は３つの乗算器が必要となる。
sync内のシステムクロックパルス数であり、Ｔclk は、
デジタル水平同期信号Ｈsyncの分離時に利用したシステ
ムクロックの周期に当たる時間間隔（＝１／Ｆclk ）で
あり、Ｈerror1，Ｈerror2は、前述した通り直ぐ前のラ
インの水平同期分離エラーと現在ラインの水平同期分離
エラーとである。水平同期分離エラーＨerror は、式
（７）のようにシステムクロックＴclk との乗算器が必
要なので、式（１０）は３つの乗算器が必要となる。
【００２４】式（１０）で乗算演算を減らすために、Ｔ
clk を前に分離すれば、次の通りである。
clk を前に分離すれば、次の通りである。
【００２５】
【数２】
【００２６】前記式（１１）でＨerror １／Ｔclk ，Ｈ
error ２／Ｔclk は式（８）を利用して計算する。した
がって、式（９）で標準水平同期期間Ｌstandardは既に
知られた値なので、式（１１）により実際の水平同期期
間Ｌcurrent を求めると、現在ラインのジッタ量ΔＴ
lineが容易に求められる。一旦ラインジッタ量ΔＴline
を求めると、標準低域変換搬送色信号Ｆcuの１サイクル
に当たるジッタの時間成分ΔＴcuが次の通り求められ
る。
error ２／Ｔclk は式（８）を利用して計算する。した
がって、式（９）で標準水平同期期間Ｌstandardは既に
知られた値なので、式（１１）により実際の水平同期期
間Ｌcurrent を求めると、現在ラインのジッタ量ΔＴ
lineが容易に求められる。一旦ラインジッタ量ΔＴline
を求めると、標準低域変換搬送色信号Ｆcuの１サイクル
に当たるジッタの時間成分ΔＴcuが次の通り求められ
る。
【００２７】 ΔＴcu＝１／Δｆ＝ΔＴline／ＣycFcu …式（１２） ここで、ΔＴlineはラインジッタの実際時間間隔であ
り、ＣycFcu は標準信号入力時の１ラインに対するＦcu
の全体サイクル数として予め定められた値（例えば、Ｎ
ＴＳＣの場合は６２９ＫＨｚ／１５．７５ＫＨｚ）であ
る。したがって、現在ラインのジッタを考慮した新たな
低域変換搬送信号ＮewFcuの周波数を計算する。
り、ＣycFcu は標準信号入力時の１ラインに対するＦcu
の全体サイクル数として予め定められた値（例えば、Ｎ
ＴＳＣの場合は６２９ＫＨｚ／１５．７５ＫＨｚ）であ
る。したがって、現在ラインのジッタを考慮した新たな
低域変換搬送信号ＮewFcuの周波数を計算する。
【００２８】標準低域変換搬送色信号Ｆcuの１サイクル
に対する間隔時間をＴcuとすれば、新たな低域変換搬送
色信号ＮewFcu は、次の通りである。
に対する間隔時間をＴcuとすれば、新たな低域変換搬送
色信号ＮewFcu は、次の通りである。
【００２９】
【数３】
【００３０】すなわち、ＮewFcu は、標準低域変換搬送
色信号Ｆcuの周波数で、｛ΔＴcu／(Ｔcu＋ΔＴcu) ｝
×Ｆcuとなる新たな項が追加されることが分かる。式
（１３）の結果をハードウェアで具現するために実際的
な場合を考慮すれば、通常のＶＣＲシステムではΔＴcu
《Ｔcuなのでこの関係を利用して数式を更に簡略化すれ
ば次の通りである。
色信号Ｆcuの周波数で、｛ΔＴcu／(Ｔcu＋ΔＴcu) ｝
×Ｆcuとなる新たな項が追加されることが分かる。式
（１３）の結果をハードウェアで具現するために実際的
な場合を考慮すれば、通常のＶＣＲシステムではΔＴcu
《Ｔcuなのでこの関係を利用して数式を更に簡略化すれ
ば次の通りである。
【００３１】
【数４】
【００３２】この式（１４）にΔＴcu＝ΔＴline／Ｃyc
Fcu を代入すれば、最終的な周波数は次のように計算さ
れる。
Fcu を代入すれば、最終的な周波数は次のように計算さ
れる。
【００３３】
【数５】
【００３４】したがって、図３の（Ａ）は、標準低域変
換搬送色信号の１サイクルを示した波形図であり、図３
の（Ｂ）は、ΔＴcuほど補正された新たな低域変換搬送
色信号の１サイクルを示した波形図であり、補正された
新たな低域変換搬送色信号は、標準低域変換搬送色信号
（図３の（Ａ））よりΔＴcuほど周期が長くなったこと
が分かる。
換搬送色信号の１サイクルを示した波形図であり、図３
の（Ｂ）は、ΔＴcuほど補正された新たな低域変換搬送
色信号の１サイクルを示した波形図であり、補正された
新たな低域変換搬送色信号は、標準低域変換搬送色信号
（図３の（Ａ））よりΔＴcuほど周期が長くなったこと
が分かる。
【００３５】図４は、本発明の理解を助けるためにモジ
ュロカウンタを利用して任意の周波数を有する信号の発
生を説明するための図面である。図４に示したモジュロ
カウンタの構成と動作は、C.P.SandbankerとJohn Wiley
& Sons により述べられた“DIGITAL TELEVISION”のpp
１３７−１３９に開示されている。本発明の理解を助け
るために例を挙げて説明することにする。
ュロカウンタを利用して任意の周波数を有する信号の発
生を説明するための図面である。図４に示したモジュロ
カウンタの構成と動作は、C.P.SandbankerとJohn Wiley
& Sons により述べられた“DIGITAL TELEVISION”のpp
１３７−１３９に開示されている。本発明の理解を助け
るために例を挙げて説明することにする。
【００３６】発生しようとする信号の周波数をＦsig 、
モジュロカウンタを動作させるクロックの周波数をＦ
clk と仮定すれば、２つの信号の比率は次のように表現
される。 Ｆsig ／Ｆclk ＝Ｘ／Ｙ …式（１６） Ｘ，Ｙは正の整数であり、相互間には公約数がない。
モジュロカウンタを動作させるクロックの周波数をＦ
clk と仮定すれば、２つの信号の比率は次のように表現
される。 Ｆsig ／Ｆclk ＝Ｘ／Ｙ …式（１６） Ｘ，Ｙは正の整数であり、相互間には公約数がない。
【００３７】例えば、Ｆsig ＝３７５／８ＫＨｚ、Ｆ
clk ＝８６４ＭＨｚの時、次のように表現される。 Ｆsig ／Ｆclk ＝Ｘ／Ｙ＝（３７５／８）／８６４ ＝３７５／６９１２＝１２５／２３０４ …式（１７） 前記式（１７）でＸ＝１２５、Ｙ＝２３０４である。
clk ＝８６４ＭＨｚの時、次のように表現される。 Ｆsig ／Ｆclk ＝Ｘ／Ｙ＝（３７５／８）／８６４ ＝３７５／６９１２＝１２５／２３０４ …式（１７） 前記式（１７）でＸ＝１２５、Ｙ＝２３０４である。
【００３８】例に挙げたＦsig を作るためには、ＲＯＭ
４７のアドレス個数はＹ＝２３０４と決定されるため、
１周期の信号を２３０４個に均等にサンプリングして貯
蔵しておき、データのアドレスは１２５ずつ増加してモ
ジュロ２３０４の演算結果として決定される。この時、
ＲＯＭ４７のサイズが２３０４に決定されれば、２n で
構成されるＲＯＭを利用する際にＮ＝１２を利用しなけ
ればならないため、残り領域のＲＯＭが浪費される場合
があり、また、Ｙの値が大きい場合にはＲＯＭのサイズ
が大きくなってしまうので、ハードウェアの負担が増加
する。したがって、ＲＯＭのサイズを一定した任意の適
切なサイズに調整すべき必要がある。
４７のアドレス個数はＹ＝２３０４と決定されるため、
１周期の信号を２３０４個に均等にサンプリングして貯
蔵しておき、データのアドレスは１２５ずつ増加してモ
ジュロ２３０４の演算結果として決定される。この時、
ＲＯＭ４７のサイズが２３０４に決定されれば、２n で
構成されるＲＯＭを利用する際にＮ＝１２を利用しなけ
ればならないため、残り領域のＲＯＭが浪費される場合
があり、また、Ｙの値が大きい場合にはＲＯＭのサイズ
が大きくなってしまうので、ハードウェアの負担が増加
する。したがって、ＲＯＭのサイズを一定した任意の適
切なサイズに調整すべき必要がある。
【００３９】次は、ＲＯＭの大きさが任意の周波数信号
により変わらず、一定した値として固定されて望む信号
を作る方法に対する説明である。前記式（１７）を整え
ると、次のように表現される。 Ｆsig ／Ｆclk ＝１２５／２３０４ ＝（２０４８×１２５）／（２０４８×２３０４） ＝（２０４８×１２５／２３０４）／２０４８ ＝（１１１＋１／９）／２０４８ ＝（Ｆcu3 ＋Ｆcu1 ／Ｆcu2 ）／Ｆcu4 …式（１８） 前記式（１８）で、ＲＯＭ４７のサイズは、第４係数Ｆ
cu4 により決定される。データのアドレスを決定するた
めには、第２加算器４４でＦcu3 ＋Ｆcu1 ／Ｆ cu2 ほど
Ｆclk の１周期毎に増加させ、第２モジュロレジスタ４
５から出力されるモジュロ演算結果がアドレスされるこ
とが分かる。ここで、Ｆcu1 ，Ｆcu2 ，Ｆcu3 ，Ｆcu4
はモジュロカウンティングのための第１ないし第４係数
である。
により変わらず、一定した値として固定されて望む信号
を作る方法に対する説明である。前記式（１７）を整え
ると、次のように表現される。 Ｆsig ／Ｆclk ＝１２５／２３０４ ＝（２０４８×１２５）／（２０４８×２３０４） ＝（２０４８×１２５／２３０４）／２０４８ ＝（１１１＋１／９）／２０４８ ＝（Ｆcu3 ＋Ｆcu1 ／Ｆcu2 ）／Ｆcu4 …式（１８） 前記式（１８）で、ＲＯＭ４７のサイズは、第４係数Ｆ
cu4 により決定される。データのアドレスを決定するた
めには、第２加算器４４でＦcu3 ＋Ｆcu1 ／Ｆ cu2 ほど
Ｆclk の１周期毎に増加させ、第２モジュロレジスタ４
５から出力されるモジュロ演算結果がアドレスされるこ
とが分かる。ここで、Ｆcu1 ，Ｆcu2 ，Ｆcu3 ，Ｆcu4
はモジュロカウンティングのための第１ないし第４係数
である。
【００４０】Ｆcu1 ／Ｆcu2 は整数でない実数値であ
り、ＲＯＭのアドレスは正の整数として決定されるた
め、Ｆcu1 ／Ｆcu2 の値を小数点以下は捨て、整数のみ
を取る方式を利用すべきである。すなわち、Ｆcu1 ／Ｆ
cu2 の演算は毎度加えて第１モジュロレジスタ４２でＦ
cu2 より大きい際には１を出力し、残りの場合は０を出
力させるモジュロＦcu2 の演算をすれば良い。
り、ＲＯＭのアドレスは正の整数として決定されるた
め、Ｆcu1 ／Ｆcu2 の値を小数点以下は捨て、整数のみ
を取る方式を利用すべきである。すなわち、Ｆcu1 ／Ｆ
cu2 の演算は毎度加えて第１モジュロレジスタ４２でＦ
cu2 より大きい際には１を出力し、残りの場合は０を出
力させるモジュロＦcu2 の演算をすれば良い。
【００４１】アドレスを計算する際に小数点を捨てるこ
とにより、生成されたデータの正確度は落ちるが、この
方式を利用すればＲＯＭのサイズが効率的に減らせる。
結局ＲＯＭのサイズを固定させる方式を利用すれば、２
回のモジュロ演算が必要であることが分かる。次いで、
図４を参照して説明したモジュロカウンタを利用してジ
ッタ補償された周波数信号ＮewFcu の発生方法を説明す
ることにする。
とにより、生成されたデータの正確度は落ちるが、この
方式を利用すればＲＯＭのサイズが効率的に減らせる。
結局ＲＯＭのサイズを固定させる方式を利用すれば、２
回のモジュロ演算が必要であることが分かる。次いで、
図４を参照して説明したモジュロカウンタを利用してジ
ッタ補償された周波数信号ＮewFcu の発生方法を説明す
ることにする。
【００４２】Ｆsig ＝Ｆcu（＝ジッタのない標準ＡＦＣ
キャリヤ信号）として式（１８）を異なる表現にすれば
次の通りである。
キャリヤ信号）として式（１８）を異なる表現にすれば
次の通りである。
【００４３】
【数６】
【００４４】この式を利用してＮewFcu を発生させよう
とすれば、式（１５）で、
とすれば、式（１５）で、
【００４５】
【数７】
【００４６】ここで、（Ｆcu3 ×Ｆcu2 ＋Ｆcu1 ）／
（ＣycFcu ×Ｔcu）は、システムにより決定される定数
であるＦcu1 ，Ｆcu2 ，Ｆcu3 ，Ｔcu，ＣycFcu の関数
なので、定数Ｋとすることができる。
（ＣycFcu ×Ｔcu）は、システムにより決定される定数
であるＦcu1 ，Ｆcu2 ，Ｆcu3 ，Ｔcu，ＣycFcu の関数
なので、定数Ｋとすることができる。
【００４７】
【数８】
【００４８】である。前記式（２０）を最終的にモジュ
ロカウンタの形態に作るためには、右辺のΔTline ×Ｋ
の値がラインジッタ量（＝ΔＴline）が変わるにつれ変
化するため、ライン毎に新たな係数値としてＦcu1 ，Ｆ
cu3 を可変とするべきである。ここで、Ｆcu2 ，Ｆcu4
はＲＯＭのサイズを決定する係数となるため、Ｆcu2，
Ｆcu4 は固定させておき、アドレスの増加量を示すＦcu
1 ，Ｆcu3 により所定の周波数を発生させうるので、ラ
インジッタ量の変換量によりＦcu1 ，Ｆcu3 を可変にさ
せて、新たな低域変換搬送色信号ＮewFcu を発生させ
る。
ロカウンタの形態に作るためには、右辺のΔTline ×Ｋ
の値がラインジッタ量（＝ΔＴline）が変わるにつれ変
化するため、ライン毎に新たな係数値としてＦcu1 ，Ｆ
cu3 を可変とするべきである。ここで、Ｆcu2 ，Ｆcu4
はＲＯＭのサイズを決定する係数となるため、Ｆcu2，
Ｆcu4 は固定させておき、アドレスの増加量を示すＦcu
1 ，Ｆcu3 により所定の周波数を発生させうるので、ラ
インジッタ量の変換量によりＦcu1 ，Ｆcu3 を可変にさ
せて、新たな低域変換搬送色信号ＮewFcu を発生させ
る。
【００４９】したがって、この係数の決定方法は次の通
りである。先ず項｜Ｆcu1 −ΔＴline×Ｋ｜／Ｆcu2 を
解く。前記項の商をＭ、余りをＲとする。Ｆcu1 −ΔＴ
line×Ｋ≧０なら、すなわち、標準低域変換搬送色信号
より長い周期の新たな低域変換色搬送信号を発生させよ
うとすれば、次の式（２１）と式（２２）のように表現
される。
りである。先ず項｜Ｆcu1 −ΔＴline×Ｋ｜／Ｆcu2 を
解く。前記項の商をＭ、余りをＲとする。Ｆcu1 −ΔＴ
line×Ｋ≧０なら、すなわち、標準低域変換搬送色信号
より長い周期の新たな低域変換色搬送信号を発生させよ
うとすれば、次の式（２１）と式（２２）のように表現
される。
【００５０】 ＮＦcu3 ＝Ｆcu3 ＋Ｍ …式（２１） ＮＦcu1 ＝Ｒ …式（２２） Ｆcu1 −ΔＴline×Ｋ＜０なら、すなわち、標準低域変
換搬送色信号より短い周期の新たな低域変換色搬送信号
を発生させようとすれば、次の式（２３）と式（２４）
のように表現される。
換搬送色信号より短い周期の新たな低域変換色搬送信号
を発生させようとすれば、次の式（２３）と式（２４）
のように表現される。
【００５１】 ＮＦcu3 ＝Ｆcu3 −Ｍ−１ …式（２３） ＮＦcu1 ＝Ｆcu2 −Ｒ …式（２４） ここで、ハードウェアの構成を簡単にするためにはＡＢ
Ｓ（Ｆcu1 −ΔＴline×Ｋ）の範囲が所定値（例えばＦ
cu2 ）以内なら、Ｍを所定数に固定し、Ｒのみを計算す
る方法を取り、ＮＦcu3 を可変とせずＮＦcu1 のみを計
算する等の様々な変形例がありうる。
Ｓ（Ｆcu1 −ΔＴline×Ｋ）の範囲が所定値（例えばＦ
cu2 ）以内なら、Ｍを所定数に固定し、Ｒのみを計算す
る方法を取り、ＮＦcu3 を可変とせずＮＦcu1 のみを計
算する等の様々な変形例がありうる。
【００５２】前記のように新たに求めた係数であるＮＦ
cu1 、ＮＦcu3 を利用したモジュロカウンタの出力は次
の通りである。
cu1 、ＮＦcu3 を利用したモジュロカウンタの出力は次
の通りである。
【００５３】
【数９】
【００５４】図５は、本実施例のよるデジタル自動周波
数調整方法を遂行するための流れ図である。図５におい
て、段階３０は初期化段階であり、段階３１は水平同期
の分離段階であり、段階３２は現ラインの水平同期分離
のエラー算出段階であり、段階３３は実際の水平同期期
間の算出段階であり、段階３４はジッタ量の算出段階で
あり、段階３５は補正程度の判断段階であり、段階３６
はモジュロカウンティングのための係数発生段階であ
り、段階３７は新たな低域変換搬送色信号の発生段階で
あり、段階３８は分離エラー処理段階であり、段階３９
は１水平同期期間１Ｈの遅延後に３１段階にフィードバ
ックする段階である。これを更に詳細に説明すれば、段
階３０では最初ラインの直ぐ前のラインの水平同期分離
エラーＨerror1は０に初期化され、段階３１では入力さ
れる水平同期信号からシステムクロックによりデジタル
水平同期信号を分離し、クロック数Ｎをカウントする。
段階３２では、現在ラインの水平同期分離エラーＨ
error2を、式（８）を利用して計算する。段階３３で
は、現在ラインの水平同期信号の実際期間（Ｌ
current ）を式（１１）を利用して計算し、段階３４で
は、現在ラインのジッタ量ΔＴlineを式（９）を利用し
て計算する。
数調整方法を遂行するための流れ図である。図５におい
て、段階３０は初期化段階であり、段階３１は水平同期
の分離段階であり、段階３２は現ラインの水平同期分離
のエラー算出段階であり、段階３３は実際の水平同期期
間の算出段階であり、段階３４はジッタ量の算出段階で
あり、段階３５は補正程度の判断段階であり、段階３６
はモジュロカウンティングのための係数発生段階であ
り、段階３７は新たな低域変換搬送色信号の発生段階で
あり、段階３８は分離エラー処理段階であり、段階３９
は１水平同期期間１Ｈの遅延後に３１段階にフィードバ
ックする段階である。これを更に詳細に説明すれば、段
階３０では最初ラインの直ぐ前のラインの水平同期分離
エラーＨerror1は０に初期化され、段階３１では入力さ
れる水平同期信号からシステムクロックによりデジタル
水平同期信号を分離し、クロック数Ｎをカウントする。
段階３２では、現在ラインの水平同期分離エラーＨ
error2を、式（８）を利用して計算する。段階３３で
は、現在ラインの水平同期信号の実際期間（Ｌ
current ）を式（１１）を利用して計算し、段階３４で
は、現在ラインのジッタ量ΔＴlineを式（９）を利用し
て計算する。
【００５５】段階３５では、Ｆcu1 −ΔＴline×（Ｆcu
3 ×Ｆcu2 ＋Ｆcu1 ／ＣycFcu ×Ｔ cu）を計算して、ラ
インジッタ量に応答する補正程度を判断する。段階３６
では、段階３５で計算された結果に基づいて、項｜Ｆcu
1 −ΔＴline×Ｋ｜／Ｆcu2、式（２１）ないし式（２
４）を利用してモジュロカウンティングのための補正係
数ＮＦcu1 ，ＮＦcu3 を計算する。段階３７では、式
（２５）を利用して新たな低域変換搬送色信号ＮewFcu
を発生する。
3 ×Ｆcu2 ＋Ｆcu1 ／ＣycFcu ×Ｔ cu）を計算して、ラ
インジッタ量に応答する補正程度を判断する。段階３６
では、段階３５で計算された結果に基づいて、項｜Ｆcu
1 −ΔＴline×Ｋ｜／Ｆcu2、式（２１）ないし式（２
４）を利用してモジュロカウンティングのための補正係
数ＮＦcu1 ，ＮＦcu3 を計算する。段階３７では、式
（２５）を利用して新たな低域変換搬送色信号ＮewFcu
を発生する。
【００５６】段階３８では、直ぐ前ラインの水平同期分
離エラーＨerror1に段階３２で算出した現在ラインの水
平同期分離エラーＨerror2を代入し、段階３９では１水
平同期期間１Ｈを遅延した後に、段階３１に戻って、次
の水平同期期間に対して同一の過程を反復遂行する。図
６は、本発明による自動周波数調整回路の一実施例によ
るブロック図である。
離エラーＨerror1に段階３２で算出した現在ラインの水
平同期分離エラーＨerror2を代入し、段階３９では１水
平同期期間１Ｈを遅延した後に、段階３１に戻って、次
の水平同期期間に対して同一の過程を反復遂行する。図
６は、本発明による自動周波数調整回路の一実施例によ
るブロック図である。
【００５７】図６に示した回路は、水平同期信号Ｈsync
と、システムクロック信号Ｆclk と、基準レベル値Ｔhr
とを入力して、第１および第２水平同期分離ポイント値
Ａ，Ｂを抽出し、１水平同期期間内のクロック個数Ｎと
デジタル水平同期信号ＭＨsy ncと３クロック遅延された
デジタル水平同期信号３ＤＭＨsyncとを出力する水平同
期変換部１００と、水平同期変換部１００から出力され
る水平同期分離ポイント値Ａ，Ｂと、デジタル水平同期
信号ＭＨsyncと、水平同期期間内のクロック個数Ｎとを
入力し、外部から基準レベル値Ｔhrと、システムクロッ
クの１周期Ｔcl k と、標準水平同期期間Ｌstandardとを
入力して、ラインジッタ量を算出するラインジッタ量算
出部２００と、システムクロックＦclk と、第１，第
２，第３係数Ｆcu1 ，Ｆcu2 ，Ｆcu3 と、定数Ｋと、ラ
インジッタ算出部２００から出力されるラインジッタ量
ΔＴlineと、水平同期変換部１００から出力される３ク
ロック遅延されたデジタル水平同期信号３ＤＭＨsyncと
を入力して、第１および第３補正係数ＮＦcu1 ，ＮＦcu
3 を出力する搬送色信号補正部３００と、搬送色信号補
正部３００から第１および第３補正係数ＮＦcu1 ，ＮＦ
cu3 と、第２および第４係数Ｆcu2 ，Ｆcu4 と、第４係
数の１／４値（Ｆcu／４）とを入力して、自動周波数調
整のための新たなサインおよびコサイン低域変換搬送色
信号ｓｉｎＦcu，ｃｏｓＦcuを発生するモジュロカウン
タ４００とから構成されている。
と、システムクロック信号Ｆclk と、基準レベル値Ｔhr
とを入力して、第１および第２水平同期分離ポイント値
Ａ，Ｂを抽出し、１水平同期期間内のクロック個数Ｎと
デジタル水平同期信号ＭＨsy ncと３クロック遅延された
デジタル水平同期信号３ＤＭＨsyncとを出力する水平同
期変換部１００と、水平同期変換部１００から出力され
る水平同期分離ポイント値Ａ，Ｂと、デジタル水平同期
信号ＭＨsyncと、水平同期期間内のクロック個数Ｎとを
入力し、外部から基準レベル値Ｔhrと、システムクロッ
クの１周期Ｔcl k と、標準水平同期期間Ｌstandardとを
入力して、ラインジッタ量を算出するラインジッタ量算
出部２００と、システムクロックＦclk と、第１，第
２，第３係数Ｆcu1 ，Ｆcu2 ，Ｆcu3 と、定数Ｋと、ラ
インジッタ算出部２００から出力されるラインジッタ量
ΔＴlineと、水平同期変換部１００から出力される３ク
ロック遅延されたデジタル水平同期信号３ＤＭＨsyncと
を入力して、第１および第３補正係数ＮＦcu1 ，ＮＦcu
3 を出力する搬送色信号補正部３００と、搬送色信号補
正部３００から第１および第３補正係数ＮＦcu1 ，ＮＦ
cu3 と、第２および第４係数Ｆcu2 ，Ｆcu4 と、第４係
数の１／４値（Ｆcu／４）とを入力して、自動周波数調
整のための新たなサインおよびコサイン低域変換搬送色
信号ｓｉｎＦcu，ｃｏｓＦcuを発生するモジュロカウン
タ４００とから構成されている。
【００５８】図７は図６に示した水平同期変換部１００
の具体的な回路図である。水平同期信号Ｈsyncをシステ
ムクロックＦclk 信号によりラッチさせる第１ラッチ１
０１と、第１ラッチ１０１にラッチ出力された水平同期
信号を、再びシステムクロックＦclk 信号によりラッチ
させる第２ラッチ１０２と、基準レベル値Ｔhrから第１
ラッチ１０１より出力される水平同期信号を減算する第
１減算器１０３と、第２ラッチ１０２にラッチ出力され
た水平同期信号から基準レベル値Ｔ hrを減算する第２減
算器１０４と、第１減算器１０３で減算出力された信号
と第２減算器１０４で減算出力された信号とを入力し
て、論理和するＯＲゲート１０５と、ＯＲゲート１０５
から出力される信号をシステムクロックＦclk 信号によ
り遅延させデジタル水平同期信号ＭＨsyncを出力する第
１フリップフロップ１０６と、第２ラッチ１０２にラッ
チ出力された信号を水平同期信号ＭＨsyncによりラッチ
させ、第１水平同期分離ポイント値Ａを出力する第３ラ
ッチ１０７と、第１ラッチ１０１にラッチ出力された信
号をデジタル水平同期信号ＭＨsyncによりラッチさせ、
第２水平同期分離ポイント値Ｂを出力する第４ラッチ１
０８と、第１フリップフロップ１０６から出力されるデ
ジタル水平同期信号をロード信号として入力して、シス
テムクロックＦclk 信号のクロック個数Ｎをカウンティ
ングするカウンタ１０９と、カウンタ１０９から出力さ
れるクロック個数Ｎをデジタル水平同期信号ＭＨsyncに
よりラッチさせる第５ラッチ１１０と、デジタル水平同
期信号ＭＨsyncをシステムクロックＦclk 信号により３
クロック遅延させて、３クロック遅延されたデジタル水
平同期信号３ＤＭＨsyncを出力する第２ないし第４フリ
ップフロップ１１１〜１１３とから構成されている。
の具体的な回路図である。水平同期信号Ｈsyncをシステ
ムクロックＦclk 信号によりラッチさせる第１ラッチ１
０１と、第１ラッチ１０１にラッチ出力された水平同期
信号を、再びシステムクロックＦclk 信号によりラッチ
させる第２ラッチ１０２と、基準レベル値Ｔhrから第１
ラッチ１０１より出力される水平同期信号を減算する第
１減算器１０３と、第２ラッチ１０２にラッチ出力され
た水平同期信号から基準レベル値Ｔ hrを減算する第２減
算器１０４と、第１減算器１０３で減算出力された信号
と第２減算器１０４で減算出力された信号とを入力し
て、論理和するＯＲゲート１０５と、ＯＲゲート１０５
から出力される信号をシステムクロックＦclk 信号によ
り遅延させデジタル水平同期信号ＭＨsyncを出力する第
１フリップフロップ１０６と、第２ラッチ１０２にラッ
チ出力された信号を水平同期信号ＭＨsyncによりラッチ
させ、第１水平同期分離ポイント値Ａを出力する第３ラ
ッチ１０７と、第１ラッチ１０１にラッチ出力された信
号をデジタル水平同期信号ＭＨsyncによりラッチさせ、
第２水平同期分離ポイント値Ｂを出力する第４ラッチ１
０８と、第１フリップフロップ１０６から出力されるデ
ジタル水平同期信号をロード信号として入力して、シス
テムクロックＦclk 信号のクロック個数Ｎをカウンティ
ングするカウンタ１０９と、カウンタ１０９から出力さ
れるクロック個数Ｎをデジタル水平同期信号ＭＨsyncに
よりラッチさせる第５ラッチ１１０と、デジタル水平同
期信号ＭＨsyncをシステムクロックＦclk 信号により３
クロック遅延させて、３クロック遅延されたデジタル水
平同期信号３ＤＭＨsyncを出力する第２ないし第４フリ
ップフロップ１１１〜１１３とから構成されている。
【００５９】図８は図６に示したラインジッタ量算出部
２００の具体的な回路図である。基準レベル値Ｔhrから
第２水平同期分離ポイント値Ｂを減算する第３減算器２
０１と、第１水平同期分離ポイント値Ａから第２水平同
期分離ポイント値Ｂを減算する第４減算器２０２と、第
３減算器２０１から出力される信号を第４減算器２０２
から出力される信号で割る第１除算器２０３と、第１除
算器２０３から出力される信号をデジタル水平同期信号
ＭＨsyncにより遅延させて、第２分離エラー信号Ｈ
error2／Ｔclk を出力する第５フリップフロップ２０４
と、第５フリップフロップ２０４から出力される第２分
離エラー信号Ｈerror2／Ｔclk をデジタル水平同期信号
ＭＨsyncにより遅延させて第１分離エラー信号Ｈerror1
／Ｔclkを出力する第６フリップフロップ２０５と、第
６フリップフロップ２０５から出力される第１分離エラ
ー信号Ｈerror1／Ｔclk から第５フリップフロップ２０
４から出力される第２分離エラー信号Ｈerror2／Ｔclk
を減算してエラー差分値を出力する第５減算器２０６
と、第５減算器２０６から出力されるエラー差分値と図
７の第５ラッチ１１０から出力される１水平同期期間内
のクロック個数Ｎを加算する第１加算器２０７と、第１
加算器２０７で加算出力された信号とシステムクロック
の１周期Ｔclk を乗算して、実際の水平同期期間Ｌ
current を出力する第１乗算器２０８と、第１乗算器２
０８から出力される実際の水平同期期間Ｌcu rrent から
標準水平同期期間Ｌstandardを減算して、ラインジッタ
量ΔＴlineを出力する第６減算器２０９とから構成され
ている。
２００の具体的な回路図である。基準レベル値Ｔhrから
第２水平同期分離ポイント値Ｂを減算する第３減算器２
０１と、第１水平同期分離ポイント値Ａから第２水平同
期分離ポイント値Ｂを減算する第４減算器２０２と、第
３減算器２０１から出力される信号を第４減算器２０２
から出力される信号で割る第１除算器２０３と、第１除
算器２０３から出力される信号をデジタル水平同期信号
ＭＨsyncにより遅延させて、第２分離エラー信号Ｈ
error2／Ｔclk を出力する第５フリップフロップ２０４
と、第５フリップフロップ２０４から出力される第２分
離エラー信号Ｈerror2／Ｔclk をデジタル水平同期信号
ＭＨsyncにより遅延させて第１分離エラー信号Ｈerror1
／Ｔclkを出力する第６フリップフロップ２０５と、第
６フリップフロップ２０５から出力される第１分離エラ
ー信号Ｈerror1／Ｔclk から第５フリップフロップ２０
４から出力される第２分離エラー信号Ｈerror2／Ｔclk
を減算してエラー差分値を出力する第５減算器２０６
と、第５減算器２０６から出力されるエラー差分値と図
７の第５ラッチ１１０から出力される１水平同期期間内
のクロック個数Ｎを加算する第１加算器２０７と、第１
加算器２０７で加算出力された信号とシステムクロック
の１周期Ｔclk を乗算して、実際の水平同期期間Ｌ
current を出力する第１乗算器２０８と、第１乗算器２
０８から出力される実際の水平同期期間Ｌcu rrent から
標準水平同期期間Ｌstandardを減算して、ラインジッタ
量ΔＴlineを出力する第６減算器２０９とから構成され
ている。
【００６０】図９の（Ａ）ないし（Ｃ）は、図８に示し
たブロックＴの他の変形例を説明するための図面であ
る。図９の（Ａ）〜（Ｃ）については、追って詳細に説
明する。図１０は、図６に示した搬送色信号補正部１０
０の具体的な回路図である。ラインジッタ量ΔＴlineと
システムにより決定された定数Ｋを乗算する第２乗算器
３０１と、第１係数Ｆcu1 から第２乗算器３０１で乗算
された信号を減算する第７減算器３０２と、第７減算器
３０２で減算された信号の絶対値を出力する絶対値回路
（ＡＢＳ）３０３と、第２係数Ｆcu2 を絶対値回路３０
３から出力された絶対値で割って商Ｍと余りＲとを出力
する第２除算器３０４と、第２除算器３０４から出力さ
れる商Ｍと第７減算器３０２から減算出力された信号Ｍ
ＳＢとを排他論理和して出力する第１ＥＸＯＲゲート３
０５と、第３係数Ｆcu3 と第１第１ＥＸＯＲゲート３０
５から出力される信号とを加算する第２加算器３０６
と、第２加算器３０６で加算された信号を３クロック遅
延されたデジタル水平同期信号３ＤＭＨsyncに同期させ
て出力する第６ラッチ３０７と、第６ラッチ３０７にラ
ッチ出力された信号ＰＮＦcu3 をシステムクロック信号
Ｆclk に同期させた第３補正係数ＮＦcu3 として出力す
る第７ラッチ３０８と、第２除算器３０４から出力され
る余りＲと第７減算器３０２から減算出力された信号の
ＭＳＢとを排他論理和して出力する第２ＥＸＯＲゲート
３０９と、第７減算器３０２で減算出力された信号のＭ
ＳＢと第２係数Ｆcu2 とを論理積するＡＮＤゲート３１
０と、第７減算器３０２から減算出力された信号のＭＳ
Ｂと第２ＥＸＯＲゲート３０９から出力される信号とに
ＡＮＤゲート３１０から出力される信号を加算する第３
加算器３１１と、第３加算器３１１から加算された信号
を３クロック遅延されたデジタル水平同期信号３ＤＭＨ
syncに同期させて出力する第８ラッチ３１２と、第８ラ
ッチ３１２にラッチ出力された信号ＰＮＦcu1 をシステ
ムクロック信号Ｆ clk に同期させた第１補正係数ＮＦcu
1 として出力する第９ラッチ３１３とから構成されてい
る。
たブロックＴの他の変形例を説明するための図面であ
る。図９の（Ａ）〜（Ｃ）については、追って詳細に説
明する。図１０は、図６に示した搬送色信号補正部１０
０の具体的な回路図である。ラインジッタ量ΔＴlineと
システムにより決定された定数Ｋを乗算する第２乗算器
３０１と、第１係数Ｆcu1 から第２乗算器３０１で乗算
された信号を減算する第７減算器３０２と、第７減算器
３０２で減算された信号の絶対値を出力する絶対値回路
（ＡＢＳ）３０３と、第２係数Ｆcu2 を絶対値回路３０
３から出力された絶対値で割って商Ｍと余りＲとを出力
する第２除算器３０４と、第２除算器３０４から出力さ
れる商Ｍと第７減算器３０２から減算出力された信号Ｍ
ＳＢとを排他論理和して出力する第１ＥＸＯＲゲート３
０５と、第３係数Ｆcu3 と第１第１ＥＸＯＲゲート３０
５から出力される信号とを加算する第２加算器３０６
と、第２加算器３０６で加算された信号を３クロック遅
延されたデジタル水平同期信号３ＤＭＨsyncに同期させ
て出力する第６ラッチ３０７と、第６ラッチ３０７にラ
ッチ出力された信号ＰＮＦcu3 をシステムクロック信号
Ｆclk に同期させた第３補正係数ＮＦcu3 として出力す
る第７ラッチ３０８と、第２除算器３０４から出力され
る余りＲと第７減算器３０２から減算出力された信号の
ＭＳＢとを排他論理和して出力する第２ＥＸＯＲゲート
３０９と、第７減算器３０２で減算出力された信号のＭ
ＳＢと第２係数Ｆcu2 とを論理積するＡＮＤゲート３１
０と、第７減算器３０２から減算出力された信号のＭＳ
Ｂと第２ＥＸＯＲゲート３０９から出力される信号とに
ＡＮＤゲート３１０から出力される信号を加算する第３
加算器３１１と、第３加算器３１１から加算された信号
を３クロック遅延されたデジタル水平同期信号３ＤＭＨ
syncに同期させて出力する第８ラッチ３１２と、第８ラ
ッチ３１２にラッチ出力された信号ＰＮＦcu1 をシステ
ムクロック信号Ｆ clk に同期させた第１補正係数ＮＦcu
1 として出力する第９ラッチ３１３とから構成されてい
る。
【００６１】図１１は、図７に示したモジュロカウンタ
４００の具体的な回路図である。図１０の第７ラッチ３
０８から出力される第１補正係数ＮＦcu1 と第１バッフ
ァ４０３から出力される信号とを加算する第４加算器４
０１と、第４加算器４０１で加算された信号をモジュロ
演算して出力し、演算された値が第２係数Ｆcu2値とな
るとキャリ信号Ｃを出力する第１モジュロレジスタ４０
２と、第１モジュロレジスタ４０２でモジュロ演算した
値を入力してねシステムクロック信号Ｆcl k によりバッ
ファリングして出力する第１バッファ４０３と、第１モ
ジュロレジスタ４０２から出力されるキャリ信号Ｃおよ
び第２バッファ４０６の出力信号と図１０の第９ラッチ
３１３から出力される第３補正係数ＮＦcu3 とを加算す
る第５加算器４０４と、第５加算器４０４で加算された
信号を第４係数Ｆcu４とモジュロ演算する第２モジュロ
レジスタ４０５と、第２モジュロレジスタ４０５の出力
をシステムクロック信号Ｆclk によりバッファリングし
て出力する第２バッファ４０６と、第２バッファ４０６
から出力される信号と第４係数Ｆcu2 の１／４値とを加
算する第６加算器４０７と、第６加算器４０７から出力
される信号と第２バッファ４０６から出力される信号と
をシステムクロック信号Ｆclk により選択するマルチプ
レクサ４０８と、マルチプレクサ４０８から選択出力さ
れた信号を入力して、サイン低域変換搬送色信号ｓｉｎ
Ｆcuとコサイン低域変換搬送色信号ｃｏｓＦcuを出力す
るＲＯＭ４０９とから構成されている。
４００の具体的な回路図である。図１０の第７ラッチ３
０８から出力される第１補正係数ＮＦcu1 と第１バッフ
ァ４０３から出力される信号とを加算する第４加算器４
０１と、第４加算器４０１で加算された信号をモジュロ
演算して出力し、演算された値が第２係数Ｆcu2値とな
るとキャリ信号Ｃを出力する第１モジュロレジスタ４０
２と、第１モジュロレジスタ４０２でモジュロ演算した
値を入力してねシステムクロック信号Ｆcl k によりバッ
ファリングして出力する第１バッファ４０３と、第１モ
ジュロレジスタ４０２から出力されるキャリ信号Ｃおよ
び第２バッファ４０６の出力信号と図１０の第９ラッチ
３１３から出力される第３補正係数ＮＦcu3 とを加算す
る第５加算器４０４と、第５加算器４０４で加算された
信号を第４係数Ｆcu４とモジュロ演算する第２モジュロ
レジスタ４０５と、第２モジュロレジスタ４０５の出力
をシステムクロック信号Ｆclk によりバッファリングし
て出力する第２バッファ４０６と、第２バッファ４０６
から出力される信号と第４係数Ｆcu2 の１／４値とを加
算する第６加算器４０７と、第６加算器４０７から出力
される信号と第２バッファ４０６から出力される信号と
をシステムクロック信号Ｆclk により選択するマルチプ
レクサ４０８と、マルチプレクサ４０８から選択出力さ
れた信号を入力して、サイン低域変換搬送色信号ｓｉｎ
Ｆcuとコサイン低域変換搬送色信号ｃｏｓＦcuを出力す
るＲＯＭ４０９とから構成されている。
【００６２】図１２の（Ａ）ないし（Ｑ）は、本実施例
における各部の動作波形を示す図である。前述した図６
ないし図１２を参照して本実施例を更に詳細に説明す
る。まず、図６に示した回路の動作を説明することにす
る。水平同期変換部１００に入力される信号がデジタル
水平同期信号なら、Ａ／Ｄ変換器（図示せず）を経た信
号である。水平同期変換部１００では流入される水平同
期信号Ｈsyncとシステムクロック信号Ｆclk とを入力し
て、第１および第２水平同期分離ポイント値Ａ，Ｂを抽
出し、１水平同期期間内のクロック個数Ｎとデジタル水
平同期信号ＭＨsyncと３クロック遅延されたデジタル水
平同期信号３ＤＭＨsyncとを出力する。
における各部の動作波形を示す図である。前述した図６
ないし図１２を参照して本実施例を更に詳細に説明す
る。まず、図６に示した回路の動作を説明することにす
る。水平同期変換部１００に入力される信号がデジタル
水平同期信号なら、Ａ／Ｄ変換器（図示せず）を経た信
号である。水平同期変換部１００では流入される水平同
期信号Ｈsyncとシステムクロック信号Ｆclk とを入力し
て、第１および第２水平同期分離ポイント値Ａ，Ｂを抽
出し、１水平同期期間内のクロック個数Ｎとデジタル水
平同期信号ＭＨsyncと３クロック遅延されたデジタル水
平同期信号３ＤＭＨsyncとを出力する。
【００６３】ラインジッタ量算出部２００は、水平同期
変換部１００から出力される第１および第２水平同期分
離ポイント値Ａ，Ｂとデジタル水平同期信号ＭＨsyncと
水平同期内のクロック個数値Ｎとを入力して、システム
クロックＦclk 信号により実際の水平同期期間を算出
し、実際の水平同期期間から標準水平同期期間Ｌstanda
rdを減算してラインジッタ量ΔＴlineを算出する。
変換部１００から出力される第１および第２水平同期分
離ポイント値Ａ，Ｂとデジタル水平同期信号ＭＨsyncと
水平同期内のクロック個数値Ｎとを入力して、システム
クロックＦclk 信号により実際の水平同期期間を算出
し、実際の水平同期期間から標準水平同期期間Ｌstanda
rdを減算してラインジッタ量ΔＴlineを算出する。
【００６４】搬送色信号補正部３００は、第１ないし第
３係数Ｆcu1 ，Ｆcu2 ，Ｆcu3 とラインジッタ量算出部
２００から出力されるラインジッタ量ΔＴlineとを入力
して、モジュロカウンティングのための第１および第３
補正係数ＮＦcu1 ，ＮＦcu3を出力する。モジュロカウ
ンタ４００は、搬送色信号補正部３００から出力される
第１および第３補正係数ＮＦcu1 ，ＮＦcu3 と、外部か
ら入力される第２および第４係数Ｆcu2 ，Ｆcu４と、第
４係数の１／４値（Ｆcu／４）とを入力して、自動周波
数調整のための新たな低域変換搬送色信号ｓｉｎＦcu，
ｃｏｓＦcuを発生する。
３係数Ｆcu1 ，Ｆcu2 ，Ｆcu3 とラインジッタ量算出部
２００から出力されるラインジッタ量ΔＴlineとを入力
して、モジュロカウンティングのための第１および第３
補正係数ＮＦcu1 ，ＮＦcu3を出力する。モジュロカウ
ンタ４００は、搬送色信号補正部３００から出力される
第１および第３補正係数ＮＦcu1 ，ＮＦcu3 と、外部か
ら入力される第２および第４係数Ｆcu2 ，Ｆcu４と、第
４係数の１／４値（Ｆcu／４）とを入力して、自動周波
数調整のための新たな低域変換搬送色信号ｓｉｎＦcu，
ｃｏｓＦcuを発生する。
【００６５】前記のように新たな低域変換搬送色信号を
発生する動作を、図７ないし図１２を参照して具体的に
説明することにする。図７で第１ラッチ１０１は、図１
２の（Ｂ）に示したＡ／Ｄ変換後の水平同期信号Ｈsync
を入力して図１２の（Ａ）に示したようなシステムクロ
ックＦclk 信号によりラッチさせる。第２ラッチ１０２
は、第１ラッチ１０１にラッチ出力された水平同期信号
を再びシステムクロックＦclk 信号によりラッチさせて
出力する。第１減算器１０３は、水平同期分離のための
基準レベル値Ｔhrから第１ラッチ１０１にラッチ出力さ
れた水平同期信号を減算する。
発生する動作を、図７ないし図１２を参照して具体的に
説明することにする。図７で第１ラッチ１０１は、図１
２の（Ｂ）に示したＡ／Ｄ変換後の水平同期信号Ｈsync
を入力して図１２の（Ａ）に示したようなシステムクロ
ックＦclk 信号によりラッチさせる。第２ラッチ１０２
は、第１ラッチ１０１にラッチ出力された水平同期信号
を再びシステムクロックＦclk 信号によりラッチさせて
出力する。第１減算器１０３は、水平同期分離のための
基準レベル値Ｔhrから第１ラッチ１０１にラッチ出力さ
れた水平同期信号を減算する。
【００６６】第２減算器１０４は、第２ラッチ１０２に
ラッチ出力された水平同期信号から水平同期分離のため
の基準レベル値Ｔhrを減算する。ＯＲゲート１０５は、
第１減算器１０３で減算出力された信号のＭＳＢと第２
減算器１０４で減算出力された信号のＭＳＢとを論理和
して、図１２の（Ｃ）に示したような信号を出力する。
この際、ＯＲゲート１０５の出力は、第１および第２水
平同期分離ポイントが全部検出されれば、システムクロ
ックの１周期の間“ハイ”信号を出力する。
ラッチ出力された水平同期信号から水平同期分離のため
の基準レベル値Ｔhrを減算する。ＯＲゲート１０５は、
第１減算器１０３で減算出力された信号のＭＳＢと第２
減算器１０４で減算出力された信号のＭＳＢとを論理和
して、図１２の（Ｃ）に示したような信号を出力する。
この際、ＯＲゲート１０５の出力は、第１および第２水
平同期分離ポイントが全部検出されれば、システムクロ
ックの１周期の間“ハイ”信号を出力する。
【００６７】第１フリップフロップ１０６は、ＯＲゲー
ト１０５の反転出力を反転クロック端子に入力されるシ
ステムクロックＦclk 信号により所定値遅延させて、図
１２の（Ｄ）に示したようなデジタル水平同期信号ＭＨ
syncを出力する。第３ラッチ１０７は、第２ラッチ１０
２にラッチ出力された信号を入力してデジタル水平同期
信号ＭＨsyncによりラッチさせて、図１２の（Ｈ）に示
したような第１水平同期分離ポイント値Ａを出力する。
第４ラッチ１０８は、第１ラッチ１０１にラッチ出力さ
れた信号を入力してデジタル水平同期信号ＭＨsyncによ
りラッチさせて、図１２の（Ｉ）に示したような第２水
平同期分離ポイント値Ｂを出力する。
ト１０５の反転出力を反転クロック端子に入力されるシ
ステムクロックＦclk 信号により所定値遅延させて、図
１２の（Ｄ）に示したようなデジタル水平同期信号ＭＨ
syncを出力する。第３ラッチ１０７は、第２ラッチ１０
２にラッチ出力された信号を入力してデジタル水平同期
信号ＭＨsyncによりラッチさせて、図１２の（Ｈ）に示
したような第１水平同期分離ポイント値Ａを出力する。
第４ラッチ１０８は、第１ラッチ１０１にラッチ出力さ
れた信号を入力してデジタル水平同期信号ＭＨsyncによ
りラッチさせて、図１２の（Ｉ）に示したような第２水
平同期分離ポイント値Ｂを出力する。
【００６８】カウンタ１０９は、第１フリップフロップ
１０６に出力されるデジタル水平同期信号ＭＨsyncを反
転ロ−ド信号ＬＤに入力して、図１２の（Ｆ）に示した
ように１水平同期期間内のクロックの個数Ｎをカウンテ
ィングする。第５ラッチ１１０は、カウンタ１０９から
出力されるクロックの個数Ｎをデジタル水平同期信号Ｍ
Ｈsyncによりラッチさせ、図１２の（Ｇ）に示したよう
に出力する。
１０６に出力されるデジタル水平同期信号ＭＨsyncを反
転ロ−ド信号ＬＤに入力して、図１２の（Ｆ）に示した
ように１水平同期期間内のクロックの個数Ｎをカウンテ
ィングする。第５ラッチ１１０は、カウンタ１０９から
出力されるクロックの個数Ｎをデジタル水平同期信号Ｍ
Ｈsyncによりラッチさせ、図１２の（Ｇ）に示したよう
に出力する。
【００６９】第２ないし第４フリップフロップ１１１〜
１１３は、デジタル水平同期信号ＭＨsyncをシステムク
ロック信号Ｆclk により３クロック遅延させ、図１２の
（Ｅ）に示したように３クロック遅延されたデジタル水
平同期信号３ＤＭＨsyncを出力する。図８に示した第３
減算器２０１は、水平同期分離のための基準レベル値Ｔ
hrから図７の第４ラッチ１０８から出力される第２水平
同期分離ポイント値Ｂを減算する。第４減算器２０２
は、図７の第３ラッチ１０７より出力される第１水平同
期分離ポイント値Ａから第２水平同期分離ポイント値Ｂ
を減算する。第１除算器２０３は、第３減算器２０１か
ら出力される信号を第４減算器２０２から出力される信
号で割って出力する。
１１３は、デジタル水平同期信号ＭＨsyncをシステムク
ロック信号Ｆclk により３クロック遅延させ、図１２の
（Ｅ）に示したように３クロック遅延されたデジタル水
平同期信号３ＤＭＨsyncを出力する。図８に示した第３
減算器２０１は、水平同期分離のための基準レベル値Ｔ
hrから図７の第４ラッチ１０８から出力される第２水平
同期分離ポイント値Ｂを減算する。第４減算器２０２
は、図７の第３ラッチ１０７より出力される第１水平同
期分離ポイント値Ａから第２水平同期分離ポイント値Ｂ
を減算する。第１除算器２０３は、第３減算器２０１か
ら出力される信号を第４減算器２０２から出力される信
号で割って出力する。
【００７０】第５フリップフロップ２０４は、第１除算
器２０３から出力される信号をデジタル水平同期信号Ｍ
Ｈsyncにより遅延させ、図１２の（Ｋ）に示したような
第２分離エラー信号Ｈerror ２／Ｔclk を出力する。こ
の際の出力は、現在ラインの水平同期分離エラー信号と
なる。第６フリップフロップ２０５は、第５フリップフ
ロップ２０４から出力される第２分離エラー信号Ｈ
error ２／Ｔclk をデジタル水平同期信号ＭＨsyncによ
り遅延させ、図１２の（Ｊ）に示したような第１分離エ
ラー信号Ｈerror １／Ｔclk を出力する。この際の出力
は式（８）のように示され、直ぐ前ラインの水平同期分
離エラー信号となる。
器２０３から出力される信号をデジタル水平同期信号Ｍ
Ｈsyncにより遅延させ、図１２の（Ｋ）に示したような
第２分離エラー信号Ｈerror ２／Ｔclk を出力する。こ
の際の出力は、現在ラインの水平同期分離エラー信号と
なる。第６フリップフロップ２０５は、第５フリップフ
ロップ２０４から出力される第２分離エラー信号Ｈ
error ２／Ｔclk をデジタル水平同期信号ＭＨsyncによ
り遅延させ、図１２の（Ｊ）に示したような第１分離エ
ラー信号Ｈerror １／Ｔclk を出力する。この際の出力
は式（８）のように示され、直ぐ前ラインの水平同期分
離エラー信号となる。
【００７１】第５減算器２０６は、第５フリップフロッ
プ２０４より出力される第１分離エラー信号Ｈerror １
／Ｔclk から第６フリップフロップ２０５より出力され
る第２分離エラー信号Ｈerror ２／Ｔclk を減算してエ
ラー差分値を算出する。第１加算器２０７は、第５減算
器２０６から出力されるエラー差分値と図７に示した第
５ラッチ１１０から出力される１水平同期期間内のクロ
ック信号個数Ｎを加算する。第１乗算器２０８は、第１
加算器２０７から加算出力された信号と水平同期分離時
用いられたシステムクロック信号Ｆclk の１周期に当た
る時間Ｔclk を乗算して、実際の水平同期期間Ｌ
current を出力する。この際の出力は式（１１）のよう
に示される。第６減算器２０９は、第１乗算器２０８か
ら出力される実際の水平同期期間Ｌcurrent から標準水
平同期期間Ｌstandardを減算してラインジッタ量ΔＴ
lineを出力する。
プ２０４より出力される第１分離エラー信号Ｈerror １
／Ｔclk から第６フリップフロップ２０５より出力され
る第２分離エラー信号Ｈerror ２／Ｔclk を減算してエ
ラー差分値を算出する。第１加算器２０７は、第５減算
器２０６から出力されるエラー差分値と図７に示した第
５ラッチ１１０から出力される１水平同期期間内のクロ
ック信号個数Ｎを加算する。第１乗算器２０８は、第１
加算器２０７から加算出力された信号と水平同期分離時
用いられたシステムクロック信号Ｆclk の１周期に当た
る時間Ｔclk を乗算して、実際の水平同期期間Ｌ
current を出力する。この際の出力は式（１１）のよう
に示される。第６減算器２０９は、第１乗算器２０８か
ら出力される実際の水平同期期間Ｌcurrent から標準水
平同期期間Ｌstandardを減算してラインジッタ量ΔＴ
lineを出力する。
【００７２】ここで、水平同期分離エラーは、図８に示
したブロックＴの代わりに図９の（Ｃ）によっても得ら
れる。図９の（Ａ），（Ｂ）において、横方向の点線は
水平同期信号を判定する基準レベルを示し、縦方向の点
線“ｇ”は実際の水平同期期間の開始点であり、縦方向
の点線“ｈ”はシステムクロックの上昇エッジで分離さ
れるデジタル水平同期期間の開始点であり、“ｇ”と
“ｈ”との差が水平同期分離エラーＨerror である。ま
た、“Ａ”は第１水平同期分離ポイント値であり、
“Ｂ”は第２水平同期分離ポイント値である。
したブロックＴの代わりに図９の（Ｃ）によっても得ら
れる。図９の（Ａ），（Ｂ）において、横方向の点線は
水平同期信号を判定する基準レベルを示し、縦方向の点
線“ｇ”は実際の水平同期期間の開始点であり、縦方向
の点線“ｈ”はシステムクロックの上昇エッジで分離さ
れるデジタル水平同期期間の開始点であり、“ｇ”と
“ｈ”との差が水平同期分離エラーＨerror である。ま
た、“Ａ”は第１水平同期分離ポイント値であり、
“Ｂ”は第２水平同期分離ポイント値である。
【００７３】三角形“ｅ”と三角形“ｆ”は類似した形
であり、三角形“ｅ”の直角辺は既に知られた値で求め
られ、三角形“ｆ”の直角辺の一方も知ることができる
ため、次のような比例式（２６）が成立する。 （Ａ＋Ｂ）：Ｔclk ＝Ｂ：Ｈerror …式（２６） したがって、分離エラー信号（Ｈerror ／Ｔclk ）は次
の通りである。
であり、三角形“ｅ”の直角辺は既に知られた値で求め
られ、三角形“ｆ”の直角辺の一方も知ることができる
ため、次のような比例式（２６）が成立する。 （Ａ＋Ｂ）：Ｔclk ＝Ｂ：Ｈerror …式（２６） したがって、分離エラー信号（Ｈerror ／Ｔclk ）は次
の通りである。
【００７４】 Ｈerror1／Ｔclk ＝ Ｂ／（Ａ＋Ｂ） …式（２７） 式（２７）をハードウェアで具現した回路は、図９の
（Ｃ）に示した通りである。図９の（Ｃ）で、加算器２
１では第１および第２水平同期分離ポイント値Ａ，Ｂを
加算する。除算器２０では、第２水平同期分離ポイント
値Ｂを加算器２１で加算した結果Ａ＋Ｂで割って出力す
れば、この値が、すなわち分離エラー信号Ｈ error ／Ｔ
clk である。
（Ｃ）に示した通りである。図９の（Ｃ）で、加算器２
１では第１および第２水平同期分離ポイント値Ａ，Ｂを
加算する。除算器２０では、第２水平同期分離ポイント
値Ｂを加算器２１で加算した結果Ａ＋Ｂで割って出力す
れば、この値が、すなわち分離エラー信号Ｈ error ／Ｔ
clk である。
【００７５】一方、図１０に示した第２乗算器３０１
は、図８の第６減算器２０９から出力されるラインジッ
タ量ΔＴlineと定数Ｋとを乗算する。第７減算器３０２
は、第１係数Ｆcu1 から第２乗算器３０１で乗算した信
号を減算する。この際、定数Ｋは式（２０）で説明した
ようにＦcu3 ×Ｆcu2 ＋Ｆcu1 ／ＣycFcu ×Ｔcuであ
る。絶対値回路３０３は、第７減算器３０２で減算され
た信号のを絶対値を取って出力する。第２除算器３０４
は、第２係数Ｆcu2 を絶対値回路３０３で絶対値を取っ
た信号で割って、商Ｍと余りＲとを出力する。
は、図８の第６減算器２０９から出力されるラインジッ
タ量ΔＴlineと定数Ｋとを乗算する。第７減算器３０２
は、第１係数Ｆcu1 から第２乗算器３０１で乗算した信
号を減算する。この際、定数Ｋは式（２０）で説明した
ようにＦcu3 ×Ｆcu2 ＋Ｆcu1 ／ＣycFcu ×Ｔcuであ
る。絶対値回路３０３は、第７減算器３０２で減算され
た信号のを絶対値を取って出力する。第２除算器３０４
は、第２係数Ｆcu2 を絶対値回路３０３で絶対値を取っ
た信号で割って、商Ｍと余りＲとを出力する。
【００７６】第１ＥＸＯＲゲート３０５は、第２除算器
３０４から出力される商Ｍと第７減算器３０２から減算
出力される信号のＭＳＢとを排他論理和する。第２加算
器３０６は、第３係数Ｆcu3 と第１ＥＸＯＲゲート３０
５から出力される信号を加算する。第６ラッチ３０７
は、第２加算器３０６で加算された信号を３クロック遅
延されたデジタル水平同期信号３ＭＤＨsyncに同期さ
せ、図１２の（Ｍ）に示したような信号ＰＮＦcu3 を出
力する。第７ラッチ３０８は、第６ラッチ３０７にラッ
チ出力された信号をシステムクロック信号Ｆclk に同期
させ、図１２の（Ｐ）に示したように第３補正係数ＮＦ
cu3 を出力する。第７ラッチ３０８の出力は、式（２
１）または式（２３）として表現される。
３０４から出力される商Ｍと第７減算器３０２から減算
出力される信号のＭＳＢとを排他論理和する。第２加算
器３０６は、第３係数Ｆcu3 と第１ＥＸＯＲゲート３０
５から出力される信号を加算する。第６ラッチ３０７
は、第２加算器３０６で加算された信号を３クロック遅
延されたデジタル水平同期信号３ＭＤＨsyncに同期さ
せ、図１２の（Ｍ）に示したような信号ＰＮＦcu3 を出
力する。第７ラッチ３０８は、第６ラッチ３０７にラッ
チ出力された信号をシステムクロック信号Ｆclk に同期
させ、図１２の（Ｐ）に示したように第３補正係数ＮＦ
cu3 を出力する。第７ラッチ３０８の出力は、式（２
１）または式（２３）として表現される。
【００７７】第２ＥＸＯＲゲート３０９は、第２除算器
３０４から出力される余りＲと第７減算器３０２で減算
された信号のＭＳＢとを排他論理和する。ＡＮＤゲート
３１０は、第７減算器３０２で減算された信号のＭＳＢ
と第２係数Ｆcu2 とを論理積する。第３加算器３１１
は、第７減算器３０２で減算された信号のＭＳＢと、第
２ＥＸＯＲゲート３０９から出力される信号と、ＡＮＤ
ゲート３１０から論理積した信号とを加算する。第８ラ
ッチ３１２は、第３加算器３１１で加算された信号を３
クロック遅延されたデジタル水平同期信号３ＤＭＨsync
に同期させ、図１２の（Ｌ）に示したような信号ＰＮＦ
cu1 を出力する。第９ラッチ３１３は、第８ラッチ３１
２にラッチ出力された信号をシステムクロック信号Ｆ
clk に同期させ、図１２の（Ｎ）に示したように第１補
正係数ＮＦcu1 を出力する。第９ラッチ３１３の出力
は、式（２２）または式（２４）と表現される。
３０４から出力される余りＲと第７減算器３０２で減算
された信号のＭＳＢとを排他論理和する。ＡＮＤゲート
３１０は、第７減算器３０２で減算された信号のＭＳＢ
と第２係数Ｆcu2 とを論理積する。第３加算器３１１
は、第７減算器３０２で減算された信号のＭＳＢと、第
２ＥＸＯＲゲート３０９から出力される信号と、ＡＮＤ
ゲート３１０から論理積した信号とを加算する。第８ラ
ッチ３１２は、第３加算器３１１で加算された信号を３
クロック遅延されたデジタル水平同期信号３ＤＭＨsync
に同期させ、図１２の（Ｌ）に示したような信号ＰＮＦ
cu1 を出力する。第９ラッチ３１３は、第８ラッチ３１
２にラッチ出力された信号をシステムクロック信号Ｆ
clk に同期させ、図１２の（Ｎ）に示したように第１補
正係数ＮＦcu1 を出力する。第９ラッチ３１３の出力
は、式（２２）または式（２４）と表現される。
【００７８】ここで、第１および第２ＥＸＯＲゲート３
０５，３０９は、ＥＸＯＲゲートの２つの入力をＸ，Ｙ
とし、その出力をＺとすれば、Ｘが“１”の時は出力Ｚ
は／Ｘで、Ｘが“０”なら出力ＺはＹであるという特性
を利用する。また、第７および第９ラッチ３０８，３１
３では、システムクロック信号Ｆclk で同期されたモジ
ュロカウンタ４００との同期のために、第６および第８
ラッチ３０７，３１２から出力される信号ＰＮＦcu3 ，
ＰＮＦcu1 をシステムクロック信号Ｆclk で再びラッチ
する。
０５，３０９は、ＥＸＯＲゲートの２つの入力をＸ，Ｙ
とし、その出力をＺとすれば、Ｘが“１”の時は出力Ｚ
は／Ｘで、Ｘが“０”なら出力ＺはＹであるという特性
を利用する。また、第７および第９ラッチ３０８，３１
３では、システムクロック信号Ｆclk で同期されたモジ
ュロカウンタ４００との同期のために、第６および第８
ラッチ３０７，３１２から出力される信号ＰＮＦcu3 ，
ＰＮＦcu1 をシステムクロック信号Ｆclk で再びラッチ
する。
【００７９】そしてシステムクロック信号Ｆclk と標準
低域変換搬送色信号Ｆcuの周波数とが定まると、式（１
９）により第１ないし第４係数Ｆcu1 〜Ｆcu４が決定さ
れ、項｜Ｆcu1 −ΔＴline×Ｋ｜／Ｆcu2 および式（２
１）ないし式（２４）により第１および第３補正係数Ｎ
Ｆcu1 ，ＮＦcu3 が決定される。このように、第７およ
び第９ラッチ３０８，３１３から出力される第１および
第３補正係数ＮＦcu1，ＮＦcu3 が、図１１に示した第
４および第５加算器４０１，４０４にそれぞれ印加され
る。したがって、第４加算器４０１は、図１２の（Ｎ）
に示したように第１補正係数ＮＦcu1 と第１バッファ４
０３から出力される信号を加算する。
低域変換搬送色信号Ｆcuの周波数とが定まると、式（１
９）により第１ないし第４係数Ｆcu1 〜Ｆcu４が決定さ
れ、項｜Ｆcu1 −ΔＴline×Ｋ｜／Ｆcu2 および式（２
１）ないし式（２４）により第１および第３補正係数Ｎ
Ｆcu1 ，ＮＦcu3 が決定される。このように、第７およ
び第９ラッチ３０８，３１３から出力される第１および
第３補正係数ＮＦcu1，ＮＦcu3 が、図１１に示した第
４および第５加算器４０１，４０４にそれぞれ印加され
る。したがって、第４加算器４０１は、図１２の（Ｎ）
に示したように第１補正係数ＮＦcu1 と第１バッファ４
０３から出力される信号を加算する。
【００８０】第２モジュロレジスタ４０２は、第４加算
器４０１から加算された信号が第２係数値Ｆcu2 を越え
なければ第１バッファ４０３に貯蔵し、加算された信号
が第２係数Ｆcu2 を越えればキャリ信号Ｃを第５加算器
４０４に出力し、その残りは第１バッファ４０３に貯蔵
する。第１バッファ４０３は、第１モジュロレジスタ４
０２から出力される値を入力してシステムクロック信号
Ｆclk によりバッファリングして、第４加算器４０１に
フィ−ドバック出力する。
器４０１から加算された信号が第２係数値Ｆcu2 を越え
なければ第１バッファ４０３に貯蔵し、加算された信号
が第２係数Ｆcu2 を越えればキャリ信号Ｃを第５加算器
４０４に出力し、その残りは第１バッファ４０３に貯蔵
する。第１バッファ４０３は、第１モジュロレジスタ４
０２から出力される値を入力してシステムクロック信号
Ｆclk によりバッファリングして、第４加算器４０１に
フィ−ドバック出力する。
【００８１】第５加算器４０４は、第１モジュロレジス
タ４０２から出力されるキャリ信号Ｃ、第２バッファ４
０６から出力される信号、第３補正係数ＮＦcu3 を加算
する。第２モジュロレジスタ４０５は、第５加算器４０
４で加算された信号が第４係数値Ｆcu４を越えなければ
第２バッファ４０６に貯蔵し、加算された信号が設定さ
れた値Ｆcu４を越えれば残りのみ第２バッファ４０６に
貯蔵した後、第５加算器４０４にフィ−ドバック出力す
る。
タ４０２から出力されるキャリ信号Ｃ、第２バッファ４
０６から出力される信号、第３補正係数ＮＦcu3 を加算
する。第２モジュロレジスタ４０５は、第５加算器４０
４で加算された信号が第４係数値Ｆcu４を越えなければ
第２バッファ４０６に貯蔵し、加算された信号が設定さ
れた値Ｆcu４を越えれば残りのみ第２バッファ４０６に
貯蔵した後、第５加算器４０４にフィ−ドバック出力す
る。
【００８２】第６加算器４０７は、第２バッファ４０６
から出力される信号と第４係数の１／４値（Ｆcu４／
４）を加算する。第４係数Ｆcuを４で割る理由は、ＲＯ
Ｍ４０９でサイン低域変換搬送色信号ｓｉｎＦcuに比べ
９０゜位相差を有するコサイン低域変換搬送色信号ｃｏ
ｓＦcuを発生するためである。マルチプレクサ４０８
は、第２バッファ４０６からバッファリング出力される
信号または第６加算器４０７から出力される信号をシス
テムクロックＦclk により選択する。ＲＯＭ４０９はル
ックアップテ−ブルから構成され、マルチプレクサ４０
８から選択出力された信号をアドレス信号に入力して、
図１２の（Ｑ）に示したようなサイン低域変換搬送色信
号ｓｉｎＦcuとコサイン低域変換搬送色信号ｃｏｓＦcu
とを交互的に出力する。
から出力される信号と第４係数の１／４値（Ｆcu４／
４）を加算する。第４係数Ｆcuを４で割る理由は、ＲＯ
Ｍ４０９でサイン低域変換搬送色信号ｓｉｎＦcuに比べ
９０゜位相差を有するコサイン低域変換搬送色信号ｃｏ
ｓＦcuを発生するためである。マルチプレクサ４０８
は、第２バッファ４０６からバッファリング出力される
信号または第６加算器４０７から出力される信号をシス
テムクロックＦclk により選択する。ＲＯＭ４０９はル
ックアップテ−ブルから構成され、マルチプレクサ４０
８から選択出力された信号をアドレス信号に入力して、
図１２の（Ｑ）に示したようなサイン低域変換搬送色信
号ｓｉｎＦcuとコサイン低域変換搬送色信号ｃｏｓＦcu
とを交互的に出力する。
【００８３】本発明は、補正量算出部３００で１水平同
期期間毎に１回のみＮＦcu1 ，ＮＦ cu3 を計算すれば良
いため、タイミングを速くする必要がない。それで、回
路を簡単にするためにラインジッタ量算出のための第１
除算器２０３，第１乗算器２０８と補正係数算出のため
の図１０の第２除算器３０４，第２乗算器３０１を共有
して具現することもできる。
期期間毎に１回のみＮＦcu1 ，ＮＦ cu3 を計算すれば良
いため、タイミングを速くする必要がない。それで、回
路を簡単にするためにラインジッタ量算出のための第１
除算器２０３，第１乗算器２０８と補正係数算出のため
の図１０の第２除算器３０４，第２乗算器３０１を共有
して具現することもできる。
【００８４】
【発明の効果】本発明により、デジタル方式でビデオ信
号を処理する際に、位相同期ループを使用せずに自動に
周波数を調整するデジタル自動周波数調整方法を提供で
きる。又、前記デジタル自動周波数調整方法に最も適し
たデジタル自動周波数調整回路を提供できる。すなわ
ち、本発明は、アナログシステムの自動周波数調整（Ａ
ＦＣ）のためのＰＬＬ（位相同期ループ）回路におい
て、ジッタが大きく発生した後、元の状態に戻った時に
アナログ特性上ＡＦＣが正常に戻ろうとすれば、いくつ
かのラインを過ぎなければ復旧されないアナログ方式に
比べ、ラインジッタが発生した後に再度ラインジッタが
発生しなければ直ぐ正常なＡＦＣをする長所がある。従
って、映像処理システムでデジタル方式で自動周波数調
整を遂行してヘッドまたはテープ特性などにより発生す
るジッタを補償して、鮮やかな画質が再現できる利点が
ある。
号を処理する際に、位相同期ループを使用せずに自動に
周波数を調整するデジタル自動周波数調整方法を提供で
きる。又、前記デジタル自動周波数調整方法に最も適し
たデジタル自動周波数調整回路を提供できる。すなわ
ち、本発明は、アナログシステムの自動周波数調整（Ａ
ＦＣ）のためのＰＬＬ（位相同期ループ）回路におい
て、ジッタが大きく発生した後、元の状態に戻った時に
アナログ特性上ＡＦＣが正常に戻ろうとすれば、いくつ
かのラインを過ぎなければ復旧されないアナログ方式に
比べ、ラインジッタが発生した後に再度ラインジッタが
発生しなければ直ぐ正常なＡＦＣをする長所がある。従
って、映像処理システムでデジタル方式で自動周波数調
整を遂行してヘッドまたはテープ特性などにより発生す
るジッタを補償して、鮮やかな画質が再現できる利点が
ある。
【図１】従来のアナログ方式の自動周波数調整回路を示
したブロック図である。
したブロック図である。
【図２】本発明の理解を助けるために水平同期期間を求
める概念を示した概略図である。
める概念を示した概略図である。
【図３】標準低域変換搬送色信号と本発明による補正さ
れた低域変換搬送色信号の波形図である。
れた低域変換搬送色信号の波形図である。
【図４】本発明の理解を助けるために一般的なモジュロ
カウンタを利用した任意の所定周波数発生を説明するた
めの図である。
カウンタを利用した任意の所定周波数発生を説明するた
めの図である。
【図５】本実施例による自動周波数調整方法を遂行する
流れ図である。
流れ図である。
【図６】本発明によるデジタル自動周波数調整回路の一
実施例によるブロック図である。
実施例によるブロック図である。
【図７】図６に示した水平同期変換部の具体的な回路図
である。
である。
【図８】図６に示したラインジッタ量算出部の具体的な
回路図である。
回路図である。
【図９】図８に示したブロックＴの他の変形例を説明す
るための図である。
るための図である。
【図１０】図６に示した搬送色信号補正部の具体的な回
路図である。
路図である。
【図１１】図６に示したモジュロカウンタ具体的な回路
図である。
図である。
【図１２】本実施例の各部の動作波形図である。
１０５ ＯＲゲート １１１〜１１３ 第２ないし第４フリップフロップ ３０５ 第１ＥＸＯＲゲート ３０９ 第２ＥＸＯＲゲート ３１０ ＡＮＤゲート
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/79 - 9/898 H04N 5/04 - 5/12 H04N 5/91 - 5/956
Claims (14)
- 【請求項１】 流入される水平同期信号から、システム
クロックに応答してデジタル水平同期信号を分離し、該
デジタル水平同期信号の分離に係るシステムクロックに
基づいて水平同期分離ポイント値を抽出し、１デジタル
水平同期期間内のシステムクロック数を検出する水平同
期信号変換過程と、 前記水平同期信号変換過程で出力される前記デジタル水
平同期信号と、前記水平同期分離ポイント値と、１デジ
タル水平同期期間内のシステムクロック数とを利用して
実際の水平同期期間を算出し、前記実際の水平同期期間
から標準水平同期期間を減算してラインジッタ量を算出
するラインジッタ量算出過程と、 前記ラインジッタ量算出過程で算出された前記ラインジ
ッタ量に応答して、標準低域変換搬送色信号に対してモ
ジュロ演算し、周波数補正された新たな低域変換搬送色
信号を発生する搬送色信号出力過程とを含むことを特徴
とするデジタル自動周波数調整方法。 - 【請求項２】 前記搬送色信号出力過程は、 前記ラインジッタ量に応答して前記標準低域変換搬送色
信号に対して補正係数を発生する搬送色信号補正過程
と、 前記発生された補正係数により前記標準低域変換搬送色
信号に対してモジュロ演算して、前記ラインジッタ量に
応答する周波数の補正された新たなサインおよびコサイ
ン低域変換搬送色信号を発生するモジュロ演算過程とを
含むことを特徴とする請求項１記載のデジタル自動周波
数調整方法。 - 【請求項３】 水平同期周波数に従い低域変換搬送色信
号の周波数を可変として自動的に周波数を調整するデジ
タル自動周波数調整方法において、 直前ラインの水平同期分離エラーを初期化する初期化段
階と、 システムクロックに応答して、流入される水平同期信号
から水平同期期間に対して所定レベルのデジタル水平同
期信号を分離し、デジタル水平同期期間に当たるシステ
ムクロック数を算出する段階と、 分離する直前の時点と分離する時点とのシステムクロッ
クの上昇又は下降エッジでの、基準レベルに対する入力
水平同期信号の大きさを利用して、現在ラインの水平同
期分離エラーを算出する段階と、 前記システムクロック数と、前記現在ラインの水平同期
分離エラーと、前記初期化段階での前記直前ラインの水
平同期分離エラーとを利用して、実際の水平同期期間を
求める水平同期期間算出段階と、 前記水平同期期間算出段階で算出した実際の水平同期期
間から予め定められた標準水平同期期間を減算して、現
在ラインのジッタ量を算出するジッタ量算出段階と、 前記ジッタ量に応答して前記低域変換搬送色信号の補正
程度を判断する段階と、 前記補正程度に対応して補正係数を算出する段階と、 前記補正係数を利用して前記低域変換搬送色信号に対し
てモジュロ演算して、新たな低域変換搬送色信号を発生
する段階と、 前記直前ラインの水平同期分離エラーに前記水平同期分
離エラー算出段階から求めた現在ライン水平同期分離エ
ラーを代入する分離エラー処理段階とを含み、 分離エラー処理後、１水平同期期間を遅延したのち、前
記水平同期分離段階に進行して次のラインに対して前記
段階を反復してデジタル方式で自動周波数調整を遂行す
ることを特徴とするデジタル自動周波数調整方法。 - 【請求項４】 流入される水平同期信号から、システム
クロックに応答してデジタル水平同期信号を分離し、該
デジタル水平同期信号の分離に係るシステムクロックに
基づいて水平同期分離ポイント値を抽出し、１デジタル
水平同期期間内のシステムクロック数を検出する水平同
期信号変換手段と、 前記水平同期変換手段から出力される前記デジタル水平
同期信号と、前記水平同期分離ポイント値と、１デジタ
ル水平同期期間内のシステムクロック数とを利用して実
際の水平同期期間を算出し、前記実際の水平同期期間か
ら標準水平同期期間を減算してラインジッタ量を算出す
るラインジッタ量算出手段と、 前記ラインジッタ量算出手段から出力される前記ライン
ジッタ量に応答して、前記標準低域変換搬送色信号に対
してモジュロ演算して、周波数補正された新たな低域変
換搬送色信号を発生する搬送色信号出力手段とを含むこ
とを特徴とするデジタル自動周波数調整回路。 - 【請求項５】 前記搬送色信号出力手段は、 前記ラインジッタ量に応答して前記標準低域変換搬送色
信号に対して補正係数を発生する搬送色信号補正手段
と、 前記補正係数により前記標準低域変換搬送色信号に対し
てモジュロ演算して、前記ジッタ量に応答する周波数の
補正された新たなサインおよびコサイン低域変換搬送色
信号を発生するモジュロカウンタとを含むことを特徴と
する請求項４記載のデジタル自動周波数調整回路。 - 【請求項６】 前記水平同期変換手段は、 入力される水平同期信号の遷移時点を検出して、システ
ムクロックによりデジタル水平同期信号を発生するデジ
タル水平同期発生手段と、 分離する直前の時点と分離する時点との前記システムク
ロックの上昇又は下降エッジでの、基準レベルに対する
入力水平同期信号の大きさである第１および第２水平同
期分離ポイント値を抽出する水平同期分離ポイント値の
抽出手段と、 前記デジタル水平同期信号を入力して１水平同期期間内
のシステムクロック数をカウンティングして出力するク
ロック信号カウンティング手段とを含むことを特徴とす
る請求項４又は５記載のデジタル自動周波数調整回路。 - 【請求項７】 前記デジタル水平同期発生手段は、 流入される水平同期信号をシステムクロックによりラッ
チさせる第１ラッチ手段と、 前記第１ラッチ手段からラッチ出力された水平同期信号
を再びラッチさせ出力する第２ラッチ手段と、 予め定められた基準レベル値から前記第１ラッチ手段か
らラッチ出力された水平同期信号を減算出力する第１減
算手段と、 前記第２ラッチ手段からラッチ出力された水平同期信号
より予め定められた基準レベル値を減算出力する第２減
算手段と、 前記第１減算手段から減算出力された信号と前記第２減
算手段から減算出力された信号とを入力して論理和出力
する第１論理素子と、 前記第１論理素子から出力された信号をシステムクロッ
クにより所定時間遅延させてデジタル水平同期信号を出
力する第１遅延素子とを含むことを特徴とする請求項６
記載のデジタル自動周波数調整回路。 - 【請求項８】 前記水平同期分離ポイント値抽出手段
は、 入力される水平同期信号をシステムクロックによりラッ
チさせる第１ラッチ手段と、 前記第１ラッチ手段からラッチ出力された水平同期信号
を再びラッチさせて出力する第２ラッチ手段と、 前記第２ラッチ手段からラッチ出力された信号を前記デ
ジタル水平同期信号によりラッチさせて、前記第１水平
同期分離ポイント値を出力する第３ラッチ手段と、 前記第１ラッチ手段からラッチ出力された信号を入力し
て前記デジタル水平同期信号によりラッチさせて、前記
第２水平同期分離ポイント値を出力する第４ラッチ手段
とを含むことを特徴とする請求項６又は７記載のデジタ
ル自動周波数調整回路。 - 【請求項９】 前記クロック信号カウンティング手段
は、 前記デジタル水平同期発生手段から出力された前記デジ
タル水平同期信号によりロ−ドされ、水平同期期間内の
システムクロック数をカウンティングするカウンタと、 前記カウンタから出力されるシステムクロック数を前記
デジタル水平同期信号によりラッチさせて出力する第５
ラッチ手段とを含むことを特徴とする請求項６乃至８の
いずれか１つに記載のデジタル自動周波数調整回路。 - 【請求項１０】 前記デジタル水平同期信号をシステム
クロックにより所定クロック数遅延させ、遅延されたデ
ジタル水平同期信号を出力する複数個の第２遅延素子か
らなるデジタル水平同期信号遅延手段を更に含むことを
特徴とする請求項６乃至９のいずれか１つに記載のデジ
タル自動周波数調整回路。 - 【請求項１１】 前記ラインジッタ量算出手段は、 前記基準レベル値から前記第２水平同期分離ポイント値
を減算出力する第３減算手段と、 前記第１水平同期分離ポイント値から前記第２水平同期
分離ポイント値を減算する第４減算手段と、 前記第４減算手段から出力される信号を前記第３減算手
段から出力される信号で除算する第１除算手段と、 前記第１除算手段から出力される信号を前記デジタル水
平同期信号により遅延させ、現在ラインの水平同期分離
エラー信号を出力する第３遅延素子と、 前記第３遅延素子から出力される信号を前記デジタル水
平同期信号により遅延させて、前ラインの水平同期分離
エラー信号を出力する第４遅延素子と、 前記第４遅延素子の出力信号から前記第３遅延素子の出
力信号を減算してエラー差分値を出力する第５減算手段
と、 前記第５減算手段から出力されるエラー差分値と前記水
平同期変換手段から出力される前記システムクロック数
を加算する第１加算手段と、 前記第１加算手段から出力される信号と前記システムク
ロックを乗算して実際の水平同期期間を出力する第１乗
算手段と、 前記第１乗算手段から出力される実際の水平同期期間か
ら標準水平同期期間を減算してラインジッタ量を出力す
る第６減算手段とを含むことを特徴とする請求項６記載
のデジタル自動周波数調整回路。 - 【請求項１２】 前記搬送色信号補正手段は、 前記ラインジッタ量算出手段から出力されるラインジッ
タ量とシステムにより決定される定数とを乗算する第２
乗算手段と、 前記標準低域変換搬送色信号の第１係数から前記第２乗
算手段で乗算した信号を減算する第７減算手段と、 前記第７減算手段で減算された信号の絶対値を取って出
力する絶対値手段と、 前記絶対値手段で絶対値を取った信号を第２係数で割っ
て商と余りとを出力する第２除算手段と、 前記第２除算手段から出力される商と前記第７減算手段
から減算出力された信号のＭＳＢとを排他論理和して出
力する第２論理素子と、 第３係数と前記第２論理素子から出力される信号を加算
する第２加算手段と、 前記第２除算手段から出力される余りと前記第７減算手
段から減算出力された信号のＭＳＢとを排他論理和する
第３論理素子と、 前記第７減算手段から減算出力された信号のＭＳＢと前
記標準低域変換搬送色信号の第２係数とを論理積する第
４論理素子と、 前記第７減算手段から減算出力された信号のＭＳＢと、
前記第３論理素子から出力される信号、および前記第４
論理素子から論理積出力された信号とを加算する第３加
算手段とを含むことを特徴とする請求項５又は６又は１
１記載のデジタル自動周波数調整回路。 - 【請求項１３】 前記第２遅延素子から出力される所定
クロック数遅延されたデジタル水平同期信号に同期させ
て、前記第２加算手段で加算された信号を出力する第６
ラッチ手段と、 システムクロック信号に同期させて、前記第６ラッチ手
段からラッチ出力された信号を第３補正係数として出力
する第７ラッチ手段と、 前記第２遅延素子から出力される所定クロック数遅延さ
れたデジタル水平同期信号に同期させて、前記第３加算
手段で加算された信号を出力する第８ラッチ手段と、 システムクロックに同期させて、前記第８ラッチ手段か
らラッチ出力された信号を第１補正係数として出力する
第９ラッチ手段を更に含むことを特徴とする請求項１２
記載のデジタル自動周波数調整回路。 - 【請求項１４】 前記モジュロカウンタは、 前記第１補正係数と第１入力信号を加算する第４加算手
段と、 前記第４加算手段から加算出力された信号が前記標準低
域変換搬送色信号の第２係数を越えればキャリ信号を出
力し、そうでなければ加算された信号を出力する第１モ
ジュロレジスタと、 前記第１モジュロレジスタからモジュロ演算した値を入
力して、前記システムクロックによりバッファリングし
て、前記第１入力信号として前記第４加算手段にフィ−
ドバック出力する第１バッファ手段と、 前記第１モジュロレジスタから出力されるキャリ信号
と、前記第３補正係数と、第２入力信号とを加算する第
５加算手段と、 前記第５加算手段の出力が前記標準低域変換搬送色信号
の第４係数を越えれば残りを出力し、そうでなければそ
のまま出力する第２モジュロレジスタと、 前記第２モジュロレジスタから出力された信号をバッフ
ァリングして、前記第２入力信号として前記第５加算手
段にフィ−ドバックする第２バッファ手段と、 前記第２バッファ手段でバッファリングされる信号と前
記第４係数の１／４値とを加算する第６加算手段と、 前記第２バッファ手段から出力される信号あるいは前記
第６加算手段から出力される信号をシステムクロックに
より選択する選択手段と、 前記選択手段から選択出力された信号をアドレス信号と
して入力して、サイン低域変換搬送色信号とコサイン低
域変換搬送色信号とを出力するＲＯＭとを含むことを特
徴とする請求項１３記載のデジタル自動周波数調整回
路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016062A KR0138345B1 (ko) | 1993-08-18 | 1993-08-18 | 디지탈 자동주파수조정(afc) 방법 및 장치 |
| KR94-4461 | 1994-03-08 | ||
| KR93-16062 | 1994-03-08 | ||
| KR1019940004461A KR0143530B1 (ko) | 1994-03-08 | 1994-03-08 | 디지탈 자동 주파수 조정장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0779452A JPH0779452A (ja) | 1995-03-20 |
| JP3032430B2 true JP3032430B2 (ja) | 2000-04-17 |
Family
ID=26629835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6194135A Expired - Fee Related JP3032430B2 (ja) | 1993-08-18 | 1994-08-18 | デジタル自動周波数調整方法及びその回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5515108A (ja) |
| JP (1) | JP3032430B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2295935B (en) * | 1994-12-09 | 1999-05-12 | Plessey Semiconductors Ltd | Oscillatory signal generator arrangement |
| US5786866A (en) | 1996-10-15 | 1998-07-28 | Fairchild Semiconductor Corporation | Video color subcarrier signal generator |
| US5796392A (en) * | 1997-02-24 | 1998-08-18 | Paradise Electronics, Inc. | Method and apparatus for clock recovery in a digital display unit |
| KR100275753B1 (ko) * | 1998-11-30 | 2000-12-15 | 윤종용 | 텔레비젼 시스템의 지터 보정장치 및 방법 |
| JP4360802B2 (ja) * | 2000-12-11 | 2009-11-11 | 株式会社アドバンテスト | ジッタ量算出装置、及び試験装置 |
| EP1274229A1 (en) * | 2001-07-06 | 2003-01-08 | Thomson Licensing S.A. | Method for obtaining line synchronization information items from a video signal, and apparatus for carrying out the method |
| JP2008131384A (ja) * | 2006-11-21 | 2008-06-05 | Fujitsu Ten Ltd | 映像処理装置 |
| JP5469371B2 (ja) * | 2009-05-01 | 2014-04-16 | 富士通テン株式会社 | 映像信号処理装置および映像信号処理方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4475244A (en) * | 1983-02-10 | 1984-10-02 | John A. Neal | Time-period modulation transmission system |
| US5412481A (en) * | 1992-02-24 | 1995-05-02 | Samsung Electronics Co., Ltd. | Time-base correction in a video recording/playback system |
| KR0165279B1 (ko) * | 1992-11-27 | 1999-03-20 | 김광호 | 저역변환 색신호 처리장치 |
-
1994
- 1994-08-17 US US08/291,846 patent/US5515108A/en not_active Expired - Lifetime
- 1994-08-18 JP JP6194135A patent/JP3032430B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5515108A (en) | 1996-05-07 |
| JPH0779452A (ja) | 1995-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0379212B1 (en) | Jitter compensation circuit for processing jitter components of reproduced video signal | |
| GB2241620A (en) | Delay devices | |
| US5677743A (en) | Apparatus and method for synchronizing a horizontal deflection signal with a horizontal sync signal | |
| US6385267B1 (en) | System and method for locking disparate video formats | |
| JP3032430B2 (ja) | デジタル自動周波数調整方法及びその回路 | |
| KR100274527B1 (ko) | 동기화 회로 | |
| JPH0783467B2 (ja) | テレビジヨン表示方式 | |
| JPS61142891A (ja) | 合成映像信号処理システムに使用する位相固定ループシステム | |
| EP0378190B1 (en) | Digital phase locked loop | |
| US5479556A (en) | Rotation control apparatus employing a comb filter and phase error detector | |
| AU9650698A (en) | Dual-loop pll circuit and chrominance demodulation circuit using the same | |
| KR0143530B1 (ko) | 디지탈 자동 주파수 조정장치 | |
| JP3331711B2 (ja) | クロック信号生成装置 | |
| JP2968730B2 (ja) | スキュー補正回路 | |
| JP2001186376A (ja) | ビデオ信号処理装置 | |
| US5631708A (en) | Automatic phase control apparatus | |
| KR0138345B1 (ko) | 디지탈 자동주파수조정(afc) 방법 및 장치 | |
| JPH11252580A (ja) | ビデオデコーダ及びこれに用いるカラー位相ロックループ | |
| JPH0638667B2 (ja) | ゲート制御回路 | |
| JP3063095B2 (ja) | 位相同期装置 | |
| EP0395056A2 (en) | A color signal processing circuit | |
| JPS6129290A (ja) | クロツク信号発生回路 | |
| JP3465223B2 (ja) | リーク積分平均化回路及び伝送路クロック再生回路 | |
| JPH08160928A (ja) | 画像表示装置 | |
| JPH0754965B2 (ja) | 水平同期再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000107 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |