JPH08160928A

JPH08160928A - 画像表示装置

Info

Publication number: JPH08160928A
Application number: JP6306348A
Authority: JP
Inventors: Takeshi Sano; 剛佐野; Koji Kito; 浩二木藤; Ikuya Arai; 郁也荒井; Kozo Masuda; 浩三増田; Sadao Tsuruga; 貞雄鶴賀; Jiro Kawasaki; 二郎川崎; Tamotsu Nagabayashi; 保長林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-12-09
Filing date: 1994-12-09
Publication date: 1996-06-21
Anticipated expiration: 2017-08-19
Also published as: JP3315277B2

Abstract

(57)【要約】【目的】映像信号の標本化に最適なサンプリングクロ
ックを自動生成する。【構成】所定パターンのクロック生成用画像情報がメ
モリ４に格納されており、映像出力装置２から、これが
発生する映像信号に先立ち、これと同じクロック生成用
画像の映像信号が出力される。クロック周波数制御回路
９では、映像出力装置２の出力映像信号の１水平走査期
間のドット数が算出され、このドット数に応じてクロッ
ク発生回路７が制御されて映像信号のドットクロック周
波数に等しいサンプリングクロックが生成される。この
サンプリングクロックはクロック位相可変回路６で位相
調整され、サンプリング回路５で映像信号を標本化す
る。標本化されて映像信号のクロック生成用画像部分と
メモリ４のクロック生成用画像情報とがクロック位相制
御回路８でパターン比較され、これらが一致するよう
に、クロック位相可変回路６での位相調整量が制御され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＴＶチューナやＶＴ
Ｒ、各種パソコン、ＥＷＳなどの各種映像出力装置の映
像信号の表示が可能なマルチスキャンディスプレイに係
り、特に、映像信号をディジタル処理して表示する画像
表示装置のクロック生成に関する。

【０００２】

【従来の技術】ＴＶチューナやＶＴＲ、各種パソコン、
ＥＷＳなどのような映像出力装置が出力する映像信号に
ディジタル処理を行なう場合、映像信号の変化の基準と
なる信号（以下、ドットクロックという）と同一周波数
のクロックで標本化する場合があるが、ドットクロック
の出力端子を持つ映像出力装置は少ないため、画像表示
装置側でドットクロックと同一周期のクロック（以下、
サンプリングクロックという）を生成する必要がある。

【０００３】かかるサンプリングクロックと生成する装
置の一従来例が特開平５−２４９９４２号公報に記載さ
れており、この装置は、入力映像信号の水平同期信号と
１水平走査期間中の映像信号のドット数情報とを設定す
ることにより、ドットクロック周波数と同一周波数のク
ロックを生成するようにしたフェーズド・ロック・ルー
プ（以下、ＰＬＬという）を用い、これによって生成さ
れるクロックで映像信号を標本化して得られた映像信号
データと１フィールド以上離れた同一位置の映像信号と
の振幅差分データの絶対値和を比較し、その絶対値和が
最小となるようにクロックの位相を制御することによ
り、入力映像信号に適したサンプリングクロックを生成
するものである。

【０００４】

【発明が解決しようとする課題】しかし、映像出力装置
から出力される各種映像信号では、水平，垂直同期信号
が同一周波数であっても、ドッククロック周波数が異な
る場合があるが、このような場合には、上記従来技術で
は、１水平走査期間中のドット数情報を設定することが
容易でなく、また、そのための対応策も講じられていな
い。

【０００５】また、サンプリングクロックの位相の制御
方法にしても、例えば、同一パターンが１フィールド毎
に白黒反転するような画像である場合、正しい位相の位
置で振幅差分データの絶対値和は最大となり、ずれた位
相の位置で振幅差分データが最小になる場合がある、と
いった問題がある。

【０００６】また、同じ種類の映像出力装置を再度使用
するような同種の映像信号を画像表示する場合でも、サ
ンプリングクロックの周波数や位相の調整のための同じ
作業を繰り返さなければならず、非常に手間と時間がか
かるという問題もあった。

【０００７】本発明の目的は、かかる問題を解消し、画
像出力装置から出力される映像信号のドットクロックに
一致した周波数と標本化に適した位相とを持つサンプリ
ングクロックを常に自動生成することができるようにし
た画像表示装置を提供することにある。

【０００８】本発明の他の目的は、同じ種類の映像信号
を出力する映像出力信号を再度使用するときには、最適
なサンプリングクロックをより迅速に得ることができる
ようにした画像表示装置を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、予め定められた画像パターンのクロック
生成用画像情報をメモリに保持しておき、このクロック
生成用画像情報を映像出力装置から映像信号とともに出
力させ、この映像信号の１水平走査期間のドット数を検
出してこの映像信号のドットクロックに等しい周波数の
サンプリングクロックを生成し、また、このサンプリン
グクロックを位相調整して該映像出力装置の出力映像信
号を標本化し、標本化された映像信号でのクロック生成
用画像の部分と該メモリに保持されているクロック生成
用画像情報とがパターン一致するように、該サンプリン
グクロックの位相調整を行なう。

【００１０】上記他の目的を達成するために、本発明
は、さらに、各種映像出力装置での水平，垂直同期信号
の周波数をパラメータとして、異なる水平，垂直同期信
号での周波数の上記１水平走査期間のドット数のデータ
と、サンプリングクロックの位相調整量のデータとを第
２のメモリに記憶し、映像出力装置から映像信号を出力
する際、その水平，垂直同期信号に周波数が一致するも
のが第２のメモリにあるときには、これに対する第１，
第２のデータを使用し、一致するものがないときには、
上記のようにして得られる第１，第２のデータを検出さ
れた水平，垂直同期信号の周波数のデータとともに第２
のメモリに記憶する。

【００１１】

【作用】入力映像信号の仕様に合ったサンプリングクロ
ックを自動的に再生することにより、ユーザをサンプリ
ングクロックの生成及び調整作業から解放することがで
きる。

【００１２】また、既に使用された映像出力装置と同種
のものは、第２のメモリに記憶されている第１，第２の
データを使用することができるから、最適なサンプリン
グクロックを迅速に得ることができる。

【００１３】

【実施例】以下、本発明の実施例を図面により説明す
る。図１は本発明による画像表示装置の一実施例を示す
ブロック図であって、１はサンプリングクロック自動生
成装置、２は映像出力装置、３は映像出力制御装置、４
はクロック生成用画像保持メモリ、５はサンプリング回
路、６はクロック位相可変回路、７はクロック発生回
路、８はクロック位相制御回路、９はクロック周波数制
御回路、１３は画像表示装置、１４は画像表示部であ
る。

【００１４】同図において、クロック生成用画像保持メ
モリ４には、予め決められた画像パターンのクロック生
成用画像がディジタル情報（以下、クロック生成用画像
情報という）として格納されている。映像出力制御装置
３は、映像出力装置２が動作を開始すると、クロック生
成用画像保持メモリ４からこのクロック生成用画像情報
を読み取って汎用の通信フォ−マットに変換し、汎用の
通信制御線（例えば、ＲＳ−２３２Ｃ、ＲＳ−４２２、
ＳＣＳＩ、ＧＰ−ＩＢなど）を介して映像出力装置２に
送信する。ここで、映像出力装置２は、例えば、各種パ
ソコンやＥＷＳ，ＶＴＲ，ＴＶチュ−ナなどのアナログ
映像信号を出力する装置であるが、動作を開始してクロ
ック生成用画像情報が供給されると、まず、予め決めら
れた所定期間クロック生成用画像のアナログ映像信号
を、次いで、この画像出力装置２が発生するアナログ映
像信号を同期信号とともに出力し、画像表示装置１３の
サンプリング回路５とクロック周波数制御回路９とに供
給される。

【００１５】クロック周波数制御回路９では、上記のク
ロック生成用画像のアナログ映像信号の期間、クロック
生成用画像保持メモリ４からのクロック生成用画像や画
像出力装置２からのアナログ映像信号，水平同期信号か
ら、この水平同期信号の周期の、即ち、１水平走査期間
中のドット数が算出され、この算出されたドット数に応
じてクロック発生回路７の出力周波数が制御されて、画
像出力装置２からのアナログ映像信号のドットクロック
に等しい周波数のサンプリングクロックが生成されて出
力される。これにより、画像出力装置２が変更されてド
ットクロック周波数が変わっても、このドットクロック
周波数に等しい周波数のサンプリングクロックが得られ
る。

【００１６】このサンプリングクロックは、クロック位
相可変回路６で位相調整された後、サンプリング回路５
に供給され、画像出力装置２からのアナログ映像信号を
標本化してディジタル映像信号に変換する。このディジ
タル映像信号は、画像表示部１４とクロック位相制御回
路８とに供給される。

【００１７】クロック位相制御回路８では、映像出力装
置２から出力される上記のクロック生成用画像の映像信
号の期間、供給されたクロック生成用画像のディジタル
映像信号とクロック生成用画像保持メモリ４から読み出
されたクロック生成用画像情報との画像パターンが比較
され、両者が不一致のときには、クロック位相可変回路
６を制御してサンプリングクロックの位相を調整し、両
者が一致するような位相にサンプリングクロックの位相
を設定する。

【００１８】ここで、クロック生成用画像保持メモリ４
から読み出されたクロック生成用画像情報でのドット周
波数とサンプリング回路５から出力されるクロック生成
用画像のディジタル映像信号のドット周波数とは、画像
出力装置２の種類によっては同一となる場合もあるが、
異なる場合もある。

【００１９】これらのドット周波数数が等しい場合に
は、クロック生成用画像のディジタル映像信号とクロッ
ク生成用画像保持メモリ４から読み出されたクロック生
成用画像情報との画像パターンが一致するとき、画像パ
ターンが白黒の２値パターンとすると、一方の画像パタ
ーンの白期間でのドット数とこれに対応する他方の画像
パターンの白期間でのドット数は等しく、黒期間でのド
ット数についても同様である。従って、これら２つの画
像パターンの白期間のドット数，黒期間のドット数を比
較することにより、両者の一致，不一致を判定すること
ができる。

【００２０】また、サンプリング回路５から供給された
クロック生成用画像のディジタル映像信号とクロック生
成用画像保持メモリ４から読み出されたクロック生成用
画像情報とのドットクロック周波数が異なる場合には、
一方の画像パターンの白期間でのドット数とこれに対応
する他方の画像パターンの白期間でのドット数との比
と、黒期間でのドット数の比とはともに、ドットクロッ
ク周波数の比に等しい。

【００２１】以上のことから、供給されたクロック生成
用画像のディジタル映像信号とクロック生成用画像保持
メモリ４から読み出されたクロック生成用画像情報との
ドットクロック周波数が同じでも、また、異なっていて
も、サンプリング回路５から供給されたクロック生成用
画像のディジタル映像信号とクロック生成用画像保持メ
モリ４から読み出されたクロック生成用画像情報との画
像パターンでの互いに対応する白期間でのドット数の比
と互いに対応する黒期間でのドット数の比とが等しいと
き、これら画像パターンは一致することになる。従っ
て、クロック位相制御回路８では、かかる比を求めて比
較することにより、画像パターンの一致，不一致を判定
することができる。

【００２２】なお、これは、画像パターンの一致，不一
致の判定方法の一例であって、本発明では、これに限る
ものではないが、以下では、説明を簡明にするために、
上記画像パターンは白黒パターンとする。

【００２３】以上により、サンプリング回路５に供給さ
れるサンプリングクロックは、映像出力装置２からそれ
が発生する映像信号を出力するときには、この映像出力
装置２のドットクロックに周波数，位相が正確に同期す
ることになり、この映像信号は最適な位相のサンプリン
グクロックで標本化されてディジタル化される。このデ
ィジタル映像信号は、画像出力装置２からの同期信号と
クロック位相可変回路６からのサンプリングクロックと
ともに、画像表示部１４に供給されて画像表示がなされ
る。

【００２４】図２（ａ）は図１におけるサンプリング回
路５の一具体例を示すブロック図である。

【００２５】同図において、この具体例はＡ／Ｄコンバ
−タ５１からなり、映像出力装置２（図１）から供給さ
れる映像信号を、クロック位相可変回路６からのサンプ
リングクロックにより、ディジタル映像信号に変換す
る。

【００２６】図２（ｂ）は図１におけるサンプリング回
路５の他の具体例を示すブロック図であって、５１はＡ
／Ｄコンバ−タ、５２は画像保持メモリ、５３は遅延回
路である。

【００２７】同図において、映像出力装置２（図１）か
ら供給される映像信号は、Ａ／Ｄコンバ−タ５１でクロ
ック位相可変回路６からのサンプリングクロックによっ
てディジタル変換された後、画像保持メモリ５２に供給
される。また、このサンプリングクロックは遅延回路５
３で位相遅延され、クロックとして画像保持メモリ５２
に供給される。このクロックによってディジタル変換さ
れた映像信号が画像保持メモリ５２に格納され、読み出
される。

【００２８】図３は図１でのクロック位相可変回路６の
一具体例を示す構成図であって、６１は位相切替スイッ
チ、６２はタップ付き位相遅延線である。

【００２９】同図において、クロック発生回路７（図
１）からのクロックはｎ段（ｎは２以上の整数）の切替
端子を持つタップ付き位相遅延線６２に供給される。こ
のタップ付き位相遅延線６２は、供給されるクロックの
周期をＴとすると、全遅延時間がＴ・（ｎ−１）／ｎで
あり、この全遅延時間が（ｎ−１）個等分に区分される
ようにしてｎ個の切替端子が設けられている。従って、
ｉ番目（但し、ｉ＝１，２，……，ｎ）の切替端子から
は供給されたクロックがＴ・（ｉ−１）／ｎだけ位相が
遅延されて得られる。

【００３０】位相切替スイッチ６１はタップ付き位相遅
延線６２のｎ個の切替端子のいずれか１つを選択するも
のであって、この選択は図１におけるクロック位相制御
回路８の出力信号により制御される。ここでは、１例と
して、遅延時間が大きくなる方向に切替順序が決められ
ているものとし、これにより、クロック位相制御回路８
の出力信号により、ディジタル変換された映像信号とク
ロック生成用画像保持メモリ４から読み出されたクロッ
ク生成用画像情報とが不一致であることが検出されてい
る限り、位相切替スイッチ６１はタップ付き位相遅延線
６２の切替端子を１段ずつ切り替えて、サンプリングク
ロックの位相を順次遅らせる。そして、両者が一致する
と、位相切替スイッチ６１はそのときの切替端子を選択
した状態に固定される。

【００３１】なお、サンプルクロックの位相遅延が最大
のＴ・（ｎ−１）／ｎとなっても映像信号とクロック生
成用画像情報とが一致しないときには、遅延時間が最小
の切替端子に選択が戻り、そこから順次切替端子を選択
していって遅延時間が大きくなるようにする。

【００３２】図４は図１でのクロック発生回路７の一具
体例を示すブロック図であって、７１は位相比較器、７
２はローパスフィルタ（以下、ＬＰＦという）、７４は
分周カウンタ、７３は電圧制御型発振器（以下、ＶＣＯ
という）、７５は分周比設定端子である。

【００３３】同図において、この具体例は、位相比較器
７１、ＬＰＦ７２、ＶＣＯ７３及び分周カウンタ７４で
構成されるＰＬＬからなり、分周比設定端子７５から１
水平走査期間の総ドット数を入力することにより、ＶＣ
Ｏ７３の出力信号が、分周カウンタ７４において、この
総ドット数の分周比で分周され、画像出力装置２（図
１）からの水平同期信号に等しい周波数の信号となる。
この信号は位相比較器７１でこの水平同期信号と位相比
較され、その位相差に応じた出力信号がＬＰＦ７２を介
してＶＣＯ７３に制御信号として供給される。これによ
り、ＶＣＯ７３の出力信号が画像出力装置２から出力さ
れる映像信号のドットクロックに等しい周波数とする。
この出力信号がサンプリングクロックとして図１のクロ
ック位相可変回路６に供給される。

【００３４】図５は図１でのクロック周波数制御回路９
の一具体例を示すブロック図であって、９１はクロック
パルス出力回路、９２，９３は波形成形回路、９４，９
５はカウンタ、９６，９７はラッチ、９８，９９は演算
回路である。

【００３５】同図において、クロック生成用画像を含ん
だ画像出力装置２（図１）からのクロック生成用画像の
アナログ映像信号は波形成形回路９２に供給され、振
幅，電位が所定の電圧（例えば、ＴＴＬレベルなどのデ
ィジタル処理に適した電圧レベル）の２値信号に変換さ
れる。この２値信号では、この所定電圧の期間がドット
周期の整数ｐ倍の幅の映像パルスとなり、カウンタ９４
のリセット端子とラッチ９６のクロック端子とに供給さ
れる。

【００３６】一方、クロックパルス出力回路９１から
は、映像信号のドットクロック周波数より高い周波数の
クロックパルスが出力されており、カウンタ９４は、映
像パルスが供給される毎にリセットされて、このクロッ
クパルスをカウントする。そして、ラッチ９６はこのカ
ウンタ９４のリセット直前のカウント値をラッチする。
従って、このラッチ９６には、２つの映像パルス間、即
ち、ｎドット期間のクロックパルス数ｍがラッチされ
る。

【００３７】演算回路９８は、クロック生成用画像保持
メモリ４からクロック生成用画像情報を読み出し、カウ
ンタ９４でカウントされる上記のクロック生成用画像の
映像信号の上記所定電圧期間に対応する期間でのドット
数ｐの値を算出し、以下に式（１）で示すように、ラッ
チ９６でラッチされる上記のｎドット期間のクロックパ
ルス数をこのドット数ｎで除算することにより、映像信
号の１ドット期間のクロックパルス数Ｍを算出して演算
回路９９に供給する。

【００３８】Ｍ＝（ｐドット期間のクロックパルス数ｍ）／（ドット数ｐ）……（１）また、画像出力回路２（図１）からの水平同期信号は波
形成形回路９３で振幅，電位が所定の電圧（例えば、Ｔ
ＴＬレベルなどのディジタル処理に適した電圧レベル）
に変換され、水平同期パルスとしてカウンタ９５のリセ
ット端子とラッチ９７のクロック端子に供給される。カ
ウンタ９５は、水平同期パルスが供給される毎にリセッ
トされてクロックパルス出力回路９１からクロックパル
スをカウントし、そのリセット直前のカウント値がラッ
チ９７にラッチされる。従って、ラッチ９７にラッチさ
れるカウント値は、２つの水平同期パルス間、即ち、１
水平走査期間のクロックパルス数ｋである。

【００３９】演算回路９９は、以下の式（２）で示すよ
うに、この１水平走査期間のクロックパルス数ｋを演算
回路９８で上記式（１）により得られる映像信号の１ド
ット期間のクロックパルス数Ｍで除算することにより、
１水平走査期間中の総ドット数Ｋを算出する。これがク
ロック発生回路７に供給され、その一具体例を示す図４
において、分周比設定端子７５から分周カウンタ７４に
供給されてその分周比が設定される。

【００４０】Ｋ＝（１水平走査期間のクロックパルス数ｋ）／Ｍ ……（２）図６は図１におけるクロック位相制御回路８の一具体例
を示すブロック図であって、８１は画像情報比較回路、
８２はスイッチ切替制御回路である。

【００４１】同図において、画像保持メモリ４（図１）
からのクロック生成用画像情報とサンプリング回路５
（図１）でディジタル化された映像信号とが画像情報比
較回路８１で比較され、両者が一致しないときに信号を
出力する。スイッチ切替制御回路８２は、画像情報比較
回路８１の出力信号が供給されると、図３における位相
切替スイッチ６１を順次切り替えるスイッチ制御信号を
生成して出力し、クロック生成用画像情報とディジタル
化された映像信号とが一致すると、そのときの位相切替
スイッチ６１の状態を保持するスイッチ制御信号を生成
して出力する。

【００４２】図７は図１における画像表示部１４の一具
体例を示すブロック図であって、１４１は偏向回路、１
４２はビデオ回路、１４３はＣＲＴ表示装置である。

【００４３】同図において、画像出力装置２（図１）か
らの同期信号は偏向回路１４１に供給され、水平，垂直
同期信号から鋸波状の水平，垂直偏向波が生成されてＣ
ＲＴ表示装置１４３の水平，垂直偏向が行なわれる。ま
た、サンプリング回路５（図１）からのディジタル化さ
れた映像信号はビデオ回路１４２に供給され、画像出力
装置２からの同期信号とクロック位相可変回路６からの
サンプリングクロックとによってＲ，Ｇ，Ｂのアナログ
映像信号に変換されてＣＲＴ表示装置１４３に供給され
る。これにより、ＣＲＴ表示装置１４３にカラー映像が
表示される。

【００４４】図８は本発明による画像表示装置の他の実
施例を示すブロック図であって、図１に対応する部分に
は同一符号を付けている。

【００４５】この実施例は、図示するように、映像出力
制御装置３が画像表示装置１３とは独立に設けられたも
のであり、これ以外の構成は図１に示した実施例と同様
である。

【００４６】図８において、映像出力制御装置３とクロ
ック生成用画像保持メモリ４には、予め同一のクロック
生成用画像情報が格納されており、クロック生成用画像
保持メモリ４からは、画像出力装置２が動作していない
ときも、クロック生成用画像情報が読み取られている。

【００４７】映像出力装置２が動作すると、映像出力制
御装置３からは、クロック生成用画像保持メモリ４とは
独立に、そこに格納されているクロック生成用画像情報
が読み取られ、映像出力装置２に転送される。これによ
り、画像出力装置２から、まず、所定期間クロック生成
用画像のアナログ映像信号が、次いで、映像出力装置２
が発生するアナログ映像信号が夫々同期信号とともに出
力される。かかるアナログ映像信号と同期信号とが画像
表示装置１３のサンプリングクロック自動生成装置１に
供給され、図１に示した実施例と同様に、クロック生成
用画像保持メモリ４からのクロック生成用画像情報を用
いて、サンプリングクロックの生成処理と、このサンプ
リングクロックを用いた映像信号をディジタル処理とが
行なわれる。

【００４８】この実施例においても、図１に示した実施
例と同様に、映像信号と水平同期信号とから自動的に映
像信号の標本化に適したサンプリングクロックを生成
し、このサンプリングクロックで映像信号をディジタル
処理して画像表示を行なうことができる。

【００４９】図９は本発明による画像表示装置のさらに
他の実施例を示すブロック図であって、１０は電気的に
デ−タの登録，消去が可能な不揮発性メモリ（以下、Ｅ
²ＰＲＯＭという）、１１はマイクロプロセッサ（以
下、ＣＰＵという）、１２は走査周波数検出回路１２で
あり、図１に対応する部分には同一符号を付けて重複す
る説明を省略する。

【００５０】通常、異なる映像出力装置間で水平，垂直
同期信号の周波数がともに等しいとき、それらのドット
クロック周波数は等しいものであるが、この実施例で
は、このことに着目し、映像出力装置が変更されても、
その水平，垂直同期信号の周波数が既に使用した映像出
力装置と等しいとき、この既に使用した映像出力装置の
ときの情報をもとに、迅速に最適なサンプリングクロッ
クを得ることができるようにしたものである。

【００５１】このため、この実施例では、図９に示すよ
うに、図１に示した実施例にＥ²ＰＲＯＭ１０とＣＰＵ
１１と走査周波数制御回路１２とを追加し、上記の機能
をもたせるものである。

【００５２】図９において、走査周波数検出回路１２
は、常に映像出力装置２から出力されるアナログ映像信
号の水平，垂直同期信号の周波数が検出され、この検出
結果からＣＰＵ１１は使用されている映像出力装置２の
水平，垂直同期信号の周波数を監視している。また、Ｅ
²ＰＲＯＭ１０には、既に用いられた各種の映像出力装
置２に対しての水平，垂直同期信号の周波数をパラメー
タとして、図１に示した実施例と同様にして設定される
最適なサンプリングクロックでのクロック位相可変回路
６での遅延量のデータ（クロック位相可変回路６が図３
に示した具体例である場合には、位相切替スイッチ６１
で選択されるタップ付き位相遅延線６２の切替端子を示
すデータ）とクロック周波数制御回路９で得られる１水
平走査期間での総ドット数Ｋのデータとが格納されてい
る。

【００５３】そこで、映像出力装置２からアナログ映像
信号が出力されると、ＣＰＵ１１は走査周波数検出回路
１２の検出出力を取り込み、これとともに、Ｅ²ＰＲＯ
Ｍ１０から水平，垂直同期信号のデータを順次読み取っ
て走査周波数検出回路１２の検出出力によるこのときの
水平，垂直信号の周波数と一致するものがあるか否か判
定する。

【００５４】一致するものがあるときには、水平，垂直
同期信号の周波数と一致するデータに対する上記遅延量
のデータと総ドット数ＫのデータとをＥ²ＰＲＯＭ１０
から読み取リ、夫々クロック位相制御回路８とクロック
周波数制御回路９とに供給する。これにより、図１に示
した実施例と同様に、クロック発生回路７からはこのと
きの映像出力装置２のドットクロックに周波数が一致し
たサンプリングクロックが出力され、このサンプリング
クロックがクロック位相制御回路８で遅延量が制御され
るクロック位相可変回路６で位相調整されて、このとき
の映像出力装置２から出力されるアナログ映像信号に最
適なサンプリングクロックとなる。

【００５５】なお、このように水平，垂直同期信号の周
波数が一致すると判定されたときには、ＣＰＵ１１によ
り、映像出力制御装置３が制御され、クロック生成用画
像保持メモリ４からのクロック生成用画像の読取りを中
止する。これにより、映像出力装置２からは、動作を開
始すると、直ちにそれが発生するアナログ映像信号を出
力することができる。

【００５６】走査周波数検出回路１２で検出される水
平，垂直同期信号の周波数に一致するデータがない場合
には、ＣＰＵ１１は、図１に示した実施例と同様に、ク
ロック位相制御回路８とクロック周波数制御回路９とを
動作させる。そして、最適なサンプリングクロックが得
られる期間の経過後、走査周波数検出回路１２で検出さ
れた水平，垂直同期信号の周波数をパラメータとして、
クロック位相制御回路８で得られるクロック位相可変回
路６での遅延量のデータとクロック周波数制御回路９で
得られる１水平走査期間での総ドット数Ｋのデータとを
Ｅ²ＰＲＯＭ１０に格納する。

【００５７】このようにして、Ｅ²ＰＲＯＭ１０には、
種々の水平，垂直同期信号の周波数に対するデータが格
納されていき、映像出力装置２が異種のものに変更して
も、それと水平，垂直同期信号の周波数が等しいものが
既に使用されていれば、迅速に最適なサンプリングクロ
ックを得ることができて、良好な画像表示が迅速に開始
されることになる。

【００５８】図１０は図９における走査周波数検出回路
１２の一具体例を示すブロック図であって、１２１はク
ロックパルス発生回路、１２２，１２３は波形成形回
路、１２４，１２５はカウンタ、１２６，１２７はラッ
チである。

【００５９】同図において、水平，垂直同期信号とは夫
々、波形成形回路１２２，１２３でその振幅、電位が所
定電圧（例えば、ＴＴＬレベル）の信号に変換され、水
平同期信号パルス，垂直同期信号パルスとしてカウンタ
１２４，１２５のリセット端子とラッチ１２６，１２７
のクロック端子とに供給される。また、クロックパルス
出力回路１２１は水平，垂直走査周波数より高い周波数
のクロックパルスを出力し、カウンタ１２４，１２５の
クロック端子に供給する。カウンタ１２４，１２５は夫
々、水平，垂直同期信号パルスでリセットされ、リセッ
トされる間の期間にクロックパルス出力回路１２１から
のクロックパルスをカウントする。ラッチ１２６，１２
７は夫々、カウンタ１２４，１２５でのリセットされる
直前のカウント値をラッチする。従って、ラッチ１２
６，１２７には夫々、１水平走査期間のクロックパルス
数、１垂直走査期間のクロックパルス数が得られる。

【００６０】なお、図９に示した実施例においては、異
種の映像出力装置が設けられ、これらを選択的に使用で
きるようにされている場合には、この選択切替えをＣＰ
Ｕ１１が検知するようにすることにより、この切替えが
あると、ＣＰＵ１１が上記の動作を行なうように構成す
ることもできる。このような場合には、映像出力装置の
切替えがあっても、直ちに最適な画像表示が行なわれる
ことになる。

【００６１】

【発明の効果】以上説明したように、本発明によれば、
入力した映像信号の仕様に合わせて自動的に最適なサン
プリングクロックが生成されることになり、サンプリン
グクロックの生成や調整のための作業が削減できる。

【００６２】また、本発明によると、映像出力装置の変
更があっても、既にこの種の映像出力装置が使用されて
いれば、最適なサンプリングクロックが迅速に生成され
て、最良の画像表示を迅速に行なうことができる。

【図面の簡単な説明】

【図１】本発明による画像表示装置の一実施例を示すブ
ロック図である。

【図２】図１におけるサンプリング回路の具体例を示す
ブロック図である。

【図３】図１におけるクロック位相可変回路の一具体例
を示す構成図である。

【図４】図１におけるサンプリングクロック発生回路の
一具体例を示すブロック図である。

【図５】図１におけるクロック周波数制御回路の一具体
例を示すブロック図である。

【図６】図１におけるクロック位相制御回路の一具体例
を示すブロック図である。

【図７】図１における画像表示部の一具体例を示すブロ
ック図である。

【図８】本発明による画像表示装置の他の実施例を示す
ブロック図である。

【図９】本発明による画像表示装置のさらに他の実施例
を示すブロック図である。

【図１０】図９における走査周波数検出回路の一具体例
を示すブロック図である。

【符号の説明】

１サンプリングクロック自動生成装置２映像出力装置３映像出力制御装置４クロック生成用画像保持メモリ５サンプリング回路６サンプリングクロック位相可変回路７サンプリングクロック発生回路８クロック位相制御回路９クロック周波数制御回路１０Ｅ²ＰＲＯＭ１１ＣＰＵ１２走査周波数検出回路１３画像表示装置１４画像表示部５１Ａ／Ｄコンバ−タ５２画像メモリ５３遅延回路６１位相切替スイッチ６２位相遅延線７１位相比較器７２ＬＰＦ７３ＶＣＯ７４分周カウンタ７５分周比設定端子９１クロックパルス発生回路９２，９３波形成形回路９４，９５カウンタ９６，９７ラッチ９８，９９，９１０演算回路Ｂ８１画像情報比較回路８２スイッチ切替制御回路１２１クロックパルス発生回路１２２，１２３波形成形回路１２４，１２５カウンタ１２６，１２７ラッチ１４１偏向回路１４２ビデオ回路１４３ＣＲＴディスプレイ

───────────────────────────────────────────────────── フロントページの続き (72)発明者増田浩三神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (72)発明者鶴賀貞雄神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (72)発明者川崎二郎神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所情報映像事業部内 (72)発明者長林保神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所情報映像事業部内

Claims

【特許請求の範囲】

【請求項１】映像信号出力装置の出力映像信号によっ
て画像表示する画像表示装置において、該出力映像信号をサンプリングする手段と、該サンプリング手段の出力を保持するメモリ手段と、該メモリ手段の出力をアナログ映像信号に戻すＤ／Ａ変
換手段と、該Ｄ／Ａ変換手段より出力される映像信号を画像表示す
る表示手段と、該サンプリング手段に供給するクロック信号を自動生成
するクロック自動生成手段とを備えたことを特徴とする
画像表示装置。
【請求項２】請求項１において、前記クロック自動生
成装置は、前記映像出力装置からの水平同期信号を周波数逓倍し、
サンプリングクロックとして出力するクロック発生回路
と、該サンプリングクロックの位相を多段階に切り替えるク
ロック位相可変回路と、該クロック位相可変回路から
のサンプリングクロックで前記映像出力装置からの前記
映像信号を標本化するサンプリング回路と、所定画像パターンのクロック生成用画像情報を格納した
クロック生成用画像保持メモリと、該クロック生成用画像保持メモリから該クロック生成用
画像情報を読み取り、前記映像出力装置の出力映像信号
に付加する映像出力制御装置と、該クロック生成用画像保持メモリに格納されている該ク
ロック生成用画像情報と該サンプリング回路から出力さ
れる標本化された映像信号でのクロック生成用画像情報
とを画像パターン比較し、両者が一致するように、該ク
ロック位相可変回路での該サンプリングクロックの位相
調整量を制御するクロック位相制御回路と、該クロック生成用画像保持メモリに格納されている該ク
ロック生成用画像情報と前記映像出力装置から出力され
る映像信号，水平同期信号とから１水平走査期間のドッ
ト数を算出し、該ドット数に応じて該クロック発生回路
での水平同期信号の周波数逓倍値を設定するクロック周
波数制御回路とからなることを特徴とする画像表示装
置。
【請求項３】請求項１において、前記クロック自動生
成装置は、前記映像出力装置からの水平同期信号を周波数逓倍し、
サンプリングクロックとして出力するクロック発生回路
と、該サンプリングクロックの位相を多段階に切り替えるク
ロック位相可変回路と、該クロック位相可変回路から
のサンプリングクロックで前記映像出力装置からの前記
映像信号を標本化するサンプリング回路と、所定画像パターンのクロック生成用画像情報を格納した
クロック生成用画像保持メモリと、該クロック生成用画像保持メモリと同じクロック生成用
画像情報を有し、該クロック生成用画像情報を前記映像
出力装置の出力映像信号に付加する映像出力制御装置
と、該クロック生成用画像保持メモリに格納されている該ク
ロック生成用画像情報と該サンプリング回路から出力さ
れる標本化された映像信号でのクロック生成用画像情報
とを画像パターン比較し、両者が一致するように、該ク
ロック位相可変回路での該サンプリングクロックの位相
調整量を制御するクロック位相制御回路と、該クロック生成用画像保持メモリに格納されている該ク
ロック生成用画像情報と前記映像出力装置から出力され
る映像信号，水平同期信号とから１水平走査期間のドッ
ト数を算出し、該ドット数に応じて該クロック発生回路
での水平同期信号の周波数逓倍値を設定するクロック周
波数制御回路とからなることを特徴とする画像表示装
置。
【請求項４】請求項２または３において、前記サンプ
リング回路はＡ／Ｄコンバータであることを特徴とする
画像表示装置。
【請求項５】請求項２または３において、前記サンプリング回路は、前記映像出力装置の出力映像
信号をディジタル化するＡ／Ｄコンバータと、該Ａ／Ｄ
コンバータの出力を記憶する画像メモリとからなること
を特徴とする画像表示装置。
【請求項６】請求項１，２，３または４において、前記クロック自動生成装置をマイクロプロセッサで構成
したことを特徴とする画像表示装置。
【請求項７】請求項２，３，４または５において、前記画像出力装置から出力される水平，垂直同期信号の
周波数を検出する走査周波数検出回路と、前記クロック生成用画像保持メモリに格納されている前
記クロック生成用画像情報と前記サンプリング回路から
出力される標本化された映像信号に付加されている前記
クロック生成用画像情報とでの画像パターンが一致した
ときの前記クロック位相可変回路での該サンプリングク
ロックの位相調整量を示す第１のデータと、前記クロッ
ク周波数制御回路で得られた１水平走査期間のドット数
を示す第２のデータとを、水平，垂直同期信号の周波数
をパラメータとして格納する不揮発性メモリと、該走査周波数検出回路で検出される水平，垂直同期信号
の周波数を監視し、該水平，垂直同期信号の周波数と一
致する水平，垂直同期信号の周波数が該不揮発性メモリ
にあるとき、これに対する該不揮発性メモリでの該第
１，第２のデータを前記クロック位相可変回路と前記ク
ロック周波数制御回路とに設定し、該走査周波数検出回
路で検出される水平，垂直同期信号の周波数と一致する
水平，垂直同期信号の周波数が該不揮発性メモリにない
とき、前記クロック生成用画像保持メモリに格納された
該クロック生成用画像情報と前記サンプリング回路から
出力される標本化された映像信号でのクロック生成用画
像情報とでの画像パターンが一致したときの前記クロッ
ク位相変換回路での該サンプリングクロックの位相調整
量を該第１のデータとし、前記クロック周波数制御回路
で得られた１水平走査期間のドット数を該第２のデータ
として、夫々検出された水平，垂直同期信号の周波数を
パラメータとして該不揮発性メモリに格納する制御手段
とを設けたことを特徴とする画像表示装置。
【請求項８】請求項２〜７のいずれか１つにおいて、前記クロック周波数制御回路のドット数算出は、水平走
査周期をドットクロック周波数より高い周波数のクロッ
クパルスでカウントすることにより１水平走査期間のク
ロックパルス数ｋを得、前記映像出力装置から出力され
る映像信号のクロック生成用画像の映像期間に先のクロ
ックパルスをカウントした結果を該映像期間のドット数
で除算して１ドット期間のクロックパルス数Ｍを求め、
ｋ／Ｍの除算を行なうことを特徴とする画像表示装置。