JP3021884B2 - スキャンパス回路 - Google Patents
スキャンパス回路Info
- Publication number
- JP3021884B2 JP3021884B2 JP3329292A JP32929291A JP3021884B2 JP 3021884 B2 JP3021884 B2 JP 3021884B2 JP 3329292 A JP3329292 A JP 3329292A JP 32929291 A JP32929291 A JP 32929291A JP 3021884 B2 JP3021884 B2 JP 3021884B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- register
- path
- scan path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスキャンパス回路に関
し、特に情報処理装置に使用するスキャンパス回路に関
する。
し、特に情報処理装置に使用するスキャンパス回路に関
する。
【０００２】
【従来の技術】従来のスキャンパス回路は、スキャンパ
スの先頭のレジスタからスキャンアウトデータを出力
し、スキャンパスの末尾のレジスタにスキャンインデー
タを入力していた。
スの先頭のレジスタからスキャンアウトデータを出力
し、スキャンパスの末尾のレジスタにスキャンインデー
タを入力していた。
【０００３】
【発明が解決しようとする課題】上述した従来のスキャ
ンパス回路は、スキャンパス長（スキャンパスを構成す
るレジスタ数）が異なる複数のスキャンパスを持つ情報
処理装置に組み込まれた場合、組み込まれた複数のスキ
ャンパスを同時に動かし、スキャンアウトしてデータを
取り出し、取り出したデータをそのままスキャンインデ
ータとしてスキャンインすると、もとの状態に戻そうと
しても、スキャンパス長の短いスキャンパスでは、スキ
ャンインデータのあふれを生じるので、スキャンアウト
する前の状態に戻すことは、できなかった。
ンパス回路は、スキャンパス長（スキャンパスを構成す
るレジスタ数）が異なる複数のスキャンパスを持つ情報
処理装置に組み込まれた場合、組み込まれた複数のスキ
ャンパスを同時に動かし、スキャンアウトしてデータを
取り出し、取り出したデータをそのままスキャンインデ
ータとしてスキャンインすると、もとの状態に戻そうと
しても、スキャンパス長の短いスキャンパスでは、スキ
ャンインデータのあふれを生じるので、スキャンアウト
する前の状態に戻すことは、できなかった。
【０００４】スキャンアウトする前の状態に戻すために
は、スキャンパス長の短いスキャンパスに供給されるク
ロックを途中で止めるか、スキャンインするデータを操
作し、スキャンパス長の短いスキャンパスのスキャンイ
ンデータにダミーのデータを付け加える必要があった。
は、スキャンパス長の短いスキャンパスに供給されるク
ロックを途中で止めるか、スキャンインするデータを操
作し、スキャンパス長の短いスキャンパスのスキャンイ
ンデータにダミーのデータを付け加える必要があった。
【０００５】
【課題を解決するための手段】本発明のスキャンパス回
路は、レジスタ数ｉ，スキャンする時に用いるシフトク
ロック数をｊ（ただしｉ≦ｊ），ｊ／ｉの余りをｋとす
るスキャンパス回路において、ｋ＝０のとき、スキャン
パスの先頭のレジスタの出力（外部にスキャンアウトデ
ータとして出力されるデータ）とスキャンインデータ
（スキャンパスにセットしようとするデータ）とのいず
れかを選択し、スキャンパス末尾のレジスタのスキャン
入力にする手段と、ｋ≠０のときは、スキャンパス先頭
のレジスタの出力をスキャンパス末尾のレジスタのスキ
ャン入力にする手段と、ｋ番目のレジスタとｋ＋１番目
のレジスタとの間にｋ＋１番目のレジスタ出力と、スキ
ャンインデータのいずれかをｋ番目のレジスタのスキャ
ン入力とする手段とを備えて構成される。
路は、レジスタ数ｉ，スキャンする時に用いるシフトク
ロック数をｊ（ただしｉ≦ｊ），ｊ／ｉの余りをｋとす
るスキャンパス回路において、ｋ＝０のとき、スキャン
パスの先頭のレジスタの出力（外部にスキャンアウトデ
ータとして出力されるデータ）とスキャンインデータ
（スキャンパスにセットしようとするデータ）とのいず
れかを選択し、スキャンパス末尾のレジスタのスキャン
入力にする手段と、ｋ≠０のときは、スキャンパス先頭
のレジスタの出力をスキャンパス末尾のレジスタのスキ
ャン入力にする手段と、ｋ番目のレジスタとｋ＋１番目
のレジスタとの間にｋ＋１番目のレジスタ出力と、スキ
ャンインデータのいずれかをｋ番目のレジスタのスキャ
ン入力とする手段とを備えて構成される。
【０００６】
【実施例】図１は本発明の一実施例の構成を示すブロッ
ク図である。図１は、スキャンに関する部分のみ抜き出
しており、ＳＰ１はレジスタ数８，スキャンクロック数
８のスキャンパス、ＳＰ２はレジスタ数６，スキャンク
ロック数８のスキャンパス、Ｒ１１〜Ｒ２６はスキャン
機能付きレジスタ、ＳＬ１，ＳＬ２はデータセレクタ、
ＳＣＡＮはスキャン機能付きレジスタＲ１１〜Ｒ２６を
スキャンモードにする信号、ＩＯはオフのときスキャン
インをオンのときスキャンアウトを示す信号、ＣＬＯＣ
Ｋはスキャン機能付きレジスタＲ１１〜Ｒ２６に供給す
るクロック信号、Ｉ１，Ｉ２はスキャンインデータを入
力する端子、Ｕ１，Ｕ２はスキャンアウトデータが出力
される端子である。
ク図である。図１は、スキャンに関する部分のみ抜き出
しており、ＳＰ１はレジスタ数８，スキャンクロック数
８のスキャンパス、ＳＰ２はレジスタ数６，スキャンク
ロック数８のスキャンパス、Ｒ１１〜Ｒ２６はスキャン
機能付きレジスタ、ＳＬ１，ＳＬ２はデータセレクタ、
ＳＣＡＮはスキャン機能付きレジスタＲ１１〜Ｒ２６を
スキャンモードにする信号、ＩＯはオフのときスキャン
インをオンのときスキャンアウトを示す信号、ＣＬＯＣ
Ｋはスキャン機能付きレジスタＲ１１〜Ｒ２６に供給す
るクロック信号、Ｉ１，Ｉ２はスキャンインデータを入
力する端子、Ｕ１，Ｕ２はスキャンアウトデータが出力
される端子である。
【０００７】まず、スキャンアウトの動作について説明
する。スキャン開始前の各レジスタＲｍｎの値をＣｍｎ
と定義しておく、スキャンパスＳＰ１，ＳＰ２中のスキ
ャン機能付きレジスタＲ１１〜Ｒ２６は、ＳＣＡＮ信号
によりスキャンモードになり、データセレクタＳＬ１，
ＳＬ２は、スキャンアウトを示す信号ＩＯがＯＮになっ
ているので、それぞれスキャン機能付きレジスタＲ１１
の出力とスキャン機能付きレジスタＲ２１の出力とを選
択する。この状態で端子Ｕ１にはスキャン機能付レジス
タＲ１１の値Ｃ１１が、端子Ｕ２にはスキャン機能レジ
スタＲ２１の値Ｃ２１が出力され、最初のスキャンデー
タが出力される。以後ＣＬＯＣＫ毎に、スキャンアウト
動作が進んで行くが、クロック毎のレジスタの変化をテ
ーブルにしたのが図２である。図２によりスキャンパス
ＳＰ１，ＳＰ２のスキャンアウトデータは、レジスタＲ
ｍｎの値はそれぞれ次のようになる。
する。スキャン開始前の各レジスタＲｍｎの値をＣｍｎ
と定義しておく、スキャンパスＳＰ１，ＳＰ２中のスキ
ャン機能付きレジスタＲ１１〜Ｒ２６は、ＳＣＡＮ信号
によりスキャンモードになり、データセレクタＳＬ１，
ＳＬ２は、スキャンアウトを示す信号ＩＯがＯＮになっ
ているので、それぞれスキャン機能付きレジスタＲ１１
の出力とスキャン機能付きレジスタＲ２１の出力とを選
択する。この状態で端子Ｕ１にはスキャン機能付レジス
タＲ１１の値Ｃ１１が、端子Ｕ２にはスキャン機能レジ
スタＲ２１の値Ｃ２１が出力され、最初のスキャンデー
タが出力される。以後ＣＬＯＣＫ毎に、スキャンアウト
動作が進んで行くが、クロック毎のレジスタの変化をテ
ーブルにしたのが図２である。図２によりスキャンパス
ＳＰ１，ＳＰ２のスキャンアウトデータは、レジスタＲ
ｍｎの値はそれぞれ次のようになる。
【０００８】 スキャンパスＳＰ１のスキャンアウトデータ Ｃ１１−Ｃ１２−Ｃ１３−Ｃ１４−Ｃ１５−Ｃ１６−Ｃ
１７−Ｃ１８ スキャンパスＳＰ２のスキャンアウトデータ Ｃ２１−Ｃ２２−Ｃ２３−Ｃ２４−Ｃ２５−Ｃ２６−Ｃ
２１−Ｃ２２ 次にスキャンインであるがスキャンパスＳＰ１，ＳＰ２
にそれぞれ次のような順番でセットするものとする。
１７−Ｃ１８ スキャンパスＳＰ２のスキャンアウトデータ Ｃ２１−Ｃ２２−Ｃ２３−Ｃ２４−Ｃ２５−Ｃ２６−Ｃ
２１−Ｃ２２ 次にスキャンインであるがスキャンパスＳＰ１，ＳＰ２
にそれぞれ次のような順番でセットするものとする。
【０００９】 スキャンパスＳＰ１にスキャンインするデータ Ｃ１１−Ｃ１２−Ｃ１３−Ｃ１４−Ｃ１５−Ｃ１６−Ｃ
１７−Ｃ１８ スキャンパスＳＰ２にスキャンインするデータ Ｃ２１ａ−Ｃ２２ａ−Ｃ２３−Ｃ２４−Ｃ２５−Ｃ２６
−Ｃ２１−Ｃ２２ スキャンパスＳＰ２にスキャンインするデータのうち、
始めの２つにａが付いているのは、これらのデータが無
効なデータとなるためで、スキャンイン時に有効なデー
タとなるのは、ａの付いてないデータであることを明ら
かにするためである。このことから、Ｃ２１とＣ２１
ａ，Ｃ２２とＣ２２ａとは、それぞれ同じ値でなくても
よいことがわかる。
１７−Ｃ１８ スキャンパスＳＰ２にスキャンインするデータ Ｃ２１ａ−Ｃ２２ａ−Ｃ２３−Ｃ２４−Ｃ２５−Ｃ２６
−Ｃ２１−Ｃ２２ スキャンパスＳＰ２にスキャンインするデータのうち、
始めの２つにａが付いているのは、これらのデータが無
効なデータとなるためで、スキャンイン時に有効なデー
タとなるのは、ａの付いてないデータであることを明ら
かにするためである。このことから、Ｃ２１とＣ２１
ａ，Ｃ２２とＣ２２ａとは、それぞれ同じ値でなくても
よいことがわかる。
【００１０】スキャンインは、スキャン機能付きレジス
タをスキャンモードにする信号ＳＣＡＮによりスキャン
機能付レジスタＲ１１〜Ｒ２６をスキャンモードにし、
データセレクタＳＬ１，ＳＬ２をそれぞれ、スキャンイ
ンデータの入力端子Ｉ１，Ｉ２を選択させてから行う。
先に説明したスキャンアウトと同様、ＣＬＯＣＫ毎のス
キャンイン動作を表わす説明図を図３に示す。図２と図
３を比較すると本発明のスキャンパスは、スキャンアウ
トしたデータをそのままの順番でスキャンインすれば、
スキャンアウトする前の状態に戻ることがわかる。
タをスキャンモードにする信号ＳＣＡＮによりスキャン
機能付レジスタＲ１１〜Ｒ２６をスキャンモードにし、
データセレクタＳＬ１，ＳＬ２をそれぞれ、スキャンイ
ンデータの入力端子Ｉ１，Ｉ２を選択させてから行う。
先に説明したスキャンアウトと同様、ＣＬＯＣＫ毎のス
キャンイン動作を表わす説明図を図３に示す。図２と図
３を比較すると本発明のスキャンパスは、スキャンアウ
トしたデータをそのままの順番でスキャンインすれば、
スキャンアウトする前の状態に戻ることがわかる。
【００１１】図４は、本発明のスキャンパスＳＰ１〜Ｓ
Ｐｎを情報処理装置に組み込んだ時の使用例である。６
は本発明のスキャンパスＳＰ１〜ＳＰｎ、７はスキャン
データを格納するランダムアクセスメモリ（ＲＡＭ）、
８はスキャンパスＳＰ１〜ＳＰｎ，ＲＡＭの制御，ＳＣ
Ｕとの通信などを行う診断制御部（ＤＧＣ）、９はＤＧ
Ｃにスキャンの実行やＲＡＭ中のデータ転送などの要求
をすることのできるシステム制御装置（ＳＣＵ）であ
る。
Ｐｎを情報処理装置に組み込んだ時の使用例である。６
は本発明のスキャンパスＳＰ１〜ＳＰｎ、７はスキャン
データを格納するランダムアクセスメモリ（ＲＡＭ）、
８はスキャンパスＳＰ１〜ＳＰｎ，ＲＡＭの制御，ＳＣ
Ｕとの通信などを行う診断制御部（ＤＧＣ）、９はＤＧ
Ｃにスキャンの実行やＲＡＭ中のデータ転送などの要求
をすることのできるシステム制御装置（ＳＣＵ）であ
る。
【００１２】次に、情報処理装置でエラー等が発生した
ときに、ＳＣＵ９がどのようにしてエラー情報を収集す
るかを説明する。ＤＧＣ８は、エラーが発生した旨を受
けると、まずスキャンパスＳＰ１〜ＳＰｎのクロックを
止め、スキャンモードにして、スキャンアウト可能な状
態にするとともに、ＳＣＵにエラーが発生した旨を伝え
る。次にＤＧＣ８は、スキャンパスＳＰ１〜ＳＰｎを同
時にスキャンアウトしながら、スキャンアウトデータを
メモリ（ここでは、ＲＡＭ７）に書き込む。全て書き込
んだら、スキャンパスＳＰ１〜ＳＰｎをスキャンイン可
能な状態にして、スキャンパスＳＰ１〜ＳＰｎを同時に
動しながらメモリ中のスキャンアウトデータを順番にス
キャンインし、もとのスキャンアウトする前の状態に戻
す。もとの状態に戻ったなら、スキャンモードを解除
し、クロックの供給を開始し、情報処理装置にエラー処
理を始めさせる。さらにシステム制御装置（ＳＣＵ）９
は、スキャンパスがもとに戻り、クロックが供給されは
じめたら、（診断制御部）ＤＧＣ８に対してメモリに書
き込まれているスキャンデータを転送するよう要求しデ
ータの回収を行う。
ときに、ＳＣＵ９がどのようにしてエラー情報を収集す
るかを説明する。ＤＧＣ８は、エラーが発生した旨を受
けると、まずスキャンパスＳＰ１〜ＳＰｎのクロックを
止め、スキャンモードにして、スキャンアウト可能な状
態にするとともに、ＳＣＵにエラーが発生した旨を伝え
る。次にＤＧＣ８は、スキャンパスＳＰ１〜ＳＰｎを同
時にスキャンアウトしながら、スキャンアウトデータを
メモリ（ここでは、ＲＡＭ７）に書き込む。全て書き込
んだら、スキャンパスＳＰ１〜ＳＰｎをスキャンイン可
能な状態にして、スキャンパスＳＰ１〜ＳＰｎを同時に
動しながらメモリ中のスキャンアウトデータを順番にス
キャンインし、もとのスキャンアウトする前の状態に戻
す。もとの状態に戻ったなら、スキャンモードを解除
し、クロックの供給を開始し、情報処理装置にエラー処
理を始めさせる。さらにシステム制御装置（ＳＣＵ）９
は、スキャンパスがもとに戻り、クロックが供給されは
じめたら、（診断制御部）ＤＧＣ８に対してメモリに書
き込まれているスキャンデータを転送するよう要求しデ
ータの回収を行う。
【００１３】
【発明の効果】以上説明したように本発明は、スキャン
パス先頭のレジスタ出力かスキャンインデータをスキャ
ンパス末尾のスキャン入力にする手段を設けるか、又
は、スキャンパス先頭のレジスタ出力をスキャンパス末
尾のレジスタのスキャン入力にする手段とスキャンパス
中に前段のレジスタの出力かスキャンインデータのいず
れかを次段のレジスタのスキャン入力にする手段を設け
ることにより、スキャンパス中の実際のレジスタ数と、
スキャンに必要なクロック数を異なる値にすることがで
きる。
パス先頭のレジスタ出力かスキャンインデータをスキャ
ンパス末尾のスキャン入力にする手段を設けるか、又
は、スキャンパス先頭のレジスタ出力をスキャンパス末
尾のレジスタのスキャン入力にする手段とスキャンパス
中に前段のレジスタの出力かスキャンインデータのいず
れかを次段のレジスタのスキャン入力にする手段を設け
ることにより、スキャンパス中の実際のレジスタ数と、
スキャンに必要なクロック数を異なる値にすることがで
きる。
【００１４】また本発明のスキャンパスを図４のように
用いれば、スキャンパスを同時に動かしながら、スキャ
ンアウトスキャンインできるので、スキャンパスを単独
でしか動かせない場合に比べ、全てのスキャンパスをス
キャンするのに必要なシフトクロック数が著しく減少す
るので、エラーで処理が中断してから、再び動き出すま
での時間を大幅に短縮できるという効果がある。
用いれば、スキャンパスを同時に動かしながら、スキャ
ンアウトスキャンインできるので、スキャンパスを単独
でしか動かせない場合に比べ、全てのスキャンパスをス
キャンするのに必要なシフトクロック数が著しく減少す
るので、エラーで処理が中断してから、再び動き出すま
での時間を大幅に短縮できるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図
【図２】スキャンアウト動作を表わす説明図
【図３】スキャンイン動作を表わす説明図
【図４】本発明のスキャンパスを情報処理装置に組み込
んだ時の使用例を示すブロック図
んだ時の使用例を示すブロック図
ＳＰ１〜ＳＰｎ スキャンパス Ｒ１１〜Ｒ２６ スキャン機能付きレジスタ ＳＬ１，ＳＬ２ データセレクタ Ｕ１，Ｕ２ スキャンアウトデータの出力端子 Ｉ１，Ｉ２ スキャンインデータの入力端子 ＳＣＡＮ スキャン機能付きレジスタをスキャンモー
ドにする信号 ＩＯ オフのときスキャンインをオンのときスキャン
アウトを示す信号 ＣＬＯＣＫ クロック信号 ６ スキャンパス ７ ランダムアクセスメモリ（ＲＡＭ） ８ 診断制御部（ＤＧＣ） ９ システム制御装置（ＳＣＵ）
ドにする信号 ＩＯ オフのときスキャンインをオンのときスキャン
アウトを示す信号 ＣＬＯＣＫ クロック信号 ６ スキャンパス ７ ランダムアクセスメモリ（ＲＡＭ） ８ 診断制御部（ＤＧＣ） ９ システム制御装置（ＳＣＵ）
Claims (1)
- 【請求項１】 レジスタ数ｉ，スキャンクロック数ｊ，
ｊをｉで割った余りをｋとするスキャンパス回路におい
て、 ｋ＝０の場合、スキャンパスの先頭のレジスタの出力と
スキャンインデータとのいずれかを選択し、スキャンパ
ス末尾のレジスタのスキャン入力とする手段と、 ｋ≠０の場合、スキャンパスの先頭レジスタの出力をス
キャンパス末尾のレジスタのスキャン入力とする手段
と、 ｋ番目とｋ＋１番目とのレジスタの間に、ｋ＋１番目の
レジスタのスキャン出力とスキャンインデータとのいず
れかを選択し、ｋ番目のレジスタのスキャン入力にする
手段とを備えて成ることを特徴とするスキャンパス回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3329292A JP3021884B2 (ja) | 1991-12-13 | 1991-12-13 | スキャンパス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3329292A JP3021884B2 (ja) | 1991-12-13 | 1991-12-13 | スキャンパス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05210532A JPH05210532A (ja) | 1993-08-20 |
| JP3021884B2 true JP3021884B2 (ja) | 2000-03-15 |
Family
ID=18219832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3329292A Expired - Fee Related JP3021884B2 (ja) | 1991-12-13 | 1991-12-13 | スキャンパス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3021884B2 (ja) |
-
1991
- 1991-12-13 JP JP3329292A patent/JP3021884B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05210532A (ja) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63291134A (ja) | 論理集積回路 | |
| JPH05215816A (ja) | 情報処理装置 | |
| JP3021884B2 (ja) | スキャンパス回路 | |
| JP2820016B2 (ja) | 電子回路 | |
| JPH0520350A (ja) | ベクトル処理装置 | |
| JPH023197A (ja) | デュアルポートメモリ | |
| JP2001022731A (ja) | 高速フーリエ変換装置 | |
| SU1462355A1 (ru) | Устройство дл преобразовани Адамара цифровой последовательности | |
| JPH0736819A (ja) | Ｄｍａデータ転送装置 | |
| JP4244619B2 (ja) | 画像データ処理装置 | |
| JP2550964B2 (ja) | 記憶アクセス制御方式 | |
| RU1827676C (ru) | Устройство дл отслеживани контуров двумерных объектов | |
| CN112825063A (zh) | 联合测试工作群组传输系统 | |
| JPH04310124A (ja) | レジスタファイル | |
| JPH1091570A (ja) | データ転送装置 | |
| JPH10187585A (ja) | アドレスワード判定用電子回路構成 | |
| JPH11264854A (ja) | 半導体集積回路および半導体集積回路の試験方法 | |
| JPH04328475A (ja) | 試験回路付半導体装置 | |
| JPH03244038A (ja) | バスを使用したスキャン方法 | |
| JPS60243578A (ja) | 論理集積回路 | |
| JPH04172266A (ja) | スキャンイン・アウト方式 | |
| JPH07159492A (ja) | 集積回路 | |
| JPH04241635A (ja) | 多重スキャンパス制御方式 | |
| JPH03255376A (ja) | 半導体装置のテスト回路 | |
| JPH0566971A (ja) | トレースが行われる半導体装置および複数の前記半導体装置をトレースする診断システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991214 |
|
| LAPS | Cancellation because of no payment of annual fees |