JP3003592B2 - 半導体レーザ素子及びその製造方法 - Google Patents
半導体レーザ素子及びその製造方法Info
- Publication number
- JP3003592B2 JP3003592B2 JP8276405A JP27640596A JP3003592B2 JP 3003592 B2 JP3003592 B2 JP 3003592B2 JP 8276405 A JP8276405 A JP 8276405A JP 27640596 A JP27640596 A JP 27640596A JP 3003592 B2 JP3003592 B2 JP 3003592B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- laser device
- light emitting
- semiconductor substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ素子
及びその製造方法に関する。
及びその製造方法に関する。
【０００２】
【従来の技術】かかる半導体レーザ素子は、一般に、図
４に示すように、半導体基板３１と、この半導体基板３
１の第１の面に一方向に沿って形成された活性層３２
と、この活性層３２を挟むクラッド層３３とを備えてい
る。尚、半導体レーザ素子の発光に関する構造は、特公
平６−５８９８８号等に既に示されているので、詳細な
組成・構造等についての説明は、ここでは省略する。
４に示すように、半導体基板３１と、この半導体基板３
１の第１の面に一方向に沿って形成された活性層３２
と、この活性層３２を挟むクラッド層３３とを備えてい
る。尚、半導体レーザ素子の発光に関する構造は、特公
平６−５８９８８号等に既に示されているので、詳細な
組成・構造等についての説明は、ここでは省略する。
【０００３】更に、半導体基板３１の活性層３２の両端
側には、それぞれ発光面３４、発光背面３６が形成さ
れ、また、半導体基板３１の発光面３４及び発光背面３
６以外の相対向する二面、即ち、第１と第２の面には、
それぞれ電極面４０、３８が形成されている。そして、
発光面３４及び発光背面３６には、半導体レーザ素子の
信頼性向上、長寿命化等のために、それぞれレーザ光透
過性及び反射性保護膜（以下、両者を含めて保護膜と言
う）が形成される。
側には、それぞれ発光面３４、発光背面３６が形成さ
れ、また、半導体基板３１の発光面３４及び発光背面３
６以外の相対向する二面、即ち、第１と第２の面には、
それぞれ電極面４０、３８が形成されている。そして、
発光面３４及び発光背面３６には、半導体レーザ素子の
信頼性向上、長寿命化等のために、それぞれレーザ光透
過性及び反射性保護膜（以下、両者を含めて保護膜と言
う）が形成される。
【０００４】以下、かかる保護膜を上述した発光面３４
及び発光背面３６に形成する従来の方法について説明す
る。
及び発光背面３６に形成する従来の方法について説明す
る。
【０００５】まず、図５を参照して、従来の一般的な保
護膜形成方法について説明する。
護膜形成方法について説明する。
【０００６】この保護膜形成方法は、半導体ウエハから
劈開により形成した半導体レーザ素子が一列に並んだ複
数の半導体レーザバー５０を、発光面３４及び発光背面
３６の一方が露出するように端面コーティング用治具５
４の載置面５６に対して垂直に装填し、発光面３４又は
発光背面３６に、スパッタ、ＣＶＤ法等により保護膜を
形成するものである。
劈開により形成した半導体レーザ素子が一列に並んだ複
数の半導体レーザバー５０を、発光面３４及び発光背面
３６の一方が露出するように端面コーティング用治具５
４の載置面５６に対して垂直に装填し、発光面３４又は
発光背面３６に、スパッタ、ＣＶＤ法等により保護膜を
形成するものである。
【０００７】この方法によると、各半導体レーザバー５
０同士の間に僅かでも隙間が形成されると、スパッタ、
ＣＶＤ等の際に、その隙間から保護膜形成物質が回り込
み、半導体レーザ素子の電極面３８や４０に付着する。
その結果、後工程で半導体レーザバー５０を半導体レー
ザ素子のチップに分離する際に、保護膜が剥れたり、ク
ラックが生成される等の不具合が生じることがある。ま
た、保護膜形成物質により電極面３８や４０に被膜が形
成されてしまい、ヒートシンクへのマウントが困難にな
ったり、電極面３８、４０へのワイヤボンディングがで
きず導電不良、剥れ断線不良の誘因となるという問題点
がある。
０同士の間に僅かでも隙間が形成されると、スパッタ、
ＣＶＤ等の際に、その隙間から保護膜形成物質が回り込
み、半導体レーザ素子の電極面３８や４０に付着する。
その結果、後工程で半導体レーザバー５０を半導体レー
ザ素子のチップに分離する際に、保護膜が剥れたり、ク
ラックが生成される等の不具合が生じることがある。ま
た、保護膜形成物質により電極面３８や４０に被膜が形
成されてしまい、ヒートシンクへのマウントが困難にな
ったり、電極面３８、４０へのワイヤボンディングがで
きず導電不良、剥れ断線不良の誘因となるという問題点
がある。
【０００８】かかる問題点を解決する方法として、図６
に示すように、複数の半導体レーザバー５０を半導体レ
ーザ素子の電極面３８又は４０同士が平行になるよう整
列させ、その間に各半導体レーザ素子の活性層３２の長
さと略同じ長さのスペーサ４４を挿入し、図示しない端
面コーティング用治具に装填し電極面３８又は４０方向
より所定の荷重にて圧着する方法も採られている。
に示すように、複数の半導体レーザバー５０を半導体レ
ーザ素子の電極面３８又は４０同士が平行になるよう整
列させ、その間に各半導体レーザ素子の活性層３２の長
さと略同じ長さのスペーサ４４を挿入し、図示しない端
面コーティング用治具に装填し電極面３８又は４０方向
より所定の荷重にて圧着する方法も採られている。
【０００９】この方法によると、スペーサ４４が、半導
体レーザバー５０における各半導体レーザ素子の電極面
３８又は４０をカバーし、スパッタ等の間に保護膜形成
物質が半導体レーザ素子の電極面３８又は４０に回り込
み付着するのを防止することが可能である。
体レーザバー５０における各半導体レーザ素子の電極面
３８又は４０をカバーし、スパッタ等の間に保護膜形成
物質が半導体レーザ素子の電極面３８又は４０に回り込
み付着するのを防止することが可能である。
【００１０】一方、上記のようなスペーサを不要とする
方法も、例えば、特開昭６３−１５３８７６号等に提案
されている。この特開昭６３−１５３８７６号記載の半
導体レーザの端面処理方法は、半導体レーザバーを治具
の載置面に対して傾斜させて載置することで、各半導体
レーザバー同士の間に隙間が形成されていても、そこか
ら保護膜形成物質が侵入しにくいようにして、電極面に
被膜が形成されるのを防止しようとするものである。
方法も、例えば、特開昭６３−１５３８７６号等に提案
されている。この特開昭６３−１５３８７６号記載の半
導体レーザの端面処理方法は、半導体レーザバーを治具
の載置面に対して傾斜させて載置することで、各半導体
レーザバー同士の間に隙間が形成されていても、そこか
ら保護膜形成物質が侵入しにくいようにして、電極面に
被膜が形成されるのを防止しようとするものである。
【００１１】更に、特開平７−３０１９６号には、簡単
且つ歩留まり良く、また、端面形状に依存することなく
保護膜を形成することを目的とし、レーザバー状態に細
分化することなくウエハ状態のままでエッチングして溝
を形成し、端面に保護膜を形成する方法が記載されてい
る。この保護膜形成方法は、半導体レーザ等のチャネル
導波路を構成する半導体素子において、前記チャネル導
波路の共振器あるいは端面となる溝を半導体基板に形成
し、更に、その溝の側壁に上記半導体レーザ等の保護膜
を形成した後、上記溝部にチャネル導波路構造となるエ
ピタキシャル層を形成し、更に、チャネル導波路以外の
部位をエッチングして半導体レーザ等の発光面及び発光
背面を形成するものである。
且つ歩留まり良く、また、端面形状に依存することなく
保護膜を形成することを目的とし、レーザバー状態に細
分化することなくウエハ状態のままでエッチングして溝
を形成し、端面に保護膜を形成する方法が記載されてい
る。この保護膜形成方法は、半導体レーザ等のチャネル
導波路を構成する半導体素子において、前記チャネル導
波路の共振器あるいは端面となる溝を半導体基板に形成
し、更に、その溝の側壁に上記半導体レーザ等の保護膜
を形成した後、上記溝部にチャネル導波路構造となるエ
ピタキシャル層を形成し、更に、チャネル導波路以外の
部位をエッチングして半導体レーザ等の発光面及び発光
背面を形成するものである。
【００１２】
【発明が解決しようとする課題】しかしながら、図６に
示した従来の方法では、複数の半導体レーザバー５０を
整列させる際に、スペーサ４４を挟み込むことから、こ
のスペーサ４４が必要な分コストが高くなる。また、各
半導体レーザバー５０とスペーサ４４の端面を精度良く
並べ整列させるためには、図５に示した端面コーティン
グ用治具５４と比べても、より複雑な機構を備えた精密
な端面コーティング用治具が必要になるという問題があ
った。
示した従来の方法では、複数の半導体レーザバー５０を
整列させる際に、スペーサ４４を挟み込むことから、こ
のスペーサ４４が必要な分コストが高くなる。また、各
半導体レーザバー５０とスペーサ４４の端面を精度良く
並べ整列させるためには、図５に示した端面コーティン
グ用治具５４と比べても、より複雑な機構を備えた精密
な端面コーティング用治具が必要になるという問題があ
った。
【００１３】一方、特開昭６３−１５３８７６号記載の
方法では、各半導体レーザバーが治具の載置面に対して
傾斜して載置されるので、各半導体レーザバーの端面全
体に亘って均一な厚さの保護膜を形成することが困難で
あった。また、半導体レーザバーの幅がばらついた場
合、保護膜をつけるべき面が、必ずしも階段状に整列し
ないことが起こり得る。その結果、例えば、幅の広い半
導体レーザバーの下隣りに幅の狭いものが重なると、ス
パッタ方向に対し後者が前者の陰になり、保護膜が薄く
なったり、保護膜が形成されないこともある。
方法では、各半導体レーザバーが治具の載置面に対して
傾斜して載置されるので、各半導体レーザバーの端面全
体に亘って均一な厚さの保護膜を形成することが困難で
あった。また、半導体レーザバーの幅がばらついた場
合、保護膜をつけるべき面が、必ずしも階段状に整列し
ないことが起こり得る。その結果、例えば、幅の広い半
導体レーザバーの下隣りに幅の狭いものが重なると、ス
パッタ方向に対し後者が前者の陰になり、保護膜が薄く
なったり、保護膜が形成されないこともある。
【００１４】更に、特開平７−３０１９６号記載の方法
では、発光面及び発光背面をエッチングにより形成する
ため、発光面に凹凸が生じ、劈開により形成した面ほど
シャープにならないので、光が発光面で散乱してしま
い、発光効率が悪いという問題がある。また、従来と同
じ発光量を得るためには、電流を多く流さなければなら
ないので、半導体レーザ素子内部でのエネルギ損失が大
きくなる。このため、発熱量も大きくなり、半導体レー
ザ素子の寿命低下の要因となる。
では、発光面及び発光背面をエッチングにより形成する
ため、発光面に凹凸が生じ、劈開により形成した面ほど
シャープにならないので、光が発光面で散乱してしま
い、発光効率が悪いという問題がある。また、従来と同
じ発光量を得るためには、電流を多く流さなければなら
ないので、半導体レーザ素子内部でのエネルギ損失が大
きくなる。このため、発熱量も大きくなり、半導体レー
ザ素子の寿命低下の要因となる。
【００１５】本発明の目的は、半導体レーザ素子の製造
工程を簡略化し、以て低価格な半導体レーザ素子とその
製造方法を提供することにある。
工程を簡略化し、以て低価格な半導体レーザ素子とその
製造方法を提供することにある。
【００１６】また、本発明の他の目的は、半導体レーザ
素子の発光面等に均一な厚さの保護膜を形成することが
可能な半導体レーザ素子の製造方法を提供することにあ
る。
素子の発光面等に均一な厚さの保護膜を形成することが
可能な半導体レーザ素子の製造方法を提供することにあ
る。
【００１７】また、本発明の更に他の目的は、劈開面の
優れた発光効率を維持しながら、製造工程を簡略化し得
る半導体レーザ素子の製造方法を提供することにある。
優れた発光効率を維持しながら、製造工程を簡略化し得
る半導体レーザ素子の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】本発明によれば、相対向
する第１と第２の面を有する半導体基板と、該半導体基
板の前記第１の面に一方向に沿って形成された活性層
と、前記半導体基板の前記活性層の両端側にそれぞれ形
成される発光面及び発光背面と、前記第１及び第２の面
にそれぞれ形成された電極面とを備える半導体レーザ素
子において、前記半導体基板の前記発光面又は発光背面
の少なくとも一方の面と前記第２の面との境界に形成さ
れた切欠部と前記半導体基板の前記発光面又は発光背面
の少なくとも一方の面と前記第１の面との境界に形成さ
れた劈開用の切欠部とを設けた半導体レーザ素子が得ら
れる。
する第１と第２の面を有する半導体基板と、該半導体基
板の前記第１の面に一方向に沿って形成された活性層
と、前記半導体基板の前記活性層の両端側にそれぞれ形
成される発光面及び発光背面と、前記第１及び第２の面
にそれぞれ形成された電極面とを備える半導体レーザ素
子において、前記半導体基板の前記発光面又は発光背面
の少なくとも一方の面と前記第２の面との境界に形成さ
れた切欠部と前記半導体基板の前記発光面又は発光背面
の少なくとも一方の面と前記第１の面との境界に形成さ
れた劈開用の切欠部とを設けた半導体レーザ素子が得ら
れる。
【００１９】また、本発明によれば、前記切欠部の深さ
は５μｍ以上で前記半導体基板の厚さ以下であることを
特徴とする半導体レーザ素子が得られる。
は５μｍ以上で前記半導体基板の厚さ以下であることを
特徴とする半導体レーザ素子が得られる。
【００２０】更に、本発明によれば、ウエハの第１の面
に光共振器を形成する工程と、前記ウエハの第２の面に
前記光共振器と直交して複数の配列溝を形成する工程
と、前記ウエハの両面に電極を形成する工程と、前記配
列溝の幅方向中心線に沿って前記第１の面に劈開用の凹
部を形成する工程と、前記劈開用の凹部を起点として前
記ウェハを劈開し複数の半導体レーザバーを形成する工
程と、該複数の半導体レーザバーの劈開端面が露出する
ように整列する工程と、前記劈開端面に保護膜を形成す
る工程とを有することを特徴とする半導体レーザ素子の
製造方法が得られる。
に光共振器を形成する工程と、前記ウエハの第２の面に
前記光共振器と直交して複数の配列溝を形成する工程
と、前記ウエハの両面に電極を形成する工程と、前記配
列溝の幅方向中心線に沿って前記第１の面に劈開用の凹
部を形成する工程と、前記劈開用の凹部を起点として前
記ウェハを劈開し複数の半導体レーザバーを形成する工
程と、該複数の半導体レーザバーの劈開端面が露出する
ように整列する工程と、前記劈開端面に保護膜を形成す
る工程とを有することを特徴とする半導体レーザ素子の
製造方法が得られる。
【００２１】また、本発明によれば、前記保護膜をスパ
ッタ法により形成し、前記劈開端面をスパッタ方向と略
直交する方向に整列させたことを特徴とする半導体レー
ザ素子の製造方法が得られる。
ッタ法により形成し、前記劈開端面をスパッタ方向と略
直交する方向に整列させたことを特徴とする半導体レー
ザ素子の製造方法が得られる。
【００２２】また、本発明によれば、前記配列溝は前記
半導体基板に対するエッチングにより形成されることを
特徴とする半導体レーザ素子の製造方法が得られる。
半導体基板に対するエッチングにより形成されることを
特徴とする半導体レーザ素子の製造方法が得られる。
【００２３】また、本発明によれば、前記エッチング
は、酸性溶液によるウエットエッチング又はハロゲン元
素系ガスによるドライエッチングのいずれかにより形成
されることを特徴とする半導体レーザ素子の製造方法が
得られる。
は、酸性溶液によるウエットエッチング又はハロゲン元
素系ガスによるドライエッチングのいずれかにより形成
されることを特徴とする半導体レーザ素子の製造方法が
得られる。
【００２４】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。
を参照して説明する。
【００２５】本発明の第１の実施の形態に係る半導体レ
ーザ素子１は、図１（ａ）、（ｂ）及び（ｃ）に示すよ
うに、半導体基板２と、半導体基板２の第１の面上に形
成された下部クラッド層３及び上部クラッド層５と、こ
れら下部クラッド層３及び上部クラッド層５に挟まれ、
半導体基板２の第１の面に一方向に沿って形成された活
性層（光共振器とも呼ぶ）４と、上部クラッド層５上に
形成されたコンタクト層７を備えている。半導体基板２
の活性層４の両端側には、それぞれ発光面６、発光背面
８が形成され、それぞれの表面には保護膜２９、３０が
コーティングされている。半導体基板２の発光面６及び
発光背面８以外の相対向する二面、即ち、第１と第２の
面には、それぞれ電極面１２、１０が形成されている。
尚、従来の技術の項でも述べたように、半導体レーザ素
子の発光に関する構造については、特公平６−５８９８
８号等に既に示されているので、詳細な組成・構造等に
ついての説明は、ここでも省略する。
ーザ素子１は、図１（ａ）、（ｂ）及び（ｃ）に示すよ
うに、半導体基板２と、半導体基板２の第１の面上に形
成された下部クラッド層３及び上部クラッド層５と、こ
れら下部クラッド層３及び上部クラッド層５に挟まれ、
半導体基板２の第１の面に一方向に沿って形成された活
性層（光共振器とも呼ぶ）４と、上部クラッド層５上に
形成されたコンタクト層７を備えている。半導体基板２
の活性層４の両端側には、それぞれ発光面６、発光背面
８が形成され、それぞれの表面には保護膜２９、３０が
コーティングされている。半導体基板２の発光面６及び
発光背面８以外の相対向する二面、即ち、第１と第２の
面には、それぞれ電極面１２、１０が形成されている。
尚、従来の技術の項でも述べたように、半導体レーザ素
子の発光に関する構造については、特公平６−５８９８
８号等に既に示されているので、詳細な組成・構造等に
ついての説明は、ここでも省略する。
【００２６】本実施の形態に係る半導体レーザ素子１の
特徴は、半導体基板２の発光面６及び発光背面８のそれ
ぞれと半導体基板２の第２の面に形成された電極面１０
との境界に切欠部１４、１４が設けられていることであ
る。もし、保護膜を発光面６又は発光背面８のいずれか
一方のみに形成する場合、切欠部１４はいずれか一方だ
けに設けるようにしても良い。
特徴は、半導体基板２の発光面６及び発光背面８のそれ
ぞれと半導体基板２の第２の面に形成された電極面１０
との境界に切欠部１４、１４が設けられていることであ
る。もし、保護膜を発光面６又は発光背面８のいずれか
一方のみに形成する場合、切欠部１４はいずれか一方だ
けに設けるようにしても良い。
【００２７】図２は、図１に示した第１の実施形態に係
る半導体レーザ素子の製造工程の概略を示す図である。
活性層４や下部クラッド層３及び上部クラッド層５を形
成する方法は、従来と同様であるので図示及び説明を省
略する。図２（ａ）は、ウエハ２１の表面に半導体レー
ザに必要な層を既に形成した状態を示す。
る半導体レーザ素子の製造工程の概略を示す図である。
活性層４や下部クラッド層３及び上部クラッド層５を形
成する方法は、従来と同様であるので図示及び説明を省
略する。図２（ａ）は、ウエハ２１の表面に半導体レー
ザに必要な層を既に形成した状態を示す。
【００２８】本実施形態の半導体レーザ素子を製造する
には、まず、図２（ａ）に示すように、ウエハ２１の裏
面にレジストパターンニングを行う。即ち、ウエハ２１
の表面に活性層４が形成されたウエハ２１の裏面上にレ
ジスト膜２３を塗布した後、フォトリソグラフィーによ
りパターンニングを行ってマスクパターンを形成する。
尚、本実施形態では、ウエハ２１の厚さは、約１００μ
ｍである。また、レジストの種類としては、有機系保護
膜を用いた。
には、まず、図２（ａ）に示すように、ウエハ２１の裏
面にレジストパターンニングを行う。即ち、ウエハ２１
の表面に活性層４が形成されたウエハ２１の裏面上にレ
ジスト膜２３を塗布した後、フォトリソグラフィーによ
りパターンニングを行ってマスクパターンを形成する。
尚、本実施形態では、ウエハ２１の厚さは、約１００μ
ｍである。また、レジストの種類としては、有機系保護
膜を用いた。
【００２９】次に、図２（ｂ）に示すように、上記レジ
スト膜２３をエッチングマスクとし、硫酸等の酸系のエ
ッチャントを用いて、常温で２〜３分間ウエットエッチ
ングすることによりウエハ２１の裏面上に複数の配列溝
２４を形成する。ここで、配列溝２４は、活性層４と直
交する方向に形成される。
スト膜２３をエッチングマスクとし、硫酸等の酸系のエ
ッチャントを用いて、常温で２〜３分間ウエットエッチ
ングすることによりウエハ２１の裏面上に複数の配列溝
２４を形成する。ここで、配列溝２４は、活性層４と直
交する方向に形成される。
【００３０】続いて、図２（ｃ）に示すように、有機溶
剤を用いてレジストを除去する。これにより、同図に示
すように、幅約５００μｍの平坦部４６と、幅約４０μ
ｍ、深さ約２０μｍの配列溝２４が形成される。
剤を用いてレジストを除去する。これにより、同図に示
すように、幅約５００μｍの平坦部４６と、幅約４０μ
ｍ、深さ約２０μｍの配列溝２４が形成される。
【００３１】更に、図２（ｄ）に示すように、ウエハ２
１の表裏両面に電極２５を形成する。本実施形態では、
ｐ側オーミック電極用としてＣｒ−Ａｕ電極を、また、
ｎ側オーミック電極用としてＡｕＧｅ−Ａｕ電極を、そ
れぞれ真空蒸着法により形成した。尚、ｐ型及びｎ型の
電極のオーミックコンタクトをとるために、２００〜３
００℃で２０〜３０分間の熱処理を行った。
１の表裏両面に電極２５を形成する。本実施形態では、
ｐ側オーミック電極用としてＣｒ−Ａｕ電極を、また、
ｎ側オーミック電極用としてＡｕＧｅ−Ａｕ電極を、そ
れぞれ真空蒸着法により形成した。尚、ｐ型及びｎ型の
電極のオーミックコンタクトをとるために、２００〜３
００℃で２０〜３０分間の熱処理を行った。
【００３２】次に、図２（ｅ）に示すように、ダイヤモ
ンドポインタによりウエハ２１の表面側に、裏面の配列
溝２４の幅方向中心に対応するように、数μｍの深さに
劈開用のキズ２６を付け、続いて、図２（ｆ）に示すよ
うに、ウエハ２１を劈開し、複数の半導体レーザバー２
７を形成する。これにより、図２（ｆ）に示すように、
各半導体レーザバー２７の幅方向の両面に、劈開端面２
８がそれぞれ形成される。
ンドポインタによりウエハ２１の表面側に、裏面の配列
溝２４の幅方向中心に対応するように、数μｍの深さに
劈開用のキズ２６を付け、続いて、図２（ｆ）に示すよ
うに、ウエハ２１を劈開し、複数の半導体レーザバー２
７を形成する。これにより、図２（ｆ）に示すように、
各半導体レーザバー２７の幅方向の両面に、劈開端面２
８がそれぞれ形成される。
【００３３】続いて、図２（ｇ）に示すように、複数の
半導体レーザバー２７を端面コーティング用治具４８の
載置面４８ａに対して略垂直に整列させて、端面コーテ
ィング用治具４８で左右から力を加えて保持・固定し、
図２（ｈ）及び（ｉ）に示すように、上記劈開端面２８
の両面に、それぞれ保護膜２９、３０を形成する。
半導体レーザバー２７を端面コーティング用治具４８の
載置面４８ａに対して略垂直に整列させて、端面コーテ
ィング用治具４８で左右から力を加えて保持・固定し、
図２（ｈ）及び（ｉ）に示すように、上記劈開端面２８
の両面に、それぞれ保護膜２９、３０を形成する。
【００３４】即ち、まず、図２（ｈ）に示すように、一
方の劈開端面２８に高反射膜としての保護膜２９を、ス
パッタ法により３００〜５００ｎｍの膜厚に形成し、続
いて、図２（ｉ）に示すように、他方の劈開端面２８に
反射防止膜としての保護膜３０を、同様にスパッタ法に
より約１００ｎｍの膜厚に形成する。ここで、劈開端面
２８は、スパッタ源から粒子が飛んでくる方向（以下、
スパッタ方向と呼ぶ）と直交する面に整列させるので、
半導体レーザバーの整列位置に依存せず、均一な膜厚が
得られる。尚、スパッタリング条件としては、真空度１
０〜２０ｍＴｏｒｒの下、１〜３ｋＷの出力の高周波電
力を用いた。膜の材質としては、ＳｉＯ２又はＡｌ２Ｏ
３の単層、あるいはこれらを交互に積層して用いた。
方の劈開端面２８に高反射膜としての保護膜２９を、ス
パッタ法により３００〜５００ｎｍの膜厚に形成し、続
いて、図２（ｉ）に示すように、他方の劈開端面２８に
反射防止膜としての保護膜３０を、同様にスパッタ法に
より約１００ｎｍの膜厚に形成する。ここで、劈開端面
２８は、スパッタ源から粒子が飛んでくる方向（以下、
スパッタ方向と呼ぶ）と直交する面に整列させるので、
半導体レーザバーの整列位置に依存せず、均一な膜厚が
得られる。尚、スパッタリング条件としては、真空度１
０〜２０ｍＴｏｒｒの下、１〜３ｋＷの出力の高周波電
力を用いた。膜の材質としては、ＳｉＯ２又はＡｌ２Ｏ
３の単層、あるいはこれらを交互に積層して用いた。
【００３５】これにより、図２（ｊ）に示すように、保
護膜２９、３０を形成された各半導体レーザバー２７が
得られる。この半導体レーザバー２７に対して、続い
て、３００μｍの寸法でペレッタイズが行われ、図２
（ｋ）に示すように、各半導体レーザバー２７はチップ
状の個々の半導体レーザ素子（ペレット）１に分離され
る。
護膜２９、３０を形成された各半導体レーザバー２７が
得られる。この半導体レーザバー２７に対して、続い
て、３００μｍの寸法でペレッタイズが行われ、図２
（ｋ）に示すように、各半導体レーザバー２７はチップ
状の個々の半導体レーザ素子（ペレット）１に分離され
る。
【００３６】尚、以上の方法により製造された本第１の
実施形態に係る半導体レーザ素子１は、図１（ａ）に示
す５４０Ｘ３００μｍの矩形形状を有し、図１（ｃ）に
示すように、裏面に上述した配列溝２４が２つに分かれ
たことによって形成された幅約２０μｍ、深さ約２０μ
ｍの段差が幅方向両端部に形成され、これら段差により
発光面６及び発光背面８のそれぞれと一方の電極面１０
との境界に切欠部１４、１４を生じるに至っている。
尚、半導体レーザ素子（ペレット）１は、図１（ｃ）に
示すように、幅約５００μｍの平坦部４６を備えてい
る。配列溝２４の深さは５μｍ以上あれば同様の効果が
得られることが確かめられた。また、配列溝２４が下部
クラッド層３まで到達すると、発光面に凹凸ができ、発
光効率が低下するので、配列溝２４の深さは半導体基板
２の厚さより小さいことが必要である。
実施形態に係る半導体レーザ素子１は、図１（ａ）に示
す５４０Ｘ３００μｍの矩形形状を有し、図１（ｃ）に
示すように、裏面に上述した配列溝２４が２つに分かれ
たことによって形成された幅約２０μｍ、深さ約２０μ
ｍの段差が幅方向両端部に形成され、これら段差により
発光面６及び発光背面８のそれぞれと一方の電極面１０
との境界に切欠部１４、１４を生じるに至っている。
尚、半導体レーザ素子（ペレット）１は、図１（ｃ）に
示すように、幅約５００μｍの平坦部４６を備えてい
る。配列溝２４の深さは５μｍ以上あれば同様の効果が
得られることが確かめられた。また、配列溝２４が下部
クラッド層３まで到達すると、発光面に凹凸ができ、発
光効率が低下するので、配列溝２４の深さは半導体基板
２の厚さより小さいことが必要である。
【００３７】この図１（ａ）及び（ｃ）から分かるよう
に、図２（ｈ）及び（ｉ）に示した保護膜形成工程にお
いて、保護膜形成物質が半導体レーザ素子（ペレット）
１の電極面１０及び１２側に回り込み付着するが、この
付着は切欠部１４、１４内にとどまり、平坦部４６にま
で及ぶことは無い。従って、保護膜２９、３０を形成
後、上述したペレッタイズ工程で、各半導体レーザバー
２７を個々の半導体レーザ素子（ペレット）１に分離す
る際に、保護膜２９、３０が剥れたり、クラックが生成
される等の不具合が生じるのを有効に防止することが可
能である。
に、図２（ｈ）及び（ｉ）に示した保護膜形成工程にお
いて、保護膜形成物質が半導体レーザ素子（ペレット）
１の電極面１０及び１２側に回り込み付着するが、この
付着は切欠部１４、１４内にとどまり、平坦部４６にま
で及ぶことは無い。従って、保護膜２９、３０を形成
後、上述したペレッタイズ工程で、各半導体レーザバー
２７を個々の半導体レーザ素子（ペレット）１に分離す
る際に、保護膜２９、３０が剥れたり、クラックが生成
される等の不具合が生じるのを有効に防止することが可
能である。
【００３８】また、半導体レーザ素子（ペレット）１の
電極面１０及び１２側に回り込み付着する保護膜形成物
質は、切欠部１４、１４内にとどまり、平坦部４６にま
で及ぶことがないので、保護膜形成物質により電極面１
０や１２に被膜が形成されてしまい、ヒートシンクへの
マウントが困難になったり、電極面１０、１２へのワイ
ヤボンディングができず導電不良、剥れ断線不良が起こ
るという問題も解決することができる。
電極面１０及び１２側に回り込み付着する保護膜形成物
質は、切欠部１４、１４内にとどまり、平坦部４６にま
で及ぶことがないので、保護膜形成物質により電極面１
０や１２に被膜が形成されてしまい、ヒートシンクへの
マウントが困難になったり、電極面１０、１２へのワイ
ヤボンディングができず導電不良、剥れ断線不良が起こ
るという問題も解決することができる。
【００３９】更に、図６に示した従来の方法と異なり、
スペーサが不要になることから、その分、低コストに半
導体レーザ素子（ペレット）１を製造できる。また、ス
ペーサを挟まないので、複数の半導体レーザバー２７を
整列させるために複雑な機構や精密な治具は必要で無く
なるので、半導体レーザ素子（ペレット）１の製造工程
が簡略になる。
スペーサが不要になることから、その分、低コストに半
導体レーザ素子（ペレット）１を製造できる。また、ス
ペーサを挟まないので、複数の半導体レーザバー２７を
整列させるために複雑な機構や精密な治具は必要で無く
なるので、半導体レーザ素子（ペレット）１の製造工程
が簡略になる。
【００４０】更にまた、各半導体レーザバー２７は端面
コーティング用治具４８の載置面４８ａに対して略垂直
に載置され、劈開端面２８がスパッタ方向と直交した面
となるように整列させるので、各半導体レーザバー２７
の幅がばらついても、陰になるところができず、各半導
体レーザバー２７の端面全体に亘って均一な厚さの保護
膜を形成することができる。
コーティング用治具４８の載置面４８ａに対して略垂直
に載置され、劈開端面２８がスパッタ方向と直交した面
となるように整列させるので、各半導体レーザバー２７
の幅がばらついても、陰になるところができず、各半導
体レーザバー２７の端面全体に亘って均一な厚さの保護
膜を形成することができる。
【００４１】本発明の第２の実施の形態について図３を
参照して説明する。
参照して説明する。
【００４２】本実施の形態は、図３に示すように、半導
体レーザ素子（ペレット）１´の幅方向両端部に形成さ
れる切欠部１４´、１４´を凹型溝構造とした例であ
る。
体レーザ素子（ペレット）１´の幅方向両端部に形成さ
れる切欠部１４´、１４´を凹型溝構造とした例であ
る。
【００４３】本実施の形態の半導体レーザ素子（ペレッ
ト）１´は、上述した図２（ｂ）の工程に代えて、上記
レジスト膜２３をエッチングマスクとし、ドライエッチ
ングにより、幅約４０μｍ、深さ約２０μｍの寸法の断
面矩形に配列溝（図示せず）を形成すれば良い。尚、エ
ッチングガスの種類としては、Ｃｌ、ＳｉＣｌ4 、ＨＢ
ｒ、ＢＣｌ3 等のハロゲン系ガスを用いれば良い。
ト）１´は、上述した図２（ｂ）の工程に代えて、上記
レジスト膜２３をエッチングマスクとし、ドライエッチ
ングにより、幅約４０μｍ、深さ約２０μｍの寸法の断
面矩形に配列溝（図示せず）を形成すれば良い。尚、エ
ッチングガスの種類としては、Ｃｌ、ＳｉＣｌ4 、ＨＢ
ｒ、ＢＣｌ3 等のハロゲン系ガスを用いれば良い。
【００４４】図３からも分かるように、本実施の形態に
係る半導体レーザ素子（ペレット）１´においても、電
極面側に回り込み付着する保護膜２９、３０の形成物質
は、切欠部１４´、１４´内にとどまり、平坦部４６´
にまで及ぶことがない。従って、上述した第１の実施の
形態に係る半導体レーザ素子（ペレット）１と同様の効
果が得られる。
係る半導体レーザ素子（ペレット）１´においても、電
極面側に回り込み付着する保護膜２９、３０の形成物質
は、切欠部１４´、１４´内にとどまり、平坦部４６´
にまで及ぶことがない。従って、上述した第１の実施の
形態に係る半導体レーザ素子（ペレット）１と同様の効
果が得られる。
【００４５】
【発明の効果】本発明によれば、スペーサが不要となる
ので、半導体レーザ素子の製造工程を簡略化でき、以て
低価格な半導体レーザ素子を提供することができる。
ので、半導体レーザ素子の製造工程を簡略化でき、以て
低価格な半導体レーザ素子を提供することができる。
【００４６】また、各半導体レーザバーは治具の載置面
に対して垂直に載置されるので、各半導体レーザバーの
端面全体に亘って均一な厚さの保護膜を形成することが
できる。
に対して垂直に載置されるので、各半導体レーザバーの
端面全体に亘って均一な厚さの保護膜を形成することが
できる。
【００４７】更に、本発明では、活性層を含む発光面を
劈開によって形成するので、エッチングによって発光面
を形成して保護膜を形成する場合より、発光効率が高く
なる。
劈開によって形成するので、エッチングによって発光面
を形成して保護膜を形成する場合より、発光効率が高く
なる。
【００４８】加えて、少ない消費電力で従来と同じ発光
量が得られるので、発熱量が少なくなり、素子の寿命も
長くなる。
量が得られるので、発熱量が少なくなり、素子の寿命も
長くなる。
【図１】本発明の第１の実施の形態に係る半導体レーザ
素子の構造を示す図であり、（ａ）はその平面図、
（ｂ）はその正面図、（ｃ）はその側面図である。
素子の構造を示す図であり、（ａ）はその平面図、
（ｂ）はその正面図、（ｃ）はその側面図である。
【図２】（ａ）〜（ｋ）は、図１に示した半導体レーザ
素子の製造工程の概略を示す図である。
素子の製造工程の概略を示す図である。
【図３】本発明の第２の実施の形態に係る半導体レーザ
素子の側面図である。
素子の側面図である。
【図４】従来の一般的な半導体レーザ素子の構成を示す
図である。
図である。
【図５】従来の半導体レーザ素子が端面保護膜形成用治
具に装填された状態を示す図である。
具に装填された状態を示す図である。
【図６】従来のスペーサを用いた端面保護膜形成方法を
説明するための図である。
説明するための図である。
１ 半導体レーザ素子（ペレット） １´ 半導体レーザ素子（ペレット） ２ 半導体基板 ３ 下部クラッド層 ４ 活性層 ５ 上部クラッド層 ６ 発光面 ８ 発光背面 １０ 電極面 １２ 電極面 １４ 切欠部 １４´ 切欠部 ２１ ウエハ ２２ 活性層 ２３ レジスト膜 ２４ 配列溝 ２５ 電極 ２６ 劈開用のキズ ２７ 半導体レーザバー ２８ 劈開端面 ２９ 保護膜 ３０ 保護膜 ３１ 半導体基板 ３２ 活性層 ３３ クラッド層 ３４ 発光面 ３６ 発光背面 ３８ 電極面 ４０ 電極面 ４４ スペーサ ４６ 平坦部 ４６´ 平坦部 ４８ 端面コーティング用治具 ５０ 半導体レーザバー ５４ 端面コーティング用治具 ５６ 載置面
フロントページの続き (56)参考文献 特開 昭59−219975（ＪＰ，Ａ) 特開 昭62−272582（ＪＰ，Ａ) 特開 昭63−153876（ＪＰ，Ａ) 特開 平６−45690（ＪＰ，Ａ) 特開 平６−275714（ＪＰ，Ａ) 特開 平２−123782（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 3/18
Claims (6)
- 【請求項１】 相対向する第１と第２の面を有する半導
体基板と、 該半導体基板の前記第１の面に一方向に沿って形成され
た活性層と、 前記半導体基板の前記活性層の両端側にそれぞれ形成さ
れる発光面及び発光背面と、 前記第１及び第２の面にそれぞれ形成された電極面とを
備える半導体レーザ素子において、 前記半導体基板の前記発光面又は発光背面の少なくとも
一方の面と前記第２の面との境界に形成された切欠部と
前記半導体基板の前記発光面又は発光背面の少なくとも
一方の面と前記第１の面との境界に形成された劈開用の
切欠部とを設けたことを特徴とする半導体レーザ素子。 - 【請求項２】 請求項１記載の半導体レーザ素子におい
て、前記切欠部の深さは５μｍ以上で前記半導体基板の
厚さ以下であることを特徴とする半導体レーザ素子。 - 【請求項３】 ウエハの第１の面に光共振器を形成する
工程と、 前記ウエハの第２の面に前記光共振器と直交して複数の
配列溝を形成する工程と、 前記ウエハの両面に電極を形成する工程と、 前記配列溝の幅方向中心線に沿って前記第１の面に劈開
用の凹部を形成する工程と、 前記劈開用の凹部を起点として前記ウェハを 劈開し複数
の半導体レーザバーを形成する工程と、 該複数の半導体レーザバーの劈開端面が露出するように
整列する工程と、 前記劈開端面に保護膜を形成する工程とを有することを
特徴とする半導体レーザ素子の製造方法。 - 【請求項４】 請求項３記載の半導体レーザ素子の製造
方法において、前記保護膜をスパッタ法により形成し、
前記劈開端面をスパッタ方向と略直交する方向に整列さ
せたことを特徴とする半導体レーザ素子の製造方法。 - 【請求項５】 請求項３記載の半導体レーザ素子の製造
方法において、前記配列溝は前記半導体基板に対するエ
ッチングにより形成されることを特徴とする半導体レー
ザ素子の製造方法。 - 【請求項６】 請求項５記載の半導体レーザ素子の製造
方法において、前記エッチングは、酸性溶液によるウエ
ットエッチング又はハロゲン元素系ガスによるドライエ
ッチングのいずれかにより形成されることを特徴とする
半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8276405A JP3003592B2 (ja) | 1996-10-18 | 1996-10-18 | 半導体レーザ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8276405A JP3003592B2 (ja) | 1996-10-18 | 1996-10-18 | 半導体レーザ素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125994A JPH10125994A (ja) | 1998-05-15 |
| JP3003592B2 true JP3003592B2 (ja) | 2000-01-31 |
Family
ID=17568955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8276405A Expired - Fee Related JP3003592B2 (ja) | 1996-10-18 | 1996-10-18 | 半導体レーザ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3003592B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290263B1 (ko) * | 1999-03-12 | 2001-05-15 | 권문구 | 반도체 레이저 다이오드의 벽개면 코팅 방법 |
| US6451120B1 (en) * | 2000-09-21 | 2002-09-17 | Adc Telecommunications, Inc. | Apparatus and method for batch processing semiconductor substrates in making semiconductor lasers |
| JP4878201B2 (ja) * | 2006-04-20 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 半導体レーザ素子およびその製造方法 |
| JP2013058593A (ja) * | 2011-09-08 | 2013-03-28 | Mitsubishi Electric Corp | 半導体レーザ素子の製造装置および製造方法 |
| JP2016218143A (ja) * | 2015-05-15 | 2016-12-22 | Ｎｔｔエレクトロニクス株式会社 | 光デバイスの製造方法及び光デバイス |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59219975A (ja) * | 1983-05-27 | 1984-12-11 | Matsushita Electric Ind Co Ltd | 半導体レ−ザの劈開方法 |
| JPS62272582A (ja) * | 1986-05-20 | 1987-11-26 | Oki Electric Ind Co Ltd | 半導体レ−ザ素子分離方法 |
| JPS63153876A (ja) * | 1986-12-18 | 1988-06-27 | Toshiba Corp | 半導体レ−ザの端面処理方法及びそれに使用する治具 |
| JPH02123782A (ja) * | 1988-11-02 | 1990-05-11 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置の製造方法 |
| JPH04262589A (ja) * | 1991-02-15 | 1992-09-17 | Nec Kagoshima Ltd | 光半導体装置の製造方法 |
| JPH04369286A (ja) * | 1991-06-17 | 1992-12-22 | Canon Inc | 半導体素子の製造方法及び保持治具 |
| JPH05299769A (ja) * | 1992-04-24 | 1993-11-12 | Matsushita Electric Ind Co Ltd | 半導体レーザの製造方法 |
| JPH0645690A (ja) * | 1992-07-24 | 1994-02-18 | Nec Kansai Ltd | 半導体レーザの製造方法 |
| JPH06275714A (ja) * | 1993-03-22 | 1994-09-30 | Mitsubishi Electric Corp | 半導体レーザ装置素子基板、及び半導体レーザ装置の製造方法 |
| JPH0730196A (ja) * | 1993-07-08 | 1995-01-31 | Canon Inc | 半導体素子の保護膜形成方法 |
-
1996
- 1996-10-18 JP JP8276405A patent/JP3003592B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10125994A (ja) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5909458A (en) | Low-cost laser diode array | |
| EP0590232B1 (en) | Semiconductor laser array | |
| US6647047B2 (en) | Semiconductor laser device capable of suppressing leakage current in light emitting end surface and method for manufacturing the same | |
| JP3003592B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2008277471A (ja) | 半導体レーザ装置および半導体レーザ装置の実装方法 | |
| JP2002171021A (ja) | 半導体レーザ、半導体レーザの製造方法および半導体レーザの実装方法 | |
| JP3755178B2 (ja) | 半導体レーザ | |
| JP3307186B2 (ja) | 半導体表面処理用治具 | |
| JPH09260766A (ja) | 半導体レーザおよびその製造方法 | |
| JP2001267639A (ja) | 光素子搭載基板及び多波長光源 | |
| JP2677219B2 (ja) | 半導体レ−ザの製造方法 | |
| EP1536532A1 (en) | Semiconductor laser device | |
| KR100277946B1 (ko) | 레이저 다이오드의 미러 제조방법 | |
| JP3473134B2 (ja) | 半導体レーザの製造方法 | |
| JPS61292390A (ja) | 半導体レ−ザの製造方法 | |
| JP4704703B2 (ja) | アレイ型半導体レーザ装置 | |
| JP3634538B2 (ja) | 半導体レーザ素子の製造方法および半導体レーザ装置 | |
| JPH10303179A (ja) | 半導体光素子の製造方法およびそれを用いた半導体光素子ならびにそれを用いた光応用システム | |
| JPH11168075A (ja) | 半導体装置の製造方法 | |
| JPH10290052A (ja) | 半導体レーザ装置 | |
| JP3268990B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2783240B2 (ja) | 半導体レーザ素子 | |
| JPH11251682A (ja) | 半導体光素子 | |
| JP2001024279A (ja) | 半導体レーザ素子の製造方法 | |
| JP2966504B2 (ja) | 半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991019 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |