JPH04369286A - 半導体素子の製造方法及び保持治具 - Google Patents
半導体素子の製造方法及び保持治具Info
- Publication number
- JPH04369286A JPH04369286A JP3171694A JP17169491A JPH04369286A JP H04369286 A JPH04369286 A JP H04369286A JP 3171694 A JP3171694 A JP 3171694A JP 17169491 A JP17169491 A JP 17169491A JP H04369286 A JPH04369286 A JP H04369286A
- Authority
- JP
- Japan
- Prior art keywords
- jig
- thin film
- dielectric thin
- bar
- output surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010409 thin film Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000003287 optical effect Effects 0.000 claims description 22
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 20
- 238000001704 evaporation Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、半導体素子として用い
られる半導体レーザ、半導体光増幅器、受光素子などの
製造方法及びその為の保持治具に関するものである。
られる半導体レーザ、半導体光増幅器、受光素子などの
製造方法及びその為の保持治具に関するものである。
【0002】
【従来の技術】現在、半導体素子は小型、高効率等の特
徴を有し、各種の応用が進展し、多目的に利用されてい
る。この半導体素子の光入出力面に誘電体薄膜を形成し
、保護膜、高反射膜、あるいは反射防止膜(AR)とし
て用いると、半導体レーザでは、高出力化、長寿命化等
が得られたり、受光素子においては、受光効率が向上し
たり、あるいは半導体光増幅器においては、特性向上が
得られたり等、半導体素子全般に重要である。
徴を有し、各種の応用が進展し、多目的に利用されてい
る。この半導体素子の光入出力面に誘電体薄膜を形成し
、保護膜、高反射膜、あるいは反射防止膜(AR)とし
て用いると、半導体レーザでは、高出力化、長寿命化等
が得られたり、受光素子においては、受光効率が向上し
たり、あるいは半導体光増幅器においては、特性向上が
得られたり等、半導体素子全般に重要である。
【0003】従来、半導体素子の光入出力面への誘電体
薄膜層の形成方法としては、図8のようにあらかじめ、
バー状チップ群1がはいるような仕切り7を持つ形状に
作成した治具8に1本ずつバー状チップ群1をいれ、上
面よりスパッタを行なう。その後、各治具から、チップ
やバー状チップ群を取り出し、上下を逆さにして入れ直
してからまたスパッタを行ない、両面に誘電体薄膜層を
形成していた。
薄膜層の形成方法としては、図8のようにあらかじめ、
バー状チップ群1がはいるような仕切り7を持つ形状に
作成した治具8に1本ずつバー状チップ群1をいれ、上
面よりスパッタを行なう。その後、各治具から、チップ
やバー状チップ群を取り出し、上下を逆さにして入れ直
してからまたスパッタを行ない、両面に誘電体薄膜層を
形成していた。
【0004】
【発明が解決しようとしている課題】しかしながら、上
記従来例では、バー状チップ群1を片面ずつ成膜するた
め、もう片面を成膜する前に、上下を逆さにして入れか
えなければならないのでハンドリング回数が多くなり、
半導体素子特性上重要な光入出力面を傷つけ易く、半導
体素子特性の劣化を招き易い。
記従来例では、バー状チップ群1を片面ずつ成膜するた
め、もう片面を成膜する前に、上下を逆さにして入れか
えなければならないのでハンドリング回数が多くなり、
半導体素子特性上重要な光入出力面を傷つけ易く、半導
体素子特性の劣化を招き易い。
【0005】また、従来例では、デポダウンしか使用で
きないので、スパッタ、プラズマCVD等についてはデ
ポダウン装置のみに限定されるし、EB蒸着については
使用できないという欠点がある。
きないので、スパッタ、プラズマCVD等についてはデ
ポダウン装置のみに限定されるし、EB蒸着については
使用できないという欠点がある。
【0006】さらに、バー状チップ群を入れるサイズが
決まっているため、半導体素子厚みを厳しく管理しない
と、厚みが厚いと入らなかったり、薄いとすきまができ
て、電極部分にも成膜され、実装不良の原因にもなり易
くなる等の問題があり、生産性、歩留りの低下、装置の
限定という欠点があった。
決まっているため、半導体素子厚みを厳しく管理しない
と、厚みが厚いと入らなかったり、薄いとすきまができ
て、電極部分にも成膜され、実装不良の原因にもなり易
くなる等の問題があり、生産性、歩留りの低下、装置の
限定という欠点があった。
【0007】従って、本発明の目的は、上記の問題点を
克服した半導体素子の製造方法及びそれに用いる保持治
具を提供することにある。
克服した半導体素子の製造方法及びそれに用いる保持治
具を提供することにある。
【0008】
【課題を解決するための手段】本発明によれば、半導体
素子の光入出力面に誘電体薄膜層を形成する方法におい
て、半導体素子の光入出力面両面が露出するように保持
する治具を用いて、光入出力面のみに誘電体薄膜層を形
成することにより、生産性、歩留りを向上させることが
でき、光入出力面への誘電体薄膜層を形成する装置が限
定されずに実現できるものである。
素子の光入出力面に誘電体薄膜層を形成する方法におい
て、半導体素子の光入出力面両面が露出するように保持
する治具を用いて、光入出力面のみに誘電体薄膜層を形
成することにより、生産性、歩留りを向上させることが
でき、光入出力面への誘電体薄膜層を形成する装置が限
定されずに実現できるものである。
【0009】本発明では、反射防止膜(AR)、反射膜
、保護膜の形成方法にも有効であり光入出力半導体素子
、例えば半導体レーザ、半導体光増幅器、フォトディテ
クター等の応用にも有効である。
、保護膜の形成方法にも有効であり光入出力半導体素子
、例えば半導体レーザ、半導体光増幅器、フォトディテ
クター等の応用にも有効である。
【0010】
【実施例】実施例1
以下に本発明の実施例を説明する。図1は本発明の特徴
を表わす斜視図であり、同図において、1はバー状チッ
プ群、2は試料台、3は固定具、4は突き当て面、5は
ネジ、6はバー状チップ群置きである。図3は、バー状
チップ群を固定させた状態を示す斜視図、図4は、図3
の断面図である。
を表わす斜視図であり、同図において、1はバー状チッ
プ群、2は試料台、3は固定具、4は突き当て面、5は
ネジ、6はバー状チップ群置きである。図3は、バー状
チップ群を固定させた状態を示す斜視図、図4は、図3
の断面図である。
【0011】本実施例において、半導体素子は図2に示
すような構造例を示す、基板10はn型GaAs結晶基
板とし、11〜14はMBEあるいはMOCVD等で形
成したエピ層である。11はP+GaAsキャップ層、
12はn型AlGaAsクラッド層、13はGaAs活
性層、14はP型AlGaAsクラッド層、15、16
はAu電極である。このように形成された結晶基板を劈
開し、バー状チップ群1を形成した。このバー状チップ
群1を試料台2のバー状チップ群置き6に光入出力面が
上下になるように複数個置き、固定具3を入れ、突き当
て面4がバー状チップ群1に突き当てるようにし、ネジ
5で固定し、図3、図4のようにセットする。図3の状
態で、固定具3のネジ溝の内側の縁は、セットされたバ
ー状チップ群1の端部より若干内側まで張り出している
ので、治具を裏返しにしてもバー状チップ群1は落ちな
い様になっている。
すような構造例を示す、基板10はn型GaAs結晶基
板とし、11〜14はMBEあるいはMOCVD等で形
成したエピ層である。11はP+GaAsキャップ層、
12はn型AlGaAsクラッド層、13はGaAs活
性層、14はP型AlGaAsクラッド層、15、16
はAu電極である。このように形成された結晶基板を劈
開し、バー状チップ群1を形成した。このバー状チップ
群1を試料台2のバー状チップ群置き6に光入出力面が
上下になるように複数個置き、固定具3を入れ、突き当
て面4がバー状チップ群1に突き当てるようにし、ネジ
5で固定し、図3、図4のようにセットする。図3の状
態で、固定具3のネジ溝の内側の縁は、セットされたバ
ー状チップ群1の端部より若干内側まで張り出している
ので、治具を裏返しにしてもバー状チップ群1は落ちな
い様になっている。
【0012】このセットした治具をEB蒸着装置内にあ
らかじめ上に設置してある治具おきにセットし、EB蒸
着によって、バー状チップ群1の光入出力面の片側に誘
電体薄膜層を形成した。もう片側の光入出力面に誘電体
薄膜層を形成する場合、治具からバー状チップ群1を取
り出すことなく、治具を裏返しにするだけでセッティン
グは完了し、同様にEB蒸着によって光入出力面に誘電
体薄膜層を形成できた。本実施例では成膜装置はEB蒸
着装置であるが、これに限ることなく、スパッタ装置、
プラズマCVD装置等でも成膜することができ、またデ
ポダウン、デポアップいずれの構造の装置でも使用でき
る。
らかじめ上に設置してある治具おきにセットし、EB蒸
着によって、バー状チップ群1の光入出力面の片側に誘
電体薄膜層を形成した。もう片側の光入出力面に誘電体
薄膜層を形成する場合、治具からバー状チップ群1を取
り出すことなく、治具を裏返しにするだけでセッティン
グは完了し、同様にEB蒸着によって光入出力面に誘電
体薄膜層を形成できた。本実施例では成膜装置はEB蒸
着装置であるが、これに限ることなく、スパッタ装置、
プラズマCVD装置等でも成膜することができ、またデ
ポダウン、デポアップいずれの構造の装置でも使用でき
る。
【0013】このようにバー状チップ群1の光入出力面
に一度に成膜することができ、生産性が向上し、ハンド
リング回数の減少により、光入出力面の損傷が低減でき
た。また、この治具を使用することによって、バー状チ
ップ群の厚みに関係なくすきまがなく複数個並べること
ができ、装置の限定もなくなった。
に一度に成膜することができ、生産性が向上し、ハンド
リング回数の減少により、光入出力面の損傷が低減でき
た。また、この治具を使用することによって、バー状チ
ップ群の厚みに関係なくすきまがなく複数個並べること
ができ、装置の限定もなくなった。
【0014】実施例2
図5は本実施例の特徴を表わす斜視図であり、実施例1
と構造はほとんど同じであるが、同図に示す様に実施例
1の形態のものを左右対称に合わせた形態になっていて
、本実施例は実施例1より2倍バー状チップ群1がセッ
トてきるようになっている。これによって、より生産性
が向上した。
と構造はほとんど同じであるが、同図に示す様に実施例
1の形態のものを左右対称に合わせた形態になっていて
、本実施例は実施例1より2倍バー状チップ群1がセッ
トてきるようになっている。これによって、より生産性
が向上した。
【0015】実施例3
図6は本実施例の特徴を表わす側面図であり、同図にお
いて、20は実施例1又は2と同じバー状チップ群セッ
ト治具、21は回転機構、22は治具固定台である。図
6のようにバー状チップ群セット治具20を、治具固定
台22にセットし、治具20の試料台から伸びたシャフ
トの端部の歯車を回転機構21とかみ合わせてセッティ
ングは完了する。
いて、20は実施例1又は2と同じバー状チップ群セッ
ト治具、21は回転機構、22は治具固定台である。図
6のようにバー状チップ群セット治具20を、治具固定
台22にセットし、治具20の試料台から伸びたシャフ
トの端部の歯車を回転機構21とかみ合わせてセッティ
ングは完了する。
【0016】バー状チップ群1の片面に誘電体薄膜層を
形成する。その後、真空装置から取り出すことなく、外
からの操作でバー状チップ群セット治具20を180°
回転させ、同様に誘電体薄膜層を形成した。本実施例は
、デポダウン、デポアップいずれの構造の装置でも使用
できる。
形成する。その後、真空装置から取り出すことなく、外
からの操作でバー状チップ群セット治具20を180°
回転させ、同様に誘電体薄膜層を形成した。本実施例は
、デポダウン、デポアップいずれの構造の装置でも使用
できる。
【0017】このように、バー状チップ群セット治具2
0を装置内で回転できるようにすることにより、バー状
チップ群1の両面に成膜装置を1回真空にするのみで成
膜できて、真空引き時間の短縮ができ、より生産性が向
上した。
0を装置内で回転できるようにすることにより、バー状
チップ群1の両面に成膜装置を1回真空にするのみで成
膜できて、真空引き時間の短縮ができ、より生産性が向
上した。
【0018】実施例4
図7は本実施例の特徴を表わす斜視図であり、同図にお
いて、23はターゲット、24は縦型治具固定台である
。図7のように、実施例2と同じバー状チップ群セット
治具20を縦型治具固定台24にセットする(図7では
治具20は省略して描いてある)。ターゲット23を2
つ有する対向ターゲット型装置によって、1回で光入出
力両面に誘電体薄膜層を形成した。
いて、23はターゲット、24は縦型治具固定台である
。図7のように、実施例2と同じバー状チップ群セット
治具20を縦型治具固定台24にセットする(図7では
治具20は省略して描いてある)。ターゲット23を2
つ有する対向ターゲット型装置によって、1回で光入出
力両面に誘電体薄膜層を形成した。
【0019】このようにバー状チップ群セット治具20
を対向ターゲット23を持つ真空装置に縦にセットする
ことにより、真空引きは1回で済み、また1回で誘電体
薄膜層を形成でき、大幅に時間の短縮ができ、より生産
性が向上した。
を対向ターゲット23を持つ真空装置に縦にセットする
ことにより、真空引きは1回で済み、また1回で誘電体
薄膜層を形成でき、大幅に時間の短縮ができ、より生産
性が向上した。
【0020】以上、本発明の実施例を述べてきたが、半
導体素子構造等は光共振器としてへき開面を有するもの
であれば材料は何ら制限を受けない。また、光入出力端
面に成膜する材料や厚みにより保護膜、反射防止膜、高
反射膜となり、それに応じて、半導体レーザ、半導体光
増幅器、フォトディテクター等にも使用できるものであ
る。
導体素子構造等は光共振器としてへき開面を有するもの
であれば材料は何ら制限を受けない。また、光入出力端
面に成膜する材料や厚みにより保護膜、反射防止膜、高
反射膜となり、それに応じて、半導体レーザ、半導体光
増幅器、フォトディテクター等にも使用できるものであ
る。
【0021】
【発明の効果】以上説明したように、半導体素子の光入
出力面に誘電体薄膜層を形成する方法において、半導体
素子の光入出力面両面が露出するように保持する治具を
用いて、光入出力面のみに誘電体薄膜層を形成すること
により、生産性、歩留りの向上ができ、形成する装置の
限定がなくなるという効果がある。
出力面に誘電体薄膜層を形成する方法において、半導体
素子の光入出力面両面が露出するように保持する治具を
用いて、光入出力面のみに誘電体薄膜層を形成すること
により、生産性、歩留りの向上ができ、形成する装置の
限定がなくなるという効果がある。
【図1】実施例1を示す斜視図である。
【図2】半導体素子構造を示す断面図である。
【図3】実施例1の組み合わせ状態を示す斜視図である
。
。
【図4】図3の実施例1の断面を示す図である。
【図5】実施例2を示す斜視図である。
【図6】実施例3を示す側面図である。
【図7】実施例4を示す斜視図である。
【図8】従来例の上面と断面を示す図である。
1 バー状チップ群2
試料台3
固定具4 つき
あて面5 ネジ 6 バー状チップ群おき1
0 半導体基板11〜14
エピ層 15,16 Au電極
試料台3
固定具4 つき
あて面5 ネジ 6 バー状チップ群おき1
0 半導体基板11〜14
エピ層 15,16 Au電極
Claims (9)
- 【請求項1】 半導体素子の光入出力面に誘電体薄膜
層を形成する方法に用いる保持治具であって、半導体素
子の光入出力面両面が露出する様に半導体素子を保持す
る如き構成を有することを特徴とする保持治具。 - 【請求項2】 バー状半導体素子を並列的に、複数個
、保持する如き構成を有することを特徴とする請求項1
記載の保持治具。 - 【請求項3】 治具を回転させる機構を持つことを特
徴とする請求項1又は2記載の保持治具。 - 【請求項4】 半導体素子の光入出力面両面を露出さ
せ保持する保持治具を用いて、半導体素子の光入出力面
のみに誘電体薄膜層を形成することを特徴とする半導体
素子の製造方法。 - 【請求項5】 バー状半導体素子を複数個保持する保
持治具を用いることを特徴とする請求項4記載の半導体
素子の製造方法。 - 【請求項6】 保持治具が、治具を回転させる機構を
持ち、半導体素子の1面に誘電体薄膜層を形成した後に
治具を回転させて他面に薄膜層を形成することを特徴と
する請求項4又は5記載の半導体素子の製造方法。 - 【請求項7】 露出した半導体素子の光入出力面両面
に一度に誘電体薄膜層を形成することを特徴とする請求
項4又は5記載の半導体素子の製造方法。 - 【請求項8】 露出した光入出力面両面に一度に誘電
体薄膜層を形成する方法において、形成方法がスパッタ
であることを特徴とする請求項7記載の半導体素子の製
造方法。 - 【請求項9】 露出した光入出力面両面に一度に誘電
体薄膜層を形成する方法において、治具を立てて固定す
ることを特徴とする請求項7記載の半導体素子の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3171694A JPH04369286A (ja) | 1991-06-17 | 1991-06-17 | 半導体素子の製造方法及び保持治具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3171694A JPH04369286A (ja) | 1991-06-17 | 1991-06-17 | 半導体素子の製造方法及び保持治具 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04369286A true JPH04369286A (ja) | 1992-12-22 |
Family
ID=15927958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3171694A Pending JPH04369286A (ja) | 1991-06-17 | 1991-06-17 | 半導体素子の製造方法及び保持治具 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04369286A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10125994A (ja) * | 1996-10-18 | 1998-05-15 | Nec Corp | 半導体レーザ素子及びその製造方法 |
-
1991
- 1991-06-17 JP JP3171694A patent/JPH04369286A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10125994A (ja) * | 1996-10-18 | 1998-05-15 | Nec Corp | 半導体レーザ素子及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7595089B2 (en) | Deposition method for semiconductor laser bars using a clamping jig | |
US4249299A (en) | Edge-around leads for backside connections to silicon circuit die | |
JP2012256738A (ja) | 光起電力装置の製造方法 | |
JPH04262589A (ja) | 光半導体装置の製造方法 | |
JPH04369286A (ja) | 半導体素子の製造方法及び保持治具 | |
US20080206913A1 (en) | Cleaving edge-emitting lasers from a wafer cell | |
JP2836733B2 (ja) | 輻射線放出ダイオードの製造方法 | |
CN1198954C (zh) | 一种用于半导体激光器腔面蒸镀的非接触固定方式的夹具 | |
JPH06295848A (ja) | 半導体装置の製造方法 | |
JPS63153876A (ja) | 半導体レ−ザの端面処理方法及びそれに使用する治具 | |
JP3040763B1 (ja) | 半導体装置の製造方法及びそれに用いる被膜形成用治具 | |
JP2002016310A (ja) | 半導体光素子の製造方法、クランプ治具、整列治具 | |
JPH0983072A (ja) | 半導体表面処理用治具 | |
JP3071635B2 (ja) | 両面パターニング方法およびその装置 | |
JP3833814B2 (ja) | 半導体レーザ半製品の保護膜形成用スペーサおよびその製造方法 | |
JPS58125887A (ja) | 半導体装置の製造方法 | |
JP2001094194A (ja) | 半導体レーザ素子の端面処理方法及びそれに用いる治具 | |
JPH06103771B2 (ja) | 半導体レーザの端面処理方法及びそれに使用する治具 | |
JPS6347358B2 (ja) | ||
JPH10135572A (ja) | 半導体レーザ素子及びその製造方法及び製造装置 | |
JPH0645690A (ja) | 半導体レーザの製造方法 | |
JPH06120560A (ja) | 半導体発光装置 | |
JP2004172241A (ja) | 太陽電池セルの製造方法および製造装置 | |
JPH0983061A (ja) | 半導体レーザ素子の製造方法および半導体レーザ素子製造装置 | |
CN1333275C (zh) | 制造光学元件和光学元件晶片的方法 |