JP2985247B2 - データ入出力回路 - Google Patents
データ入出力回路Info
- Publication number
- JP2985247B2 JP2985247B2 JP2186907A JP18690790A JP2985247B2 JP 2985247 B2 JP2985247 B2 JP 2985247B2 JP 2186907 A JP2186907 A JP 2186907A JP 18690790 A JP18690790 A JP 18690790A JP 2985247 B2 JP2985247 B2 JP 2985247B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- circuit
- input
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 Ａ産業上の利用分野 本発明はデータ入出力回路に関し、例えばテレビジヨ
ン装置内部で制御データを転送する場合に適用し得る。
ン装置内部で制御データを転送する場合に適用し得る。
Ｂ発明の概要 本発明は、データ入出力回路において、アドレスデー
タに応じて、タイマの設定時間に従つてクロツク周波数
を切り換えることにより、クロツク周波数の異なる入出
力対象に対して確実にデータを入出力することができる Ｃ従来の技術 従来、テレビジヨン装置等の電子機器の内部において
は、I2C（inter IC）規格のフオーマツトで制御データ
をシリアル伝送することにより、被制御回路でなる種々
の集積回路を制御するようになされている。
タに応じて、タイマの設定時間に従つてクロツク周波数
を切り換えることにより、クロツク周波数の異なる入出
力対象に対して確実にデータを入出力することができる Ｃ従来の技術 従来、テレビジヨン装置等の電子機器の内部において
は、I2C（inter IC）規格のフオーマツトで制御データ
をシリアル伝送することにより、被制御回路でなる種々
の集積回路を制御するようになされている。
すなわち第６図に示すように、入出力回路２において
は、システム制御回路の中央処理ユニツト（CPU）４か
ら被制御回路のアドレスデータを制御データと共に入力
し、当該アドレスデータ及び制御データをシリアルデー
タSDAに変換する。
は、システム制御回路の中央処理ユニツト（CPU）４か
ら被制御回路のアドレスデータを制御データと共に入力
し、当該アドレスデータ及び制御データをシリアルデー
タSDAに変換する。
このとき入出力回路２においては、水晶発振回路６か
ら出力される基準信号SOSCを分周回路８で分周すること
により、クロツク信号SCLを生成する。
ら出力される基準信号SOSCを分周回路８で分周すること
により、クロツク信号SCLを生成する。
さらに入出力回路２は、当該クロツク信号SCLを被制
御回路10A、10B、10Cに送出すると共に、当該クロツク
信号SCLに同期してシリアルデータSDAを送出する。
御回路10A、10B、10Cに送出すると共に、当該クロツク
信号SCLに同期してシリアルデータSDAを送出する。
これにより被制御回路10A、10B、10Cにおいては、ク
ロツク信号SCLを基準にしてシリアルデータSDAを取り込
み、当該シリアルデータSDAに基づいて例えば動作を切
り換えるようになされている。
ロツク信号SCLを基準にしてシリアルデータSDAを取り込
み、当該シリアルデータSDAに基づいて例えば動作を切
り換えるようになされている。
Ｄ発明が解決しようとする課題 ところで、この種のバスを介して画像データを伝送
し、被制御回路で処理することができれば、便利である
と考えられる。
し、被制御回路で処理することができれば、便利である
と考えられる。
ところがI2C規格のバスにおいては、10〜100〔k Hz〕
の範囲でクロツク周波数が規格化されているため、画像
データを転送する場合のように大量のデータ転送を必要
とする場合は、適用することが困難になる。
の範囲でクロツク周波数が規格化されているため、画像
データを転送する場合のように大量のデータ転送を必要
とする場合は、適用することが困難になる。
この問題を解決する１つの方法として、入出力回路２
及び被制御回路10A、10B、10Cのクロツク周波数の高く
する方法が考えられるが、このようにすると従来のI2C
規格を満足する集積回路を制御し得なくなる問題があ
る。
及び被制御回路10A、10B、10Cのクロツク周波数の高く
する方法が考えられるが、このようにすると従来のI2C
規格を満足する集積回路を制御し得なくなる問題があ
る。
本発明は以上の点を考慮してなされたもので、クロツ
ク周波数の異なる入出力対象に対して確実にデータを入
出力することができるデータ入出力回路を提案しようと
するものである。
ク周波数の異なる入出力対象に対して確実にデータを入
出力することができるデータ入出力回路を提案しようと
するものである。
Ｅ課題を解決するための手段 かかる課題を解決するため本発明においては、バスを
介して接続された複数の入出力対象との間で、所望のデ
ータを入出力するデータ入出力回路において、タイマの
設定時間の周期に応じてクロツク信号を生成する生成手
段と、アドレスデータに応じて、タイマの設定時間を切
り換えることによりクロツク信号の周波数を切り換える
切換手段と、クロツク信号を基準にしてデータを入出力
する入出力手段とを設けるようにした。
介して接続された複数の入出力対象との間で、所望のデ
ータを入出力するデータ入出力回路において、タイマの
設定時間の周期に応じてクロツク信号を生成する生成手
段と、アドレスデータに応じて、タイマの設定時間を切
り換えることによりクロツク信号の周波数を切り換える
切換手段と、クロツク信号を基準にしてデータを入出力
する入出力手段とを設けるようにした。
Ｆ作用 アドレスデータに応じて、タイマの設定時間に従つて
クロツク信号SCLの周波数を切り換え、クロツク信号SCL
を基準にしてデータSDAを入出力すれば、クロツク周波
数の異なる入出力対象10A、10B、22に対して確実にデー
タを入出力することができる。
クロツク信号SCLの周波数を切り換え、クロツク信号SCL
を基準にしてデータSDAを入出力すれば、クロツク周波
数の異なる入出力対象10A、10B、22に対して確実にデー
タを入出力することができる。
Ｇ実施例 以下図面について、本発明の一実施例を詳述する。
（G1）第１の実施例 第６図との対応部分に同一符号を付して示す第１図に
おいて、20は全体として制御回路を示し、従来のI2C規
格を満足するクロツク周波数100〔k Hz〕の被制御回路1
0A、10Bの他に、クロツク周波数１〔M Hz〕の被制御回
路22を制御する。
おいて、20は全体として制御回路を示し、従来のI2C規
格を満足するクロツク周波数100〔k Hz〕の被制御回路1
0A、10Bの他に、クロツク周波数１〔M Hz〕の被制御回
路22を制御する。
すなわち制御回路20において、アドレスデータ検出回
路24は、CPU4から出力されるアドレスデータを入力し、
被制御回路22に割り当てられたアドレスデータを検出す
る。
路24は、CPU4から出力されるアドレスデータを入力し、
被制御回路22に割り当てられたアドレスデータを検出す
る。
分周回路26は、水晶発振回路６の出力信号SOSCを分周
し、周波数１〔M Hz〕のクロツク信号を生成する。
し、周波数１〔M Hz〕のクロツク信号を生成する。
これに対して分周回路28は、分周回路26から出力され
るクロツク信号を10分周し、周波数100〔k Hz〕のクロ
ツク信号を生成する。
るクロツク信号を10分周し、周波数100〔k Hz〕のクロ
ツク信号を生成する。
選択回路30は、アドレスデータ検出回路24の検出結果
に基づいて接点を切り換え、被制御回路22のアドレスデ
ータが検出された場合は、周波数１〔M Hz〕のクロツク
信号を選択出力するのに対し、被制御回路22以外のアド
レスデータが検出された場合は、周波数100〔k Hz〕の
クロツク信号を選択出力する。
に基づいて接点を切り換え、被制御回路22のアドレスデ
ータが検出された場合は、周波数１〔M Hz〕のクロツク
信号を選択出力するのに対し、被制御回路22以外のアド
レスデータが検出された場合は、周波数100〔k Hz〕の
クロツク信号を選択出力する。
入力出力回路32は、選択回路30から出力されるクロツ
ク信号SCLを、被制御回路10A、10B及び22に出力する。
ク信号SCLを、被制御回路10A、10B及び22に出力する。
このとき入力出力回路32においては、CPU4から出力さ
れたアドレスデータ及び制御データを、当該クロツク信
号SCLを基準にしてシリアルデータに変換した後、当該
クロツク信号SCLに同期して被制御回路10A、10B及び22
に出力する。
れたアドレスデータ及び制御データを、当該クロツク信
号SCLを基準にしてシリアルデータに変換した後、当該
クロツク信号SCLに同期して被制御回路10A、10B及び22
に出力する。
これによりクロツク周波数100〔k Hz〕の被制御回路1
0A、10Bを制御する場合においては、周波数100〔k Hz〕
のクロツク信号SCLを基準にして制御データを送出し得
るのに対し、クロツク周波数１〔M Hz〕の被制御回路22
を制御する場合においては、周波数１〔M Hz〕のクロツ
ク信号SCLを基準にして制御データを送出し得、クロツ
ク周波数の異なる被制御回路10A、10B及び22に確実にデ
ータを出力することができる。
0A、10Bを制御する場合においては、周波数100〔k Hz〕
のクロツク信号SCLを基準にして制御データを送出し得
るのに対し、クロツク周波数１〔M Hz〕の被制御回路22
を制御する場合においては、周波数１〔M Hz〕のクロツ
ク信号SCLを基準にして制御データを送出し得、クロツ
ク周波数の異なる被制御回路10A、10B及び22に確実にデ
ータを出力することができる。
以上の構成において、クロツク周波数100〔k Hz〕の
被制御回路10A、10Bを制御する場合、選択回路30から周
波数100〔k Hz〕のクロツク信号SCLが選択出力されるこ
とにより、当該クロツク信号SCLを基準にしてアドレス
データ及び制御データがシリアルデータに変換され、ク
ロツク信号SCLと共に送出される。
被制御回路10A、10Bを制御する場合、選択回路30から周
波数100〔k Hz〕のクロツク信号SCLが選択出力されるこ
とにより、当該クロツク信号SCLを基準にしてアドレス
データ及び制御データがシリアルデータに変換され、ク
ロツク信号SCLと共に送出される。
これによりクロツク周波数100〔k Hz〕の被制御回路1
0A、10Bにおいては、当該クロツク信号SCLを基準にして
アドレスデータ及び制御データSDAを入力し得、これに
より必要に応じて当該被制御回路10A、10Bの動作を制御
することができる。
0A、10Bにおいては、当該クロツク信号SCLを基準にして
アドレスデータ及び制御データSDAを入力し得、これに
より必要に応じて当該被制御回路10A、10Bの動作を制御
することができる。
これに対してクロツク周波数１〔M Hz〕の被制御回路
22を制御する場合、アドレスデータ検出回路24でアドレ
スデータが検出され、当該検出結果に基づいて、選択回
路30から周波数１〔M Hz〕のクロツク信号SCLが選択出
力される。
22を制御する場合、アドレスデータ検出回路24でアドレ
スデータが検出され、当該検出結果に基づいて、選択回
路30から周波数１〔M Hz〕のクロツク信号SCLが選択出
力される。
これにより入出力回路32から出力されるアドレスデー
タ及び制御データSDAにおいては、周波数１〔M Hz〕の
クロツク信号SCLを基準にして出力され、これにより高
い伝送速度で制御データを伝送することができる。
タ及び制御データSDAにおいては、周波数１〔M Hz〕の
クロツク信号SCLを基準にして出力され、これにより高
い伝送速度で制御データを伝送することができる。
以上の構成によれば、被制御回路に割り当てされたア
ドレスデータに基づいて、クロツク信号を切り換えるこ
とにより、クロツク周波数の異なる被制御回路10A、10B
及び22に対して確実にデータを出力することができる。
ドレスデータに基づいて、クロツク信号を切り換えるこ
とにより、クロツク周波数の異なる被制御回路10A、10B
及び22に対して確実にデータを出力することができる。
（G2）第２の実施例 なお上述の実施例においては、分周回路26及び28から
出力されるクロツク信号を切り換える場合について述べ
たが、本発明はこれに限らず、例えばタイマでクロツク
信号を生成する場合は、当該タイマの設定時間を切り換
えるようにしてもよい。
出力されるクロツク信号を切り換える場合について述べ
たが、本発明はこれに限らず、例えばタイマでクロツク
信号を生成する場合は、当該タイマの設定時間を切り換
えるようにしてもよい。
すなわち第２図に示すように、従来、CPUにおいて
は、ステツプSP1からステツプSP2に移つてアドレスデー
タを設定した後、ステツプSP3に移つて出力データを設
定する。
は、ステツプSP1からステツプSP2に移つてアドレスデー
タを設定した後、ステツプSP3に移つて出力データを設
定する。
続いてCPUは、ステツプSP4に移つて入出力処理ルーチ
ンを処理した後、ステツプSP5に移つて当該処理手順を
終了する。
ンを処理した後、ステツプSP5に移つて当該処理手順を
終了する。
これに対応して第３図に示すように、入出力処理ルー
チンにおいて、CPUは、ステツプSP6からステツプSP7に
移り、ここでタイマを例えば10〔μsec〕に設定する。
チンにおいて、CPUは、ステツプSP6からステツプSP7に
移り、ここでタイマを例えば10〔μsec〕に設定する。
続いて、ステツプSP8で当該設定時間の周期で立ち上
がるクロツク信号を基準にしてデータを出力した後、ス
テツプSP9に移つて当該処理手順を終了する。
がるクロツク信号を基準にしてデータを出力した後、ス
テツプSP9に移つて当該処理手順を終了する。
これに対して第４図に示すように、タイマの設定時間
を切り換えてクロツク周波数を切り換える場合、CPU
は、ステツプSP10からステツプSP11に移り、アドレスデ
ータを設定した後、ステツプSP12に移つて出力データを
設定する。
を切り換えてクロツク周波数を切り換える場合、CPU
は、ステツプSP10からステツプSP11に移り、アドレスデ
ータを設定した後、ステツプSP12に移つて出力データを
設定する。
続いてCPUは、ステツプSP13に移り、設定したアドレ
スデータがクロツク周波数の高い被制御回路に割り当て
られたものか否か判断する。
スデータがクロツク周波数の高い被制御回路に割り当て
られたものか否か判断する。
ここで肯定結果が得られると、ステツプSP14に移つて
フラグを立てた後、ステツプSP15に移るのに対し、否定
結果が得られると、直接ステツプSP15に移る。
フラグを立てた後、ステツプSP15に移るのに対し、否定
結果が得られると、直接ステツプSP15に移る。
ここでCPUは、入出処理ルーチンを実行した後、ステ
ツプSP16に移つて当該処理手順を終了する。
ツプSP16に移つて当該処理手順を終了する。
これに対応して第５図に示すように、入出力処理ルー
チンにおいて、CPUは、ステツプSP17からステツプSP18
に移り、フラグが立つているか否か判断する。
チンにおいて、CPUは、ステツプSP17からステツプSP18
に移り、フラグが立つているか否か判断する。
ここで否定結果が得られると、CPUはステツプSP19に
移り、設定時間10〔μsec〕のタイマ１を選択するのに
対し、肯定結果が得られると、ステツプSP20に移り、設
定時間１〔μsec〕のタイマ２を選択する。
移り、設定時間10〔μsec〕のタイマ１を選択するのに
対し、肯定結果が得られると、ステツプSP20に移り、設
定時間１〔μsec〕のタイマ２を選択する。
続いてCPUは、ステツプSP21に移り、当該設定時間ク
ロツク信号及びデータを出力した後、ステツプSP22に移
つて当該処理手順を終了する。
ロツク信号及びデータを出力した後、ステツプSP22に移
つて当該処理手順を終了する。
以上の構成によれば、プログラムを切り換えるだけ
で、簡易にクロツク周波数の異なる被制御回路10A、10B
及び22に対して確実にデータを入出力することができ
る。
で、簡易にクロツク周波数の異なる被制御回路10A、10B
及び22に対して確実にデータを入出力することができ
る。
（G3）他の実施例 なお上述の実施例においては、I2C規格の被制御回路1
0A、10Bを、当該I2C規格よりクロツク周波数の高い被制
御回路22と共に制御する場合について述べたが、本発明
はこれに限らず、I2C規格以外のバスを介して複数の被
制御回路を制御する場合に広く適用することができる。
0A、10Bを、当該I2C規格よりクロツク周波数の高い被制
御回路22と共に制御する場合について述べたが、本発明
はこれに限らず、I2C規格以外のバスを介して複数の被
制御回路を制御する場合に広く適用することができる。
さらに上述の実施例においては、シリアルデータを出
力する場合について述べたが、本発明はシリアルデータ
限らず、パラレルデータを入出力する場合にも適用する
ことができる。
力する場合について述べたが、本発明はシリアルデータ
限らず、パラレルデータを入出力する場合にも適用する
ことができる。
さらに上述の実施例においては、CPUから出力される
制御データを被制御回路に出力する場合について述べた
が、本発明はこれに限らず、種々のデータを入出力する
データ入出力回路に広く適用することができる。
制御データを被制御回路に出力する場合について述べた
が、本発明はこれに限らず、種々のデータを入出力する
データ入出力回路に広く適用することができる。
Ｈ発明の効果 上述のように本発明によれば、アドレスデータに応じ
て、タイマの設定時間に従つてクロツク周波数を切り換
えることにより、クロツク周波数の異なる入出力対象に
対して確実にデータを入出力することができるデータ入
出力回路を得ることができる。
て、タイマの設定時間に従つてクロツク周波数を切り換
えることにより、クロツク周波数の異なる入出力対象に
対して確実にデータを入出力することができるデータ入
出力回路を得ることができる。
第１図は本発明の一実施例による制御回路を示すブロツ
ク図、第２図〜第５図はその第２の実施例の動作の説明
の供するフローチヤート、第６図は従来の制御回路を示
すブロツク図である。 ４……中央処理ユニツト、２、32……入出力回路、８、
26、28……分周回路、10A、10B、10C、22……被制御回
路、24……アドレスデータ検出回路、30……選択回路。
ク図、第２図〜第５図はその第２の実施例の動作の説明
の供するフローチヤート、第６図は従来の制御回路を示
すブロツク図である。 ４……中央処理ユニツト、２、32……入出力回路、８、
26、28……分周回路、10A、10B、10C、22……被制御回
路、24……アドレスデータ検出回路、30……選択回路。
Claims (1)
- 【請求項１】バスを介して接続された複数の入出力対象
との間で、所望のデータを入出力するデータ入出力回路
において、 タイマの設定時間の周期に応じてクロツク信号を生成す
る生成手段と、 アドレスデータに応じて、上記タイマの設定時間を切り
換えることにより上記クロツク信号の周波数を切り換え
る切換手段と、 上記クロツク信号を基準にして上記データを入出力する
入出力手段と を具えることを特徴とするデータ入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186907A JP2985247B2 (ja) | 1990-07-14 | 1990-07-14 | データ入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186907A JP2985247B2 (ja) | 1990-07-14 | 1990-07-14 | データ入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0474037A JPH0474037A (ja) | 1992-03-09 |
| JP2985247B2 true JP2985247B2 (ja) | 1999-11-29 |
Family
ID=16196771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2186907A Expired - Lifetime JP2985247B2 (ja) | 1990-07-14 | 1990-07-14 | データ入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985247B2 (ja) |
-
1990
- 1990-07-14 JP JP2186907A patent/JP2985247B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0474037A (ja) | 1992-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04359642A (ja) | 電子装置及び電子機器 | |
| JP2985247B2 (ja) | データ入出力回路 | |
| US5333259A (en) | Graphic information processing system having a RISC CPU for displaying information in a window | |
| JPH0281256A (ja) | 電子機器 | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JPS6027035A (ja) | 入出力装置の遠隔保守方式 | |
| JP2722475B2 (ja) | 電子選局装置 | |
| JPH0435941Y2 (ja) | ||
| JPH056264A (ja) | 演算回路 | |
| JPH10247124A (ja) | 電子機器の仕向け先別初期設定方法 | |
| JPH06203185A (ja) | レーダ信号処理装置 | |
| JPS6261184A (ja) | 画像入力装置 | |
| JPS61225985A (ja) | 画像再生装置 | |
| JPH02282813A (ja) | マイクロコンピュータ | |
| JPS6139092A (ja) | 表示装置 | |
| JPH02272667A (ja) | 入出力信号処理方式 | |
| JPS5856892B2 (ja) | マルチマイクロプロセツサ方式 | |
| JPH0895895A (ja) | 情報処理装置におけるシリアルポートｉ／ｏ機器の制御装置 | |
| JPH1185088A (ja) | 発振制御装置 | |
| JPH02302811A (ja) | 情報処理装置 | |
| JPH01174074A (ja) | 画像処理システム | |
| JPH04102084A (ja) | 目標表示方法および装置 | |
| JPH10232859A (ja) | 信号処理装置および情報処理装置 | |
| JPS62260232A (ja) | マイクロプログラム制御装置 | |
| JPS58166451A (ja) | マイクロプログラム制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |