JPS5856892B2 - マルチマイクロプロセツサ方式 - Google Patents

Description

【発明の詳細な説明】 本発明は単独に動作可能な下位マイクロコンピュータの
入出力デ゛−夕を上位マイクロコンピュータで処理する
マルチマイクロプロセッサ方式に関するものである。

第１図は、ラジオチューナ制御用（ＰＬＬシンセサイザ
制御用）の４ビツトマイクロコンピユータ（以下４ビツ
トマイコンと略す）を使用したラジオ受信機の要部ブロ
ック図であり、１０はアンテナ、１１は高周波増幅回路
、１２は混合回路、１３は中間周波増幅回路、１４は検
波回路、１５は電力増幅回路、１６はスピーカ、１７は
局部発振回路、１８はＰＬＬ用ＩＣ，１９は４ビツトマ
イコン、２０はキーに１〜に２ｏから成る操作キ一群、
２１は表示装置である。

同図において、ＰＬＬ用ＩＣｌ３からの制御電圧ｅｒに
より高周波増幅回路１１の同調周波数及び局部発振回路
１８の発振周波数ｆ。

が制御され、所望の放送局の電波が受信選択、中間周波
増幅されて検波回路１４及び電力増幅回路１５を介して
スピーカ１６に導かれる。

４ビツトマイコン１９は、操作キ一群２０の操作に対応
して働く選局機能を有し、必要な分周比設定データ（Ｎ
値）をＰＬＬ用■Ｃ１８に出力するとともに、表示装置
２１に周波数データを送出して受信周波数の表示を行な
う。

４ビツトマイコン１９としては例えば東芝ＦＭ／ＡＭシ
ンセサイザチューナ用コントローラＴＣ９１２４ＡＰが
採用され、ＰＬＬ用ＩＣＩ ８として例えば東芝製ＰＬ
Ｌ用Ｃ−ＭＯ８ＬＳＩＴＣ９１２３Ｐが採用される。

上記４ビツトマイコン１９は、内部で独自に発生したタ
イミング信号Ｔ１〜Ｔ４に同期して動作し、入力端子ｉ
ｎ１〜Ｉｎ５及び出力端子００１１〜ｏｕｔ４は各タイ
ミングＴ１〜Ｔ４毎に別の目的で使用される。

即ち、操作キ一群２０の同一行にあるキーは同一の入力
端子に接続されているがその出力タイミングが列選択用
のタイミング信号Ｔ１〜Ｔ４で制御され、例えば第２図
に示すようにタイミング信号Ｔ１オンのときはキーに１
〜に５の情報のみが入力端子Ｉｎ１〜ｉｎ５に入力され
る。

同様に他のタイミング信号Ｔ２〜Ｔ４がオンのときはそ
れぞれの列にあるキーの情報のみが入力端子ｉｎｌ〜ｌ
ｎ５に入力される。

そして４ビツトマイコン１９は各タイミング毎に入力端
子Ｉｎ１〜Ｉｎ５の入力情報を読取って全キーに１〜に
２０の情報を得るものである。

また、周波数データの出力の場合、例えばタイミング′
Ｔ１における出力情報は最小桁の受信周波数データを示
し、タイミングＴ２．Ｔ３．Ｔ４における出力情報は順
次それより大きい桁の受信周波数データを示す如く予め
設定されている。

例えばＦＭ８２．５ＭＨｚを表示する場合の出力端子ｏ
ｕｔ１〜ｏｕｔ４の出力とタイミング信号Ｔ１〜Ｔ４と
の関係は例えば第３図に示すものとなる。

ところで、最近のオーディオシステムは多機能化を目的
としたものが多く、しかも操作キーの数はほとんど変ら
ずにキーを多目的に使用する傾向にある。

この際、例えばラジオ、カセットデツキ、アマチュア無
線、時計、ラジオ番組予約受信等の機能を組合せて使用
する場合に、スイッチの共用さらには表示装置の共用を
も含めて全て１個のコントロール用ＬＳＩで制御するこ
とは、その後の機能変更、付加等を考慮すれば汎用性に
欠ける欠点がある。

そこで、個々の機能を制御するＬＳＩ（１チツプマイク
ロコンピユータ）は多品種存在するので、それらをその
分野の制御に使用して機能の分割を図り、それらマイク
ロコンピュータを上位のマイクロコンピュータで管理す
ることが考えられる。

この場合、管理側の上位マイクロコンピュータはスイッ
チ処理、表示処理及び機能の一部を負担し、スイッチ処
理によってそれぞれの下位マイクロコンピュータのスイ
ッチ信号に変換してこれに与え、また下位マイクロコン
ピュータの出力信号である表示データを入力して一括表
示する。

このように下位マイクロコンピュータの入出力データを
上位マイクロコンピュータで処理する場合に問題となる
のは、両者の接続の仕方であり、特に第１図に示したよ
うな入出力データをダイナミックデータとして扱う下位
マイクロコンピュータを上位のマイクロコンピュータで
管理する場合には、データがダイナミックであるが故に
更に困難となる。

例えば、上位マイクロコンピュータの出力をマトリクス
信号として下位マイクロコンピュータが読取れるように
するスタチック・マトリクス変換回路及び下位マイクロ
コンピュータのダイナミックな出力データを保持するラ
ッチ回路を介して下位と上位のマイクロコンビ′ユータ
゛ヲ接続することが考えられるが、余分なハードウェア
を必要とするので回路構成が複雑となり且つコスト面で
不利になる。

本発明はこのような事情に鑑みて為されたものであり、
その目的は、上述のような目的で使用される上位マイク
ロコンピュータと下位マイクロコンピュータの簡便な接
続を可能にすることを目的としている。

以下実施例について詳細に説明する。第４図は第１図の
４ビツトマイコン１９を上位のマイクロコンピュータで
管理して多機能化に対−する融通性を高めた本発明実施
例方式の要部ブロック図であり、第１図と同一符号は同
一部分を示し、４０は上位マイクロコンピュータである
汎用８ビツトマイクロコンピユータ（以下８ビツトマイ
コンと略す）、４１は８ビツトマイクロプロセツサ、４
２．４３は入出力インターフェイス回路たとえばペリフ
ェラル・インクフェース・アダプタ（以下Ｉ１０ポート
と称す）、４４は制御用プロクラム等の格納されたＲＯ
Ｍ、４５はＲＡＭ。

４６はアドレスバス、４７はデータバス、４８はコント
ロールバス、４９はアンド回路、５０は操作キ一群、５
１は表示装置である。

本実施例方式においては、４ビツトマイコン１９とＢビ
ットマイコン４０との間にスタチック・マトリクス変換
回路やラッチ回路等のインタフェース回路を介在させる
ことなく、両者を８ビツトマイコン４０内のＩ１０ポー
ト４２を利用して直結している。

即ち、４ビツトマイコン１９の周波数データ出力端子ｏ
ｕｔｌ〜ｏｕｔ４及びタイミング信号Ｔ１〜′ｒ４の出
力端子とＩ１０ポート４２の入力端子■、〜■３とをラ
イン１１〜１３で接続し、し０ポート４２の出力端子０
１〜０５と４ビツトマイコン１９のキー情報入力端子Ｉ
ｎ １〜ｉｎ５とをラインｌ、〜１１３で接続してい
る。

また、ライン１１〜１４を入力線とするアンド回路４９
を設け、その出力をライン／３１４を介してＩ１０ポー
ト４２の割込信号入力端子ＩＮＴに入力している。

４ビツトマイコン１９はＰＬＬシンセサイザ制御用とし
て単独に動作可能であり、前述した如く独自に発生した
タイミング信号Ｔ１〜Ｔ４に同期して動作する。

また、８ビツトマイコン４０も４ビツトマイコン１９及
びそれ以外の例えばカセットデツキコントロール用マイ
クロコンピュータ（図示せず）の管理等を独自のタイミ
ングに同期して実行するものである。

従って、第４図に示した如き接続構成を採用する場合に
は両者の同期を確立する必要がある。

本発明の場合その同期は８ビツトマイコン４０のプログ
ラム処理で達成しており、そのうち本実施例回路は割込
み処理による場合を示す。

即ち、例えば第５図に示すように４ビツトマイコン１９
のタイミング信号に僅かでも全てオフとなる期間Ｊｔ１
＋ Ａｔ２がある場合には、アンド回路４９の出力波形
は例えば第５図に示すものとなり、その立下りは新たな
タイミング信号の立下りと一致する。

そこで、アンド回路４９の出力信号の立下りで８ビツト
マイコン４０に割込みをかければ４ビツトマイコン１９
のタイミング信号Ｔ１〜Ｔ４米５が変化したことを８ビ
ツトマイコン４０に知うせることができる。

そして、８ビツトマイコン４０の割込処理内で４ビツト
マイコン１９のタイミング信号Ｔ１〜Ｔ４を入力して現
在どのタイミングであるかを判別し、第５図に示すよう
に、４ビツトマイコン１９の周波数データ出力端子ｏｕ
ｔｌ〜０ｕＬ４から出力される周波数データが確立され
た期間内でそのデータをＩ１０ポート４２を介して読取
り、また、そのタイミングに応じたキー情報をＩ１０ポ
ート４２の出力端子０１〜０５から４ビツトマイコン１
９のキー情報入力端子ｉｎ１〜Ｉｎ５に入力することに
より両者の同期をとることが可能となる。

なお、第５図に示したタイミング信号のＡｔ１が零とな
る場合には、アンド回路４９の代りに各タイミング信号
Ｔ１〜Ｔ４の立上りを検出する微分回路を使用すれば良
い。

上述の動作においては、８ビツトマイコン４０は４ビツ
トマイコツ１９の各タイミングに応じたキー情報を４ビ
ツトマイコンのキー情報入力端子ｉｎ１〜１ｎ５に入力
してやる必要がある。

これは、例えば４ビツトマイコン１９が各タイミングＴ
１〜Ｔ４において、各入力端子１ ｎ ）〜ｌｎ５毎に
以下に示す情報を必要とする場合、タイミング信号の判
別の結果、例えばタイミングＴ１であれば、キーに１〜
に５のキー情報を８ビツトマイコン４０から出力してや
る必要があることを意味している。

そのために８ビツトマイコン４０は、操作スイッチ群５
０の各キーに１〜に２４の状態を一定周期で読取ってそ
の中から４ビツトマイコン１９に必要なキーに、〜に２
ｏの情報だけを選択し、且つ各タイミングＴ１〜Ｔ４に
対応して前表に示すような順序で各キーに１〜に２０の
状態情報をＲＡＭ４５に記憶しておく。

即ち、４ビットマイコン用マトリクススイッチ信号のテ
ーブルをＲＡＭ４５内に作成しておくものであり、タイ
ミング信号の判別を行なった後にそのテーブルから該当
するキー情報を読出して４ビツトマイコン１９に出力す
るものである。

なお、操作キ一群５０の各キー情報の読取りは、例えば
操作キ一群５０の各列を順次タイミング信号ｔ１〜ｔ４
で選択し、選択された各列のキー情報をＩ１０ポート４
３を介して読取ることで行なわれる。

第６図に上記８ビツトマイコン４０の行なう電気式マト
リクススイッチ信号出力動作のフローチャートを示す。

同図において破線で囲まれた部分が割込みで行なわれる
処理である。

また、４ビツトマイコン１９は例えば第７図のフローチ
ャートに示す如き処理を実行しており、前述したように
周波数データを時分割に出力しているので、８ビツトマ
イコン４０は各タイミングＴ１〜Ｔ４毎にその出力デ゛
−夕をＩ１０ポート４２を介して読取り、Ｉ１０ポート
４３を介して表示装置５１に出力する。

なお、以上の実施例においては割込み処理で両マイコン
の同期をとったが、４ビツトマイコン１９のタイミング
信号幅が８ビツトマイコン４０の処理サイクル速度より
充分に遅い場合には、８ビツトマイコン４０が常時タイ
ミング信号を入力し、そのタイミングに対応したマトリ
クススイッチ信号をテーブルより読出して出力し、また
周波数データを入力する構成としても良い。

以上の説明から判るように、本発明に依れば、入出力デ
ータを独自に発生したタイミング信号に同期して時分割
的に入出力する単独に動作可能な下位マイクロコンピュ
ータの入出力データを上位マイクロコンピュータで処理
するマイクロプロセッサ回路において、下位マイクロコ
ンピュータのタイミング信号を上位マイクロコンピュー
タに読取らせて両者の同期を確立し、前記タイミング信
号に応じて上位マイクロコンピュータで外部入力装置か
らの人力情報を下位マイクロコンピュータに適合した入
力情報に変換してこれに与え、下位マイクロコンピュー
タからの出力情報を外部出力装置に適合した出力情報に
変換してこれに与えるようにしたものであり、両マイク
ロコンピュータを接続するための回路がほとんどなく両
者の入出力端子をそのまま利用して結合できる利点があ
る。

従って、本発明に依れば簡便な構成でマルチプロセッサ
が可能となり、入力装置（入力キー等）及び出力装置（
表示装置等）の共用化が可能となる。

【図面の簡単な説明】

第１図は４ビツトマイコンを単独で使用したラジオ受信
機の要部ブロック図、第２図及び第３図はその動作説明
用タイミングチャート、第４図は本発明実施例方式の要
部ブロック図、第５図はその動作説明用タイミングチャ
ート、第６図は電気式マＩ−ＩＪクススイッチ信号出力
動作のフローチャート、第７図は４ビツトマイコンの処
理フローチャートである。 １９は４ビツトマイコン、２０．５０は操作キ一群、２
１．５１は表示装置、４０は８ビツトマイコン、４１は
８ビツトマイクロプロセツサ、４２゜４３はＩ１０ポー
ト、４４はＲＯＭ、４５はＲＡＭ１４９はオア回路であ
る。

Claims (1)

【特許請求の範囲】
1. １ 人出力デ゛−夕を独自に発生したタイミング信号に
   同期して時分割的に入出力する単独動作可能な下位マイ
   クロコンピュータの入出力データを上位マイクロコンピ
   ュータで処理するマルチマイクロプロセッサ方式におい
   て、前記下位マイクロコンピュータと前記上位マイクロ
   コンピュータを該上位マイクロコンピュータのＩ１０ポ
   ートを利用して結合するとともに下位マイクロコンピュ
   ータのタイミング信号を上位マイクロコンピュータに読
   取らせて両者の同期を確立し、上位マイクロコンピュー
   タにおいて、前記タイミング信号に応じて外部人力装置
   からの入力情報を下位マイクロコンピュータに適合した
   入力情報に変換してこれに与え、且つ下位マイクロコン
   ピュータからの出力情報を外部出力装置に適合した出力
   情報に変換してこれに与えるようにしたことを特徴とす
   るマルチマイクロプロセッサ方式。