JPS6261184A - 画像入力装置 - Google Patents
画像入力装置Info
- Publication number
- JPS6261184A JPS6261184A JP60201035A JP20103585A JPS6261184A JP S6261184 A JPS6261184 A JP S6261184A JP 60201035 A JP60201035 A JP 60201035A JP 20103585 A JP20103585 A JP 20103585A JP S6261184 A JPS6261184 A JP S6261184A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image input
- conversion
- oscillation
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像入力装置のＡ／Ｄ変換器にクロックを供給
する発振回路に関する。
する発振回路に関する。
本発明は画像入力装置において、ビデオ信号をＡ／Ｉ）
変換するサンプリング周波数を、画像入力動作のたびに
再設定する事により、常に一定の比率の画像入力をでき
るようにしたものである。
変換するサンプリング周波数を、画像入力動作のたびに
再設定する事により、常に一定の比率の画像入力をでき
るようにしたものである。
従来の画像入力装置は、第２図において、Ａ／１１変換
回路１に入力されたビデオ信号が、発振回路５より供給
されるクロックによりＡ／Ｉｌ変換されて、デジタルデ
ータ処理回路２によりデータ処理が石われる。処理され
たデータは転送回路５により、外部回路４に転送され、
ＣＲＴ等の表示手段によって表示される。
回路１に入力されたビデオ信号が、発振回路５より供給
されるクロックによりＡ／Ｉｌ変換されて、デジタルデ
ータ処理回路２によりデータ処理が石われる。処理され
たデータは転送回路５により、外部回路４に転送され、
ＣＲＴ等の表示手段によって表示される。
Ａｌ１）変換回路１にクロックを供給する発振回路５の
発振周波数は、環境の？１度変化等の要素により発振周
波数に変動が生じ、Ａｌ１）変換のサンプリング数がず
れるため画像入力全行った】結果、画像の比率にも変化
が生じてしまうという問題点を有する。そこで本発明は
このような問題点を解決するもので、その目的とすると
ころは、環境のａ［変化等が生じても画像入力の比率に
変化のない画像入力装置を提供するところにある。
発振周波数は、環境の？１度変化等の要素により発振周
波数に変動が生じ、Ａｌ１）変換のサンプリング数がず
れるため画像入力全行った】結果、画像の比率にも変化
が生じてしまうという問題点を有する。そこで本発明は
このような問題点を解決するもので、その目的とすると
ころは、環境のａ［変化等が生じても画像入力の比率に
変化のない画像入力装置を提供するところにある。
本発明の画像入力装置は、少なくとも、ビデオ信号をＡ
／Ｌ＋変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換回路にク
ロックを供給する発振回路と、Ａ／Ｌ＋変換したデータ
を処理するデジタルデータ処理回路と、処理データを外
部回路へ出力するデータ転送回路を有する画像入力装置
において、Ａ／Ｌｌ変換するサンプリング周波数を、画
像入力動作のたびに再設定する事により、常に一定の比
率の画像入力を可能にする回路を有する事を特徴とする
。
／Ｌ＋変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換回路にク
ロックを供給する発振回路と、Ａ／Ｌ＋変換したデータ
を処理するデジタルデータ処理回路と、処理データを外
部回路へ出力するデータ転送回路を有する画像入力装置
において、Ａ／Ｌｌ変換するサンプリング周波数を、画
像入力動作のたびに再設定する事により、常に一定の比
率の画像入力を可能にする回路を有する事を特徴とする
。
本発明の上記構成によれば、環境の温度変化等により発
振回路の発振周波数に変化が生じても、画像入力動作の
たびに発振周波数を補正する。つまり、常に一定の発振
周波数でＡ／Ｄ変換する事が可能なので画像の比率も一
定である。
振回路の発振周波数に変化が生じても、画像入力動作の
たびに発振周波数を補正する。つまり、常に一定の発振
周波数でＡ／Ｄ変換する事が可能なので画像の比率も一
定である。
〔実施例〕
第１図は本発明の画像入力装置のブロック図であって、
Ａ ／ Ｄ変換回路１にＡ／Ｄ変換するサンプリングク
ロックを供給している発振回路５は、発振制御回路６に
より環境の温度変化等が生じても、常に安定した発振周
波数を保つ様に制御されている。Ａ／Ｉ）変換回路１は
、ビデオ信号を常に安定した周波数でＡ／１１変換し、
デジタルデータ処理回路２によりデータ処理が行われる
。処理されたデータは転送回路５により、外部回路４に
転送されて、ＣＩ（Ｔ等の表示手段を用いて表示される
。
Ａ ／ Ｄ変換回路１にＡ／Ｄ変換するサンプリングク
ロックを供給している発振回路５は、発振制御回路６に
より環境の温度変化等が生じても、常に安定した発振周
波数を保つ様に制御されている。Ａ／Ｉ）変換回路１は
、ビデオ信号を常に安定した周波数でＡ／１１変換し、
デジタルデータ処理回路２によりデータ処理が行われる
。処理されたデータは転送回路５により、外部回路４に
転送されて、ＣＩ（Ｔ等の表示手段を用いて表示される
。
第３回は本発明の一実施例であって、発振回路と発振制
御回路を示したもので、０ＰＵ７とｌ１０８、ＲＯＭ１
１ 、Ｄ／Ａ変換器９ 、ＶＯＯ（ボルテージ・コント
ロール・オン７レータ）１ｏより構成されている。ＣＰ
Ｕ７は、工１０８ｉ使用して、ある任意のデータｉＬ＋
／Ａｆ換器９に出力する。ＩＪ／Ａ変換器９は、工１０
８より出力されたデジタルデータ全アナログデータに変
換し、Ｖｃ。
御回路を示したもので、０ＰＵ７とｌ１０８、ＲＯＭ１
１ 、Ｄ／Ａ変換器９ 、ＶＯＯ（ボルテージ・コント
ロール・オン７レータ）１ｏより構成されている。ＣＰ
Ｕ７は、工１０８ｉ使用して、ある任意のデータｉＬ＋
／Ａｆ換器９に出力する。ＩＪ／Ａ変換器９は、工１０
８より出力されたデジタルデータ全アナログデータに変
換し、Ｖｃ。
１０ヒ、このアナログデータを周波数に変換する。
ＶＣＯｌｏの出力である周波数値金、０ＰＵ７が工１０
８を使用して読み込み、あらかじめＦＩＯＭｌｌに記憶
しておいたＡ ／ Ｄ変換回路に供給する発振周波数の
データと比較する。ここで比較したデータが等しくない
場合は再び可変させたデータチェ１０８より出力し、上
記と同様の動作をしてＶＯＯｌｏの出力した発振周波数
が、ＲＯＭ１１に記憶されているデータと等しくなるま
で繰り返す。
８を使用して読み込み、あらかじめＦＩＯＭｌｌに記憶
しておいたＡ ／ Ｄ変換回路に供給する発振周波数の
データと比較する。ここで比較したデータが等しくない
場合は再び可変させたデータチェ１０８より出力し、上
記と同様の動作をしてＶＯＯｌｏの出力した発振周波数
が、ＲＯＭ１１に記憶されているデータと等しくなるま
で繰り返す。
ここで０ＰＵ７の動作を第４図の発振回路のフローチャ
ートを用いて説明する。Ｉｌｏより出力するデータをセ
ットしく１２）、工１０よりデータを出力する（１Ｓ）
。データ出力後ＶＣＯの出力を工１０を使用し計算しく
１４）、あらかじめ算出し記憶しておいたデータと比較
し、等しくなるまで動作を繰り返す。
ートを用いて説明する。Ｉｌｏより出力するデータをセ
ットしく１２）、工１０よりデータを出力する（１Ｓ）
。データ出力後ＶＣＯの出力を工１０を使用し計算しく
１４）、あらかじめ算出し記憶しておいたデータと比較
し、等しくなるまで動作を繰り返す。
以上述べたように発明によれば、環境の温度変化等があ
っても、Ａ／Ｄ変換器に供給するべきクロックを発生す
る発振回路は、常に一定の周波数になる様に補正をかけ
る回路を有していることにより、画像入力動作全行い、
表示手段の一つであるパソコン等のＣＲＴ上に表示して
も一定の比率の画像入力が可能であるという効果を有す
る。
っても、Ａ／Ｄ変換器に供給するべきクロックを発生す
る発振回路は、常に一定の周波数になる様に補正をかけ
る回路を有していることにより、画像入力動作全行い、
表示手段の一つであるパソコン等のＣＲＴ上に表示して
も一定の比率の画像入力が可能であるという効果を有す
る。
第１図は本発明の画像入力装置のブロック図。
１・・・Ａ／Ｄ変換回路
２・・・デジタルデータ処理回路
５・・・転送回路
４・・・外部回路
５・・・外部回路
６・・・発振制御回路
第２図は従来の画像入力装置のブロック図。
第５図は本発明の画像入力装置の一実施例を示す発振回
路のブロック図。 ７ ・・・ ＣＰ σ ８・・・ｌ１０ ９・・・１）／Ａ変換器 １０・・・ＶＣＯ（ボルテージ・コントロール・オン７
レータ） １１ ・・・ ＲＯＭ 第４図は本発明の画像入力ｇ首の一実施例金示すフロー
チャート。 以 上
路のブロック図。 ７ ・・・ ＣＰ σ ８・・・ｌ１０ ９・・・１）／Ａ変換器 １０・・・ＶＣＯ（ボルテージ・コントロール・オン７
レータ） １１ ・・・ ＲＯＭ 第４図は本発明の画像入力ｇ首の一実施例金示すフロー
チャート。 以 上
Claims (1)
- （１）少なくとも、ビデオ信号をＡ／Ｄ変換するＡ／Ｄ
変換回路と、Ａ／Ｄ変換回路にクロックを供給する発振
回路と、Ａ／Ｄ変換したデータを処理するデジタルデー
タ処理回路と、処理データを外部回路に出力するデータ
転送回路を有する画像入力装置において、Ａ／Ｄ変換す
るサンプリング周波数を、画像入力動作のたびに再設定
する事により、常に一定の比率の画像入力を可能にする
回路を有する事を特徴とした画像入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60201035A JPS6261184A (ja) | 1985-09-11 | 1985-09-11 | 画像入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60201035A JPS6261184A (ja) | 1985-09-11 | 1985-09-11 | 画像入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6261184A true JPS6261184A (ja) | 1987-03-17 |
Family
ID=16434353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60201035A Pending JPS6261184A (ja) | 1985-09-11 | 1985-09-11 | 画像入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6261184A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334354U (ja) * | 1989-08-11 | 1991-04-04 | ||
| US5519270A (en) * | 1992-08-19 | 1996-05-21 | Fujitsu Limited | Spindle motor and disk drive having the same |
-
1985
- 1985-09-11 JP JP60201035A patent/JPS6261184A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334354U (ja) * | 1989-08-11 | 1991-04-04 | ||
| US5519270A (en) * | 1992-08-19 | 1996-05-21 | Fujitsu Limited | Spindle motor and disk drive having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6388510B2 (en) | Transconductance-capacitance filter system | |
| JPH06260888A (ja) | サンプリングレートコンバータ | |
| US4503549A (en) | Interpolating function generator for transmitter square root extraction | |
| JPS6261184A (ja) | 画像入力装置 | |
| Shafiq et al. | Synchronization of chaotic RCL Shunted-Josephson junction systems with unknown parametric uncertainties: Applications to secure communication systems | |
| JP2723614B2 (ja) | ディジタル制御位相同期発振器の自走周波数制御方式 | |
| JPH09321590A (ja) | 可変遅延線回路 | |
| KR20030017512A (ko) | 디지털 클럭 발생기 | |
| JPS61288643A (ja) | 内部同期化装置 | |
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| KR100186341B1 (ko) | 기준전압 발생회로 | |
| JPH1188128A (ja) | 信号生成方法および装置、電圧生成方法および装置 | |
| JPS5938592B2 (ja) | ベクトル発生器 | |
| JPS6068167A (ja) | ア−ク溶接用直流電源装置 | |
| JPH05300395A (ja) | ダイナミックフォーカス回路 | |
| JPH064173A (ja) | クロック信号供給方法 | |
| JP2537194B2 (ja) | デジタル／シンクロ変換器の零点補正回路 | |
| JPH076156A (ja) | マイクロコンピュータ | |
| JPS59226516A (ja) | 高速並列比較形ａ／ｄ変換用集積回路 | |
| JPH0535340A (ja) | 温度補償回路 | |
| JPH0293716A (ja) | クロック同期リセット信号出力機能を持つクロックパルスジェネレータ | |
| JPH05307422A (ja) | クロック切り換え回路 | |
| JPH11284504A (ja) | 並列データカウンタ回路 | |
| JPS61273011A (ja) | 可変クロツク発生装置 | |
| JPS6081627A (ja) | 電子計算装置 |