JPS62260232A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS62260232A JPS62260232A JP10438886A JP10438886A JPS62260232A JP S62260232 A JPS62260232 A JP S62260232A JP 10438886 A JP10438886 A JP 10438886A JP 10438886 A JP10438886 A JP 10438886A JP S62260232 A JPS62260232 A JP S62260232A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- branch
- code
- microprogram
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はマイクロプログラム制６０Ｖｔ置に関する。
【米反韮
従来、一般にマイクロプログラム制御ｉＩｌ装置では、
マイクロ多分岐命令によって生成される各ブランチ先ア
ドレスの相互間隔が、ハードウェア上固定的であり、こ
れを動的に変化させること途できなかった。
マイクロ多分岐命令によって生成される各ブランチ先ア
ドレスの相互間隔が、ハードウェア上固定的であり、こ
れを動的に変化させること途できなかった。
このような従来のマイクロプログラム制御装置では、多
分岐命令による各ブランチ先アドレスの相互間隔を動的
に変化させることかできなかったので、その相互間隔が
小なる場合にはマイクロプログラム中のブランチ回数が
増加することになり、マイク［１命令をブリフェッチ方
式で実行している等でブランチ回数の実行時間が長くな
る場合には、システム全体の性能を著しく低下さけてし
まうという欠点がある。
分岐命令による各ブランチ先アドレスの相互間隔を動的
に変化させることかできなかったので、その相互間隔が
小なる場合にはマイクロプログラム中のブランチ回数が
増加することになり、マイク［１命令をブリフェッチ方
式で実行している等でブランチ回数の実行時間が長くな
る場合には、システム全体の性能を著しく低下さけてし
まうという欠点がある。
また、多分岐命令による各ブランチ先アドレスの相互間
隔が大なる場合には制御記憶中に未使用領域が散在して
、制御記憶の効果的な使用ができなくなってしまうとい
う欠点がある。
隔が大なる場合には制御記憶中に未使用領域が散在して
、制御記憶の効果的な使用ができなくなってしまうとい
う欠点がある。
発明の目的
本発明の」ニ記のような従来のものの欠点を除去１べく
なされたもので、マイクロプログラム中のブランチ回数
を減少させることができ、システム全体の性能を低下さ
せることなく各局面に最適なマイクロプログラムの実行
を実現さぼることができるマイクロ７０グラム制御装置
を提供することを目的とする。
なされたもので、マイクロプログラム中のブランチ回数
を減少させることができ、システム全体の性能を低下さ
せることなく各局面に最適なマイクロプログラムの実行
を実現さぼることができるマイクロ７０グラム制御装置
を提供することを目的とする。
発明の構成
本発明によるマイクロプログラム制御装置は、マイクロ
プログラムの逐次実行によってコントロールされるマイ
クロプログラムｉｔ、ＩＩ御装置であって、マイクロ多
分岐命令における各ブランチ先アドレスの相互間隔を任
意の値に設定する相互間隔設定手段と、前記相互間隔設
定手段に設定された値とマイクロ命令のコードとによっ
て多分岐先アドレスを生成するアドレス生成手段とを有
することを特徴とする。
プログラムの逐次実行によってコントロールされるマイ
クロプログラムｉｔ、ＩＩ御装置であって、マイクロ多
分岐命令における各ブランチ先アドレスの相互間隔を任
意の値に設定する相互間隔設定手段と、前記相互間隔設
定手段に設定された値とマイクロ命令のコードとによっ
て多分岐先アドレスを生成するアドレス生成手段とを有
することを特徴とする。
実施例
次に本発明の一実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例のマイクロプログラム制御
ｌ装回は、主記憶装置（図示せず）からプリフェッチさ
れたマクロ命令を格納する命令ブリフェッチキュー１と
、現在実行中のマクロ命令のコードを収容するカレント
インストラクションレジスタ２と、マイクロプログラム
を収容する制御記憶部３と、マイクロ命令コードを収容
するマイクロインストラクションレジスタ４と、マイク
ロデコーダ５と、各マクロ命令のエントリテーブルの間
隔を決定するエントリ間隔決定回路６と、エントリ間隔
を収容するエントリ間隔指定レジスタ７と、アドレスを
生成するマイクロシーケンスコントロール８とにより構
成されている。
において、本発明の一実施例のマイクロプログラム制御
ｌ装回は、主記憶装置（図示せず）からプリフェッチさ
れたマクロ命令を格納する命令ブリフェッチキュー１と
、現在実行中のマクロ命令のコードを収容するカレント
インストラクションレジスタ２と、マイクロプログラム
を収容する制御記憶部３と、マイクロ命令コードを収容
するマイクロインストラクションレジスタ４と、マイク
ロデコーダ５と、各マクロ命令のエントリテーブルの間
隔を決定するエントリ間隔決定回路６と、エントリ間隔
を収容するエントリ間隔指定レジスタ７と、アドレスを
生成するマイクロシーケンスコントロール８とにより構
成されている。
本実施例では、マクロ命令をマイクロ命令のインタプリ
タ形式で実行している場合を想定し、各マクロ命令のエ
ントリテーブルへ多分岐するマイクロ多分岐命令につい
て考える。
タ形式で実行している場合を想定し、各マクロ命令のエ
ントリテーブルへ多分岐するマイクロ多分岐命令につい
て考える。
マイクロシーケンスコントロール８から送られてきたア
ドレス情報１０に従って制ｍ＋記憶部３はマイクロ命令
コードを読み出し、これをマイクロインストラクション
レジスタ４にセットする。マイクロインストラクション
レジスタ４にセットされたマイクロ命令コードはマイク
ロデコーダ５でデコード゛され、各部（図示せず）の制
御信号とマイクロシーケンス情報（次マクロ命令の開始
アドレス情報）９とを生成し、マイクロシーケンス情報
９はエントリ間隔決定回路６とマイクロシーケンスコン
トロール８とに送出される。
ドレス情報１０に従って制ｍ＋記憶部３はマイクロ命令
コードを読み出し、これをマイクロインストラクション
レジスタ４にセットする。マイクロインストラクション
レジスタ４にセットされたマイクロ命令コードはマイク
ロデコーダ５でデコード゛され、各部（図示せず）の制
御信号とマイクロシーケンス情報（次マクロ命令の開始
アドレス情報）９とを生成し、マイクロシーケンス情報
９はエントリ間隔決定回路６とマイクロシーケンスコン
トロール８とに送出される。
エントリ間隔決定回路６では、マイクロ多分岐命令を実
行する前に命令ブリフェッチキュー１から送られてきた
次に実行される次マクロ命令コード１１（この次マクロ
命令コード１１により次マクロ命令のステップ数がわか
る）と、マイクロデコーダ５から送られてきたマイクロ
シーケンス情報９とによりエントリテーブルの間隔が決
定される。このエントリテーブルの間隔は次マクロ命令
のステップ数が多ければ大きくとられ、ステップ数が少
なければ小さくとられる。この決定されたエントリ間隔
はエントリ間隔レジスタ７に収容される。
行する前に命令ブリフェッチキュー１から送られてきた
次に実行される次マクロ命令コード１１（この次マクロ
命令コード１１により次マクロ命令のステップ数がわか
る）と、マイクロデコーダ５から送られてきたマイクロ
シーケンス情報９とによりエントリテーブルの間隔が決
定される。このエントリテーブルの間隔は次マクロ命令
のステップ数が多ければ大きくとられ、ステップ数が少
なければ小さくとられる。この決定されたエントリ間隔
はエントリ間隔レジスタ７に収容される。
あるマクロ命令の実行が終了し、次のマクロ命令の実行
に移行する時に、マイクロ多分岐命令を使ってマクロ命
令のコードによりインタプリタのエントリテーブルへブ
ランチする。この時、マイクロ多分岐命令により生成さ
れるアドレスは、マイクロシーケンスコントロール８で
エントリ間隔レジスタ７からのエントリ間隔とマイクロ
シーケンス情報９とにより、指定されたエントリ間隔を
保持するように生成される。
に移行する時に、マイクロ多分岐命令を使ってマクロ命
令のコードによりインタプリタのエントリテーブルへブ
ランチする。この時、マイクロ多分岐命令により生成さ
れるアドレスは、マイクロシーケンスコントロール８で
エントリ間隔レジスタ７からのエントリ間隔とマイクロ
シーケンス情報９とにより、指定されたエントリ間隔を
保持するように生成される。
エントリ間隔指定レジスタ７は２ビツトのレジスタを用
い、このレジスタの内容（００）、（０１）、（１０）
、（１１）に従って、多分岐アドレスは２の倍数（偶数
）、４の倍数、８の倍数。
い、このレジスタの内容（００）、（０１）、（１０）
、（１１）に従って、多分岐アドレスは２の倍数（偶数
）、４の倍数、８の倍数。
１６の倍数で生成される。これは通常に生成される多分
岐アドレスをエントリ間隔レジスタ７の指示に従って１
ビツト〜４ビツトの左シフトを行い、これにｒＯＪをシ
フトインさせることによってマイクロ多分岐命令による
アドレスを生成させる。
岐アドレスをエントリ間隔レジスタ７の指示に従って１
ビツト〜４ビツトの左シフトを行い、これにｒＯＪをシ
フトインさせることによってマイクロ多分岐命令による
アドレスを生成させる。
このように多分岐アドレスの相互間隔をマイクロ多分岐
命令毎に決定し、この相互間隔とマイクロ命令コードと
により多分岐アドレスを生成することによって、多分岐
アドレスの相互間隔をダイナミックに変化させて、マイ
クロプログラムにおけるブランチ回数を減少させること
が可能となる。
命令毎に決定し、この相互間隔とマイクロ命令コードと
により多分岐アドレスを生成することによって、多分岐
アドレスの相互間隔をダイナミックに変化させて、マイ
クロプログラムにおけるブランチ回数を減少させること
が可能となる。
特にマイクロ命令をブリフェッチ方式で実行させる場合
に発生するプランブー実行の遅れによるシステム性能の
低下を発生させることなく、各局面の最適なマイクロプ
ログラムの実行を実現さゼることができる。
に発生するプランブー実行の遅れによるシステム性能の
低下を発生させることなく、各局面の最適なマイクロプ
ログラムの実行を実現さゼることができる。
尚、本発明の一実施例では次マイクロプログラムに応じ
て多分岐アドレスの相互間隔を変化できるようにしたが
、この多分岐アドレスの相互間隔はシステムに応じて任
意の値を固定的に設定しても良く、これに限定されない
。
て多分岐アドレスの相互間隔を変化できるようにしたが
、この多分岐アドレスの相互間隔はシステムに応じて任
意の値を固定的に設定しても良く、これに限定されない
。
発明の詳細
な説明したように本発明によれば、多分岐アドレスの相
互間隔を任意の値に設定し、これとマイクロ命令のコー
ドとにより多分岐アドレスを生成することによって、マ
イクロプログラム中のブランチ回数を減少させることが
でき、システム全体の性能を低下させることなく各局面
に最適なマ・イクロプログラムの実行を実現させること
ができるマイクロプログラムａ１１制御装置を提供する
ことができるという効果がある。
互間隔を任意の値に設定し、これとマイクロ命令のコー
ドとにより多分岐アドレスを生成することによって、マ
イクロプログラム中のブランチ回数を減少させることが
でき、システム全体の性能を低下させることなく各局面
に最適なマ・イクロプログラムの実行を実現させること
ができるマイクロプログラムａ１１制御装置を提供する
ことができるという効果がある。
第１図は本発明の一実施例を示すブロック図である。
主要部分の符号の説明
Claims (1)
- マイクロプログラムの逐次実行によってコントロールさ
れるマイクロプログラム制御装置であって、マイクロ多
分岐命令における各ブランチ先アドレスの相互間隔を任
意の値に設定する相互間隔設定手段と、前記相互間隔設
定手段に設定された値とマイクロ命令のコードとによっ
て多分岐先アドレスを生成するアドレス生成手段とを有
することを特徴とするマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10438886A JPS62260232A (ja) | 1986-05-07 | 1986-05-07 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10438886A JPS62260232A (ja) | 1986-05-07 | 1986-05-07 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62260232A true JPS62260232A (ja) | 1987-11-12 |
Family
ID=14379364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10438886A Pending JPS62260232A (ja) | 1986-05-07 | 1986-05-07 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62260232A (ja) |
-
1986
- 1986-05-07 JP JP10438886A patent/JPS62260232A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0394303A (ja) | タイミング発生装置 | |
| JPS62260232A (ja) | マイクロプログラム制御装置 | |
| JP2564054B2 (ja) | レジスタファイル | |
| JP2577023B2 (ja) | 情報処理装置のアドレス拡張制御方式 | |
| JPS60250438A (ja) | 情報処理装置 | |
| JPH01199233A (ja) | パイプライン処理における条件分岐制御方式 | |
| JPS5899843A (ja) | マイクロプログラムの条件分岐装置 | |
| JPS58201138A (ja) | デイジタル信号処理回路 | |
| EP0359823A1 (en) | Method and apparatus for controlling the execution of microprogram | |
| JPH03288228A (ja) | 情報処理装置 | |
| JPS59116857A (ja) | マイクロプログラム制御デ−タ処理装置 | |
| JP2747353B2 (ja) | アドレス発生装置 | |
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JPH04107633A (ja) | マイクロプログラム制御装置 | |
| JP3117214B2 (ja) | シーケンサのマイクロプログラム制御方式 | |
| JPS61272829A (ja) | マイクロプログラム制御装置 | |
| JPH04251331A (ja) | 情報処理装置 | |
| JPH032926A (ja) | マイクロシーケンス回路 | |
| JPS60254344A (ja) | メモリアドレス割付け方式 | |
| JPH06149564A (ja) | 命令制御装置 | |
| JPS6223892B2 (ja) | ||
| JPH04326125A (ja) | 情報処理装置 | |
| JPH02121033A (ja) | マイクロプログラム制御装置 | |
| JPS63284640A (ja) | 命令解読装置 | |
| JPH0351913A (ja) | 情報処理装置 |