JP2976871B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2976871B2 JP2976871B2 JP2082196A JP2082196A JP2976871B2 JP 2976871 B2 JP2976871 B2 JP 2976871B2 JP 2082196 A JP2082196 A JP 2082196A JP 2082196 A JP2082196 A JP 2082196A JP 2976871 B2 JP2976871 B2 JP 2976871B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- digit line
- cell
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Description
【０００１】
【発明の属する技術分野】本発明は、半導体記憶装置に
関し、特に多値セルを有する半導体記憶装置に関する。
関し、特に多値セルを有する半導体記憶装置に関する。
【０００２】
【従来の技術】近年、ＯＡ機器の高機能化、低価格化は
めざましいものがあり、ページプリンタの分野において
も、これらに搭載される半導体記憶装置の小型化が進ん
でいる。
めざましいものがあり、ページプリンタの分野において
も、これらに搭載される半導体記憶装置の小型化が進ん
でいる。
【０００３】すなわち、その半導体記憶装置において
は、セルの小型化を可能にするイオン注入プログラム方
式、すなわちＮＡＮＤ型の半導体記憶装置（以下、メモ
リという。）が用いられている。
は、セルの小型化を可能にするイオン注入プログラム方
式、すなわちＮＡＮＤ型の半導体記憶装置（以下、メモ
リという。）が用いられている。
【０００４】図５に、従来のページプリンタのシステム
概略図を示す。システムバスを介して、メモリからのデ
ータ読み出しの制御を行う中央処理装置（ＣＰＵ）、ペ
ージプリンタの印字動作を制御する印字コントローラに
フォントデータを送出する前に、そのフォントデータを
一時的に格納するフォントキャッシュ用ＤＲＡＭ、フォ
ントデータを実際に印字するためにマトリクス状のデー
タに展開するためのプログラムが格納されたプログラム
データ用マスクＲＯＭ、およびフォントデータが格納さ
れたフォントデータ用マスクＲＯＭが接続されている。
概略図を示す。システムバスを介して、メモリからのデ
ータ読み出しの制御を行う中央処理装置（ＣＰＵ）、ペ
ージプリンタの印字動作を制御する印字コントローラに
フォントデータを送出する前に、そのフォントデータを
一時的に格納するフォントキャッシュ用ＤＲＡＭ、フォ
ントデータを実際に印字するためにマトリクス状のデー
タに展開するためのプログラムが格納されたプログラム
データ用マスクＲＯＭ、およびフォントデータが格納さ
れたフォントデータ用マスクＲＯＭが接続されている。
【０００５】ここで、フォントデータ用マスクＲＯＭ
は、データを大容量格納することが重視され、上述のＮ
ＡＮＤ型のメモリが用いられている。これに対し、プロ
グラムデータ用マスクＲＯＭは、プリンタの動作速度を
高速にするために、その読み出し速度も高速化が求めら
れ、また、フォントデータ用マスクＲＯＭに比べ、比較
的小容量でも良いことから、高速読み出しが可能なコン
タクトプログラム方式、すなわちＮＯＲ型のメモリが用
いられている。特開平４−３６３０６２号公報に明記の
とおりである。
は、データを大容量格納することが重視され、上述のＮ
ＡＮＤ型のメモリが用いられている。これに対し、プロ
グラムデータ用マスクＲＯＭは、プリンタの動作速度を
高速にするために、その読み出し速度も高速化が求めら
れ、また、フォントデータ用マスクＲＯＭに比べ、比較
的小容量でも良いことから、高速読み出しが可能なコン
タクトプログラム方式、すなわちＮＯＲ型のメモリが用
いられている。特開平４−３６３０６２号公報に明記の
とおりである。
【０００６】
【発明が解決しようとする課題】従って、従来例では、
フォントデータの大容量化と、プログラムデータの高速
読み出しのために、ＮＡＮＤ型とＮＯＲ型メモリを別個
に設けていたため、これ以上の装置の小型化は困難であ
った。
フォントデータの大容量化と、プログラムデータの高速
読み出しのために、ＮＡＮＤ型とＮＯＲ型メモリを別個
に設けていたため、これ以上の装置の小型化は困難であ
った。
【０００７】一方、近年、多値セルを有するメモリの技
術が開発された。これは、従来のメモリ、すなわち０又
は１の計２ビットのデータしか保持しえなかったセル
（以下、通常セルという）から成るメモリ（以下、通常
メモリという）とは明らかに異なる技術である。すなわ
ち、メモリの有する複数のセルの閾値を複数に異ならせ
て形成し、従って各１セルが計３ビット以上のデータを
保持することが可能なメモリである。
術が開発された。これは、従来のメモリ、すなわち０又
は１の計２ビットのデータしか保持しえなかったセル
（以下、通常セルという）から成るメモリ（以下、通常
メモリという）とは明らかに異なる技術である。すなわ
ち、メモリの有する複数のセルの閾値を複数に異ならせ
て形成し、従って各１セルが計３ビット以上のデータを
保持することが可能なメモリである。
【０００８】そこで、本発明では、この多値セルを用い
て、メモリの大容量化と高速化、さらに小型化を可能に
する半導体記憶装置を提供することを目的とする。
て、メモリの大容量化と高速化、さらに小型化を可能に
する半導体記憶装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】かかる目的のために、本
発明による半導体記憶装置は、１チップに多値セルをＮ
ＯＲ型に配列したメモリ領域と通常セルをＮＯＲ型に配
列したメモリ領域とを有することを特徴とする。
発明による半導体記憶装置は、１チップに多値セルをＮ
ＯＲ型に配列したメモリ領域と通常セルをＮＯＲ型に配
列したメモリ領域とを有することを特徴とする。
【００１０】
【作用】本発明による半導体記憶装置は、多値セルから
なるメモリ領域と通常セルからなるメモリ領域はいずれ
もＮＯＲ型に配置されており、データの高速読み出しが
可能である。また、多値セルを用いているため、少ない
トランジスタ数で大容量のデータを格納することが可能
である。さらに、多値セルを用いることで、トランジス
タ数を大幅に減少させることができ、従って、装置の小
型化も可能である。
なるメモリ領域と通常セルからなるメモリ領域はいずれ
もＮＯＲ型に配置されており、データの高速読み出しが
可能である。また、多値セルを用いているため、少ない
トランジスタ数で大容量のデータを格納することが可能
である。さらに、多値セルを用いることで、トランジス
タ数を大幅に減少させることができ、従って、装置の小
型化も可能である。
【００１１】
【発明の実施の形態】以下に、本発明について図面を参
照して説明する。
照して説明する。
【００１２】図１は、本発明のページプリンタ用半導体
記憶装置である。メモリ領域１、２、８は全てＮＯＲ型
であり、読み出し速度の高速化が可能である。また、メ
モリ領域１は多値セルにより構成されており、大容量、
および装置の小型化が可能である。
記憶装置である。メモリ領域１、２、８は全てＮＯＲ型
であり、読み出し速度の高速化が可能である。また、メ
モリ領域１は多値セルにより構成されており、大容量、
および装置の小型化が可能である。
【００１３】以下、この１チップに形成された半導体記
憶装置の動作について説明する。
憶装置の動作について説明する。
【００１４】まず、チップ外部に存在する図示しないＣ
ＰＵがプログラムデータ用マスクＲＯＭにアクセスする
場合を説明する。なお、プログラムデータ用マスクＲＯ
Ｍは、ここでは通常ＮＯＲ型セル領域２に相当する。こ
のとき、入力端子１２を通してＸアドレスが半導体記憶
装置に入力され、Ｘデコーダ２がそのアドレスをデコー
ドする。そのため、通常メモリである通常ＮＯＲ型セル
領域２の所定アドレスのデータがＹセレクタ５に送出さ
れる。Ｙセレクタ５は、アドレスバスにより半導体記憶
装置に入力されたＹアドレスをデコードしたＹデコーダ
６により制御され、Ｙセレクタ５に送出された複数デー
タのうち所定データのディジット線を選択する。また、
Ｙデコーダ６は、入力されたＹアドレスにより、ＥＮ２
信号を活性化してセンスアンプ２を選択しているので、
Ｙセレクタ５により選択されたデータはセンスアンプ２
で増幅されて、データバスより出力端子１３に出力され
る。
ＰＵがプログラムデータ用マスクＲＯＭにアクセスする
場合を説明する。なお、プログラムデータ用マスクＲＯ
Ｍは、ここでは通常ＮＯＲ型セル領域２に相当する。こ
のとき、入力端子１２を通してＸアドレスが半導体記憶
装置に入力され、Ｘデコーダ２がそのアドレスをデコー
ドする。そのため、通常メモリである通常ＮＯＲ型セル
領域２の所定アドレスのデータがＹセレクタ５に送出さ
れる。Ｙセレクタ５は、アドレスバスにより半導体記憶
装置に入力されたＹアドレスをデコードしたＹデコーダ
６により制御され、Ｙセレクタ５に送出された複数デー
タのうち所定データのディジット線を選択する。また、
Ｙデコーダ６は、入力されたＹアドレスにより、ＥＮ２
信号を活性化してセンスアンプ２を選択しているので、
Ｙセレクタ５により選択されたデータはセンスアンプ２
で増幅されて、データバスより出力端子１３に出力され
る。
【００１５】次に、ＣＰＵがフォントデータ用マスクＲ
ＯＭにアクセスする場合を説明する。なお、フォントデ
ータ用マスクＲＯＭは、ここではＮＯＲ型多値セル領域
１に相当する。このとき、入力端子１２を通してＸアド
レスが半導体記憶装置に入力され、Ｘデコーダ１がその
Ｘアドレスをデコードする。そのため、ＮＯＲ型多値セ
ル領域１の所定アドレスのデータがＹセレクタ５に送出
される。Ｙセレクタ５は、入力されたＹアドレスをデコ
ードしたＹデコーダ６により制御され、Ｙセレクタ５に
送出された複数データのうち所定データのディジット線
を選択する。また、Ｙデコーダ６は、入力されたＹアド
レスにより、ＥＮ１信号を活性化してセンスアンプ１を
選択しているので、Ｙセレクタ５により選択されたデー
タはセンスアンプ１で増幅されて、データバスより出力
端子１３に出力される。しかし、この場合においては、
メモリセルが多値セルであるため、センスアンプ等の動
作は特殊な動作を行う必要がある。
ＯＭにアクセスする場合を説明する。なお、フォントデ
ータ用マスクＲＯＭは、ここではＮＯＲ型多値セル領域
１に相当する。このとき、入力端子１２を通してＸアド
レスが半導体記憶装置に入力され、Ｘデコーダ１がその
Ｘアドレスをデコードする。そのため、ＮＯＲ型多値セ
ル領域１の所定アドレスのデータがＹセレクタ５に送出
される。Ｙセレクタ５は、入力されたＹアドレスをデコ
ードしたＹデコーダ６により制御され、Ｙセレクタ５に
送出された複数データのうち所定データのディジット線
を選択する。また、Ｙデコーダ６は、入力されたＹアド
レスにより、ＥＮ１信号を活性化してセンスアンプ１を
選択しているので、Ｙセレクタ５により選択されたデー
タはセンスアンプ１で増幅されて、データバスより出力
端子１３に出力される。しかし、この場合においては、
メモリセルが多値セルであるため、センスアンプ等の動
作は特殊な動作を行う必要がある。
【００１６】従って、この上述の動作について、図２お
よび図３を参照して、さらに詳細に説明する。
よび図３を参照して、さらに詳細に説明する。
【００１７】まず、図２に、図１のセンスアンプおよび
メモリ領域の具体的構成図を示す。本図において、Ａ
１、Ａ２、…、は多値セルからなるＮＯＲ型多値セル領
域１を示し、Ｂ１、Ｂ２、…、は通常メモリの通常セル
からなる通常ＮＯＲ型セル領域２を示す。Ａ１、Ｂ１か
らなるブロックＢＬ１は、１つのディジット線Ｄ１に接
続され、以下同様にブロックＢＬ２、…、は各々１つの
ディジット線Ｄ２、…、に接続されている。ＤＩＦ１は
接点Ｅ１の電位と電位Ｖref を比較して、例えば接点Ｅ
１の電位より電位Ｖref が大きい場合はロウレベルを出
力し、電位Ｖrefが小さい場合はハイレベルを出力する
比較器である。ＤＩＦ１１、ＤＩＦ１２、ＤＩＦ１３
は、例えば接点Ｆ１１の電位と電位Ｖref を比較して、
接点Ｆ１１の電位より電位Ｖref が大きい場合はロウレ
ベルを出力し、電位Ｖref が小さい場合はハイレベルを
出力する比較器である。また、ＤＩＦ１１、ＤＩＦ１
２、ＤＩＦ１３は、各々、φ１、φ２、φ３信号がハイ
レベルになったときに活性化し比較動作を行い、φ１、
φ２、φ３信号がロウレベルのときは出力はロウレベル
に固定している。さらに、ＶＧ１、ＶＧ２、…、は電
源、例えば接地電位に接続されている。
メモリ領域の具体的構成図を示す。本図において、Ａ
１、Ａ２、…、は多値セルからなるＮＯＲ型多値セル領
域１を示し、Ｂ１、Ｂ２、…、は通常メモリの通常セル
からなる通常ＮＯＲ型セル領域２を示す。Ａ１、Ｂ１か
らなるブロックＢＬ１は、１つのディジット線Ｄ１に接
続され、以下同様にブロックＢＬ２、…、は各々１つの
ディジット線Ｄ２、…、に接続されている。ＤＩＦ１は
接点Ｅ１の電位と電位Ｖref を比較して、例えば接点Ｅ
１の電位より電位Ｖref が大きい場合はロウレベルを出
力し、電位Ｖrefが小さい場合はハイレベルを出力する
比較器である。ＤＩＦ１１、ＤＩＦ１２、ＤＩＦ１３
は、例えば接点Ｆ１１の電位と電位Ｖref を比較して、
接点Ｆ１１の電位より電位Ｖref が大きい場合はロウレ
ベルを出力し、電位Ｖref が小さい場合はハイレベルを
出力する比較器である。また、ＤＩＦ１１、ＤＩＦ１
２、ＤＩＦ１３は、各々、φ１、φ２、φ３信号がハイ
レベルになったときに活性化し比較動作を行い、φ１、
φ２、φ３信号がロウレベルのときは出力はロウレベル
に固定している。さらに、ＶＧ１、ＶＧ２、…、は電
源、例えば接地電位に接続されている。
【００１８】また、ここでは、ＮＯＲ型多値セル領域１
は４値の情報を記憶しうるセルを有するメモリ領域であ
るとする。
は４値の情報を記憶しうるセルを有するメモリ領域であ
るとする。
【００１９】いま、Ｘアドレスが入力され、Ｘデコーダ
１が多値セル領域１のＡ１を選択するとする。このと
き、Ｘデコーダ１によりブロック選択線ＢＳ１１とＶＧ
選択線ＧＳ１１が活性化され、トランジスタＱＢとＱＧ
がＯＮする。次に、Ｙアドレスが入力され、Ｙデコーダ
６によりＹセレクタのＹ１線が活性化され、トランジス
タＱY1がオンする。また、Ｙデコーダ６はＥＮ１線を活
性化し、トランジスタＱE1がオンする。ここで、トラン
ジスタＱE1とＱE2は択一的にオンされ、Ｙセレクタ５の
トランジスタＱY1、ＱY2、…、は択一的にオンされ、１
つのブロックＢＬ内のトランジスタＱＢおよびＱＧも択
一的にオンされるようにＣＰＵによって制御される。従
って、このとき、ディジット線Ｄ１から接点Ｅ１、接点
Ｆ１１を結ぶ導電経路が形成される。
１が多値セル領域１のＡ１を選択するとする。このと
き、Ｘデコーダ１によりブロック選択線ＢＳ１１とＶＧ
選択線ＧＳ１１が活性化され、トランジスタＱＢとＱＧ
がＯＮする。次に、Ｙアドレスが入力され、Ｙデコーダ
６によりＹセレクタのＹ１線が活性化され、トランジス
タＱY1がオンする。また、Ｙデコーダ６はＥＮ１線を活
性化し、トランジスタＱE1がオンする。ここで、トラン
ジスタＱE1とＱE2は択一的にオンされ、Ｙセレクタ５の
トランジスタＱY1、ＱY2、…、は択一的にオンされ、１
つのブロックＢＬ内のトランジスタＱＢおよびＱＧも択
一的にオンされるようにＣＰＵによって制御される。従
って、このとき、ディジット線Ｄ１から接点Ｅ１、接点
Ｆ１１を結ぶ導電経路が形成される。
【００２０】このとき、さらにＸアドレス信号が図３の
ごとく入力される。このＸアドレスは、センスアンプ１
を制御するφ１、φ２、φ３信号を生成するためのもの
である。
ごとく入力される。このＸアドレスは、センスアンプ１
を制御するφ１、φ２、φ３信号を生成するためのもの
である。
【００２１】この信号生成には、例えば、Ｙデコーダの
ないメモリを使用することが考えられる。すなわち、一
つのＸアドレスにより、一本のワード線が選択されたと
き、ここでは３つのメモリセルが活性化される。そし
て、それらに対応する３本のビット線に現れたデータ
は、センスアンプによって増幅されたのち、各々φ１、
φ２、φ３信号として出力される。
ないメモリを使用することが考えられる。すなわち、一
つのＸアドレスにより、一本のワード線が選択されたと
き、ここでは３つのメモリセルが活性化される。そし
て、それらに対応する３本のビット線に現れたデータ
は、センスアンプによって増幅されたのち、各々φ１、
φ２、φ３信号として出力される。
【００２２】このようなメモリを使用すれば、通常ＮＯ
Ｒ型セル領域８のＸアドレス（Ｄ１、Ｄ２、Ｄ３、Ｄ
４、Ｄ５、Ｄ６、Ｄ７、Ｄ８、Ｄ９）に対応したメモリ
セルのうち、φ１信号を出力するビット線に接続された
メモリセルに（１、１、１、０、０、０、０、０、０）
を、φ２信号を出力するビット線に接続されたメモリセ
ルに（０、０、０、１、１、１、０、０、０）を、φ３
信号を出力するビット線に接続されたメモリセルに
（０、０、０、０、０、０、１、１、１）を記憶させて
おき、ＸアドレスをＡ１から順にＡ９まで入力すること
で図３のような波形図が得られる。従って、このような
メモリを使用すれば、装置製造時における設定により任
意のパルス幅を有するパルス信号を発生できる。
Ｒ型セル領域８のＸアドレス（Ｄ１、Ｄ２、Ｄ３、Ｄ
４、Ｄ５、Ｄ６、Ｄ７、Ｄ８、Ｄ９）に対応したメモリ
セルのうち、φ１信号を出力するビット線に接続された
メモリセルに（１、１、１、０、０、０、０、０、０）
を、φ２信号を出力するビット線に接続されたメモリセ
ルに（０、０、０、１、１、１、０、０、０）を、φ３
信号を出力するビット線に接続されたメモリセルに
（０、０、０、０、０、０、１、１、１）を記憶させて
おき、ＸアドレスをＡ１から順にＡ９まで入力すること
で図３のような波形図が得られる。従って、このような
メモリを使用すれば、装置製造時における設定により任
意のパルス幅を有するパルス信号を発生できる。
【００２３】また、φ１、φ２、φ３信号が変化するに
伴い、電圧変換回路１４は、多値セルのゲートに接続さ
れたＷA 線の電圧を図３の如く変化させる。
伴い、電圧変換回路１４は、多値セルのゲートに接続さ
れたＷA 線の電圧を図３の如く変化させる。
【００２４】従って、多値セルの閾値電圧ＶTMが、図３
に示すＶT0〜ＶT3のいずれかより微少電位αだけ大きい
値に設定されているとき、図３のＷA 線の電位変化、い
わばスキャンすることにより、多値セルに設定された閾
値電圧を検知できる。これは、図４の表に示すように、
閾値電圧ＶTMが、４通りの場合に、各比較器がＤ21、Ｄ
22、Ｄ23線上に出力する信号は、各々の閾値に対応して
１通り、すなわち計４通りしかないからである。信号変
換器１５は、Ｄ21、Ｄ22、Ｄ23線のデータを変換し、図
４に示すデータをＤＡ1 、ＤＡ2 線に出力する。このＤ
Ａ1 、ＤＡ2 線に出力されたデータは、データバスを通
して出力端子１３に出力される。
に示すＶT0〜ＶT3のいずれかより微少電位αだけ大きい
値に設定されているとき、図３のＷA 線の電位変化、い
わばスキャンすることにより、多値セルに設定された閾
値電圧を検知できる。これは、図４の表に示すように、
閾値電圧ＶTMが、４通りの場合に、各比較器がＤ21、Ｄ
22、Ｄ23線上に出力する信号は、各々の閾値に対応して
１通り、すなわち計４通りしかないからである。信号変
換器１５は、Ｄ21、Ｄ22、Ｄ23線のデータを変換し、図
４に示すデータをＤＡ1 、ＤＡ2 線に出力する。このＤ
Ａ1 、ＤＡ2 線に出力されたデータは、データバスを通
して出力端子１３に出力される。
【００２５】以上の実施例において、通常メモリはマス
クＲＯＭとしたが、ＥＰＲＯＭ（電気的に書き込み可能
な記憶装置）、ＥＥＰＲＯＭ（電気的に書き込み、消去
可能な記憶装置）としてもよい。また、多値セルは４値
のデータを記憶しているとしたが、３値以上であれば、
本願発明の目的は達成できる。
クＲＯＭとしたが、ＥＰＲＯＭ（電気的に書き込み可能
な記憶装置）、ＥＥＰＲＯＭ（電気的に書き込み、消去
可能な記憶装置）としてもよい。また、多値セルは４値
のデータを記憶しているとしたが、３値以上であれば、
本願発明の目的は達成できる。
【図１】本発明の実施例を示す半導体記憶装置のブロッ
ク図である。
ク図である。
【図２】本発明の実施例のセンスアンプ部およびメモリ
部の回路図である。
部の回路図である。
【図３】本発明の実施例のセンスアンプ部等の動作を示
すタイミングチャートである。
すタイミングチャートである。
【図４】本発明の信号変換器の信号変換表である。
【図５】従来例のページプリンタのシステム概略図であ
る。
る。
１ ＮＯＲ型多値セル領域 ２ 通常ＮＯＲ型セル領域 ３ Ｘデコーダ１ ４ Ｘデコーダ２ ５ Ｙセレクタ ６ Ｙデコーダ１ ７ Ｘデコーダ３ ８ 通常ＮＯＲ型セル領域 ９ センスアンプ３ １０ センスアンプ１ １１ センスアンプ２ １２ 入力端子 １３ 出力端子 １４ 電圧変換回路 １５ 信号変換器
Claims (2)
- 【請求項１】 多値セルのソース又はドレインの一方に
ソース又はドレインの一方が接続された第１のトランジ
スタと、前記多値セルのソース又はドレインの他方にソ
ース又はドレインの一方が接続された第２のトランジス
タと、通常セルのソース又はドレインの一方にソース又
はドレインの一方が接続され、前記第１のトランジスタ
のソース又はドレインの他方にソース又はドレインの他
方が接続された第３のトランジスタと、前記通常セルの
ソース又はドレインの他方にソース又はドレインの一方
が接続され、前記第２のトランジスタのソース又はドレ
インの他方にソース又はドレインの他方が接続された第
４のトランジスタと、前記第２のトランジスタのソース
又はドレインの前記他方に接続された定電源と、前記第
１のトランジスタのソース又はドレインの前記他方に接
続されたディジット線とを有し、前記多値セルのデータ
を前記ディジット線に読み出す際には前記第１および第
２のトランジスタが活性化されて導通し、前記通常セル
のデータを前記ディジット線に読み出す際には前記第３
および第４のトランジスタが活性化されて導通すること
を特徴とする半導体記憶装置。 - 【請求項２】 第１の多値セルのソース・ドレイン路が
第１のゲート手段を介して第１のディジット線に接続さ
れ、第１の通常セルのソース・ドレイン路が第２のゲー
ト手段を介して前記第１のディジット線に接続された第
１のメモリブロックと、第２の多値セルのソース・ドレ
イン路が第３のゲート手段を介して第２のディジット線
に接続され、第２の通常セルのソース・ドレイン路が第
４のゲート手段を介して前記第２のディジット線に接続
された第２のメモリブロックと、前記第１、第２のディ
ジット線の一方を選択するセレクタとを有し、前記第１
のメモリブロックの前記第１の多値セルのデータを読み
出す場合には、前記第１のゲート手段が前記第１の多値
セルのソース・ドレイン路を前記第１のディジット線に
電気的に接続し、前記セレクタは前記第１のディジット
線を選択して前記第１のディジット線上のデータを出力
し、前記第１のメモリブロックの前記第１の通常セルの
データを読み出す場合には、前記第２のゲート手段が前
記第１の通常セルのソース・ドレイン路を前記第１のデ
ィジット線に電気的に接続し、前記セレクタは前記第１
のディジット線を選択して前記第１のディジット線上の
データを出力し、前記第２のメモリブロックの前記第２
の多値セルのデータを読み出す場合には、前記第３のゲ
ート手段が前記第２の多値セルのソース・ドレイン路を
前記第２のディジット線に電気的に接続し、前記セレク
タは前記第２のディジット線を選択して前記第２のディ
ジット線上のデータを出力し、前記第２のメモリブロッ
クの前記第２の通常セルのデータを読み出す場合には、
前記第４のゲート手段が前記第２の通常セルのソース・
ドレイン路を前記第２のディジット線に電気的に接続
し、前記セレクタは前記第２のディジット線を選択して
前記第２のディジット線上のデータを出力することを特
徴とする半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082196A JP2976871B2 (ja) | 1996-02-07 | 1996-02-07 | 半導体記憶装置 |
| TW086101401A TW374918B (en) | 1996-02-07 | 1997-02-05 | Semiconductor memory device having multilevel memory cell array |
| US08/798,022 US5838610A (en) | 1996-02-07 | 1997-02-06 | Semiconductor memory device having multilevel memory cell array |
| KR1019970003819A KR100232273B1 (ko) | 1996-02-07 | 1997-02-06 | 다층 메모리 셀 어레이를 갖는 반도체 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082196A JP2976871B2 (ja) | 1996-02-07 | 1996-02-07 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213079A JPH09213079A (ja) | 1997-08-15 |
| JP2976871B2 true JP2976871B2 (ja) | 1999-11-10 |
Family
ID=12037712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082196A Expired - Fee Related JP2976871B2 (ja) | 1996-02-07 | 1996-02-07 | 半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5838610A (ja) |
| JP (1) | JP2976871B2 (ja) |
| KR (1) | KR100232273B1 (ja) |
| TW (1) | TW374918B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6857099B1 (en) * | 1996-09-18 | 2005-02-15 | Nippon Steel Corporation | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
| KR100259972B1 (ko) * | 1997-01-21 | 2000-06-15 | 윤종용 | 메모리 셀당 2개 이상의 저장 상태들을 갖는 불휘발성 반도체 메모리 장치 |
| JPH1115773A (ja) * | 1997-06-24 | 1999-01-22 | Matsushita Electron Corp | 半導体集積回路、コンピュータシステム、データ処理装置及びデータ処理方法 |
| KR100332950B1 (ko) * | 1998-04-10 | 2002-08-21 | 삼성전자 주식회사 | 단일비트동작모드와다중비트동작모드를갖는불휘발성반도체메모리장치및그것의기입/독출방법 |
| JP4282197B2 (ja) * | 2000-01-24 | 2009-06-17 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| US6185127B1 (en) * | 2000-01-31 | 2001-02-06 | Summit Microelectronics, Inc. | Selectable analog functions on a configurable device and method employing nonvolatile memory |
| EP1193715A1 (en) * | 2000-09-20 | 2002-04-03 | STMicroelectronics S.r.l. | Nonvolatile memory device, having parts with different access time, reliability and capacity |
| JP2005285190A (ja) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | メモリ |
| JP2006024342A (ja) * | 2004-06-08 | 2006-01-26 | Toshiba Corp | 不揮発性半導体記憶装置、不揮発性半導体記憶装置の書き込み方法、メモリカード及びｉｃカード |
| KR100645050B1 (ko) | 2004-10-21 | 2006-11-10 | 삼성전자주식회사 | 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법 |
| ITVA20070042A1 (it) * | 2007-04-27 | 2008-10-28 | St Microelectronics Srl | Metodo di gestione di un dispositivo di memoria e relativo dispositivo di memoria |
| ITVA20070026A1 (it) * | 2007-03-02 | 2008-09-03 | St Microelectronics Srl | Metodo di gestione di una memoria tri-livello |
| KR101330710B1 (ko) | 2007-11-01 | 2013-11-19 | 삼성전자주식회사 | 플래시 메모리 장치 |
| JP2011123612A (ja) * | 2009-12-09 | 2011-06-23 | Sanyo Electric Co Ltd | メモリ制御装置 |
| US9437273B2 (en) * | 2012-12-26 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0148488B1 (en) * | 1983-12-23 | 1992-03-18 | Hitachi, Ltd. | Semiconductor memory having multiple level storage structure |
| JP2768321B2 (ja) * | 1995-02-28 | 1998-06-25 | 日本電気株式会社 | 半導体記憶装置 |
-
1996
- 1996-02-07 JP JP2082196A patent/JP2976871B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-05 TW TW086101401A patent/TW374918B/zh not_active IP Right Cessation
- 1997-02-06 KR KR1019970003819A patent/KR100232273B1/ko not_active IP Right Cessation
- 1997-02-06 US US08/798,022 patent/US5838610A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW374918B (en) | 1999-11-21 |
| US5838610A (en) | 1998-11-17 |
| JPH09213079A (ja) | 1997-08-15 |
| KR970063252A (ko) | 1997-09-12 |
| KR100232273B1 (ko) | 1999-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976871B2 (ja) | 半導体記憶装置 | |
| JP3703951B2 (ja) | 不揮発性半導体メモリ装置 | |
| KR101180529B1 (ko) | 고체 상태 메모리에서의 개략적 및 미세한 프로그래밍 | |
| US6836431B2 (en) | Method of programming/reading multi-level flash memory using sensing circuit | |
| US6775185B2 (en) | Nonvolatile semiconductor memory | |
| TWI390539B (zh) | 在固態記憶體裝置中的記憶體單元之類比感測 | |
| US4415992A (en) | Memory system having memory cells capable of storing more than two states | |
| CN101689134B (zh) | 以每单元不同位对存储器进行编程 | |
| US4905197A (en) | Semiconductor memory having circuitry for discharging a digit line before verifying operation | |
| JP4105976B2 (ja) | メモリ装置におけるプリチャージレベルを制御するシステム | |
| US5406508A (en) | Content addressable memory and method of use thereof | |
| US9536582B2 (en) | Enable/disable of memory chunks during memory access | |
| JP4259922B2 (ja) | 半導体記憶装置 | |
| JP3204119B2 (ja) | 不揮発性半導体メモリおよびそのデータ書込方法 | |
| US9947404B1 (en) | Resistive memory apparatus, selective write circuit therefor, and operation method thereof | |
| KR100333796B1 (ko) | 다비트의 데이타를 기억하는 불휘발성 반도체 기억 장치 | |
| US20170293437A1 (en) | Last written page indicator | |
| KR970051351A (ko) | 다중값 정보를 기록할 수 있는 비휘발성 반도체 메모리 | |
| US6700812B2 (en) | Nonvolatile ferroelectric memory device and method for driving the same | |
| WO2022082796A1 (zh) | 一种存储器及数据迁移方法 | |
| US6104636A (en) | Semiconductor memory which can store two or more bits of data in each memory cell | |
| US6414900B1 (en) | Memory device and method for handling out of range addresses | |
| US5894443A (en) | Static semiconductor memory device capable of reducing precharging power dissipation | |
| US11495304B2 (en) | Memory device and control method thereof for fast read | |
| WO2023287061A1 (ko) | Nand 플래시 메모리와 sram이 융합된 nas 메모리 셀 및 이를 이용한 nas 메모리 어레이 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |