JP2973578B2 - ビット演算処理装置 - Google Patents
ビット演算処理装置Info
- Publication number
- JP2973578B2 JP2973578B2 JP3114665A JP11466591A JP2973578B2 JP 2973578 B2 JP2973578 B2 JP 2973578B2 JP 3114665 A JP3114665 A JP 3114665A JP 11466591 A JP11466591 A JP 11466591A JP 2973578 B2 JP2973578 B2 JP 2973578B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- program
- bit
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Programmable Controllers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ラダー・プログラムを
実行するプログラマブル・コントローラに設けられるビ
ット演算処理装置に関し、詳しくは、ビット演算処理を
高速化してスキャン・タイムを向上するように改善する
ものである。
実行するプログラマブル・コントローラに設けられるビ
ット演算処理装置に関し、詳しくは、ビット演算処理を
高速化してスキャン・タイムを向上するように改善する
ものである。
【０００２】
【従来の技術】ファクトリー・オートメーション関連の
制御分野においては、きめ細かい制御、タクト・タイム
の短縮等が要求され、プログラマブル・コントローラの
動作速度の高速化が進んでいる。特に、プログラマブル
・コントローラに設けられ、コンパイルされたラダー・
プログラムについてビット演算処理を実行するビット演
算処理装置の処理速度は、処理ビット幅の拡張、クロッ
ク周波数の増加、高速メモリの採用、ＡＳＩＣ技術の利
用等により、着実に進歩してきている。
制御分野においては、きめ細かい制御、タクト・タイム
の短縮等が要求され、プログラマブル・コントローラの
動作速度の高速化が進んでいる。特に、プログラマブル
・コントローラに設けられ、コンパイルされたラダー・
プログラムについてビット演算処理を実行するビット演
算処理装置の処理速度は、処理ビット幅の拡張、クロッ
ク周波数の増加、高速メモリの採用、ＡＳＩＣ技術の利
用等により、着実に進歩してきている。
【０００３】プログラマブル・コントローラで処理され
る一般的なラダー・プログラムは、例えば図５のような
ものである。このようなラダー・プログラムは、通常、
プログラマブル・コントローラ内に設置されるビット演
算処理装置で実行される。実際には、ラダー・プログラ
ムはコンパイルされ、図６のようなニーモニック表現さ
れた後、ビット演算処理される。また、この中の１個の
プログラム命令につき、その命令コードは図７のように
構成される。即ち、図６における１行のプログラム命令
につき１ワード（１６ビット）で構成され、ＯＰコー
ド、オプション・コードＩ、ビット・フィールドＡから
構成される。オプション・コードＩには、“ＡＮＤ”命
令、“ＯＲ”命令等がコードとして設定され、ビット・
フィールドＡには、データＲＡＭ等に格納され処理に必
要なリレー・データ（入出力接点データ）１個を読み出
すためのアドレスが設定される。
る一般的なラダー・プログラムは、例えば図５のような
ものである。このようなラダー・プログラムは、通常、
プログラマブル・コントローラ内に設置されるビット演
算処理装置で実行される。実際には、ラダー・プログラ
ムはコンパイルされ、図６のようなニーモニック表現さ
れた後、ビット演算処理される。また、この中の１個の
プログラム命令につき、その命令コードは図７のように
構成される。即ち、図６における１行のプログラム命令
につき１ワード（１６ビット）で構成され、ＯＰコー
ド、オプション・コードＩ、ビット・フィールドＡから
構成される。オプション・コードＩには、“ＡＮＤ”命
令、“ＯＲ”命令等がコードとして設定され、ビット・
フィールドＡには、データＲＡＭ等に格納され処理に必
要なリレー・データ（入出力接点データ）１個を読み出
すためのアドレスが設定される。
【０００４】
【発明が解決しようとする課題】従来の装置において
は、例えば、図６のようなプログラム命令列は、ステッ
プ数は計１６ステップ、処理速度は計１９クロック（Ｏ
ＵＴ命令は２クロック速度、それ以外の命令は１クロッ
ク速度）であり、最近、種々のデバイスは進歩してきて
いるが、装置全体の処理速度は、結局、プログラム命令
列処理の際のリレー・データ、プログラム命令列等を格
納するメモリのリード／ライト・サイクルの速度により
制限されることになる。メモリには、きわめて高速なも
のも存在するが、価格が高い、消費電流が多い（プログ
ラマブル・コントローラでは、通常、電池バック・アッ
プが必要）等のため、プログラマブル・コントローラ
に、このような高速メモリを用いるのは現実的ではな
い。
は、例えば、図６のようなプログラム命令列は、ステッ
プ数は計１６ステップ、処理速度は計１９クロック（Ｏ
ＵＴ命令は２クロック速度、それ以外の命令は１クロッ
ク速度）であり、最近、種々のデバイスは進歩してきて
いるが、装置全体の処理速度は、結局、プログラム命令
列処理の際のリレー・データ、プログラム命令列等を格
納するメモリのリード／ライト・サイクルの速度により
制限されることになる。メモリには、きわめて高速なも
のも存在するが、価格が高い、消費電流が多い（プログ
ラマブル・コントローラでは、通常、電池バック・アッ
プが必要）等のため、プログラマブル・コントローラ
に、このような高速メモリを用いるのは現実的ではな
い。
【０００５】本発明は、このような問題を解決すること
を課題とし、ビット演算を短縮化し、高速なビット演算
処理装置を実現することを目的とする。
を課題とし、ビット演算を短縮化し、高速なビット演算
処理装置を実現することを目的とする。
【０００６】
【課題を解決するための手段】以上の課題を解決した本
発明は、ラダー・プログラムをコンパイルし、そのコン
パイル結果についてビット演算処理をするビット演算処
理装置において、使用頻度の高い複数のリレー・データ
を一度に読み込むようにプログラム命令に対応する命令
コード内のビット・フィールドにそのアドレス情報を設
定するとともに既に読み込まれている前記リレー・デー
タを使用する複数のプログラム命令を１個のプログラム
命令に圧縮するコンパイル手段と、前記リレー・データ
を格納するデータ・レジスタ・アレイと、前記データ・
レジスタ・アレイに格納された前記リレー・データを選
択出力するマルチプレクサ群と、前記プログラム命令及
び前記マルチプレクサ群で選択されたリレー・データに
従ってビット演算を行う演算部と、前記プログラム命令
を読み出し前記マルチプレクサ及び前記演算部を制御す
るコントローラとを備えるビット演算処理装置である。
発明は、ラダー・プログラムをコンパイルし、そのコン
パイル結果についてビット演算処理をするビット演算処
理装置において、使用頻度の高い複数のリレー・データ
を一度に読み込むようにプログラム命令に対応する命令
コード内のビット・フィールドにそのアドレス情報を設
定するとともに既に読み込まれている前記リレー・デー
タを使用する複数のプログラム命令を１個のプログラム
命令に圧縮するコンパイル手段と、前記リレー・データ
を格納するデータ・レジスタ・アレイと、前記データ・
レジスタ・アレイに格納された前記リレー・データを選
択出力するマルチプレクサ群と、前記プログラム命令及
び前記マルチプレクサ群で選択されたリレー・データに
従ってビット演算を行う演算部と、前記プログラム命令
を読み出し前記マルチプレクサ及び前記演算部を制御す
るコントローラとを備えるビット演算処理装置である。
【０００７】
【作用】本発明のビット演算処理装置は、コンパイル時
に使用頻度の高い複数のリレー・データを一度に読み込
むようにプログラム命令に対応する命令コード内のビッ
ト・フィールドにそのアドレス情報を設定し、既に読み
込まれているリレー・データを使用する複数のプログラ
ム命令を１個のプログラム命令に圧縮し、プログラム実
行時は、データ・レジスタ・アレイに格納されているリ
レー・データを選択出力してプログラム命令に従ってビ
ット演算を行う。
に使用頻度の高い複数のリレー・データを一度に読み込
むようにプログラム命令に対応する命令コード内のビッ
ト・フィールドにそのアドレス情報を設定し、既に読み
込まれているリレー・データを使用する複数のプログラ
ム命令を１個のプログラム命令に圧縮し、プログラム実
行時は、データ・レジスタ・アレイに格納されているリ
レー・データを選択出力してプログラム命令に従ってビ
ット演算を行う。
【０００８】
【実施例】本発明を実施したビット演算処理装置につい
て、図面を用いて説明する。本発明では、ラダー・プロ
グラムのコンパイル時に、使用頻度の高いリレー・デー
タを用いる複数のプログラム命令を１個のプログラム命
令に圧縮するようにコンパイルする。具体的には、図５
に示したようなラダー・プログラムをコンパイルする
際、図２のようなプログラム命令列にコンパイルする。
例えば、通常形式のプログラム命令“ＬＤ Ｙ１０”，
“ＡＮＤ Ｘ１０”等の他に、第５行目のプログラム命
令“ＭＵＬ （ＡＮＤ Ｉ０２）（ＬＤ Ｙ０１）（Ａ
ＮＤ Ｘ０３）（ＯＲＬＤ ）（ＡＮＤ Ｉ０４）”及
び第７行目のプログラム命令“ＭＵＬ （ＬＤ Ｘ０
１）（ＯＲ Ｉ０６）（ＯＲ Ｉ０７）（ＯＲ Ｉ０
８）（ＯＲ Ｉ０９）”のような圧縮命令を設定する。
尚、圧縮命令を表わすニーモニックとして、ここで、新
たな命令コード“ＭＵＬ”を定義する。
て、図面を用いて説明する。本発明では、ラダー・プロ
グラムのコンパイル時に、使用頻度の高いリレー・デー
タを用いる複数のプログラム命令を１個のプログラム命
令に圧縮するようにコンパイルする。具体的には、図５
に示したようなラダー・プログラムをコンパイルする
際、図２のようなプログラム命令列にコンパイルする。
例えば、通常形式のプログラム命令“ＬＤ Ｙ１０”，
“ＡＮＤ Ｘ１０”等の他に、第５行目のプログラム命
令“ＭＵＬ （ＡＮＤ Ｉ０２）（ＬＤ Ｙ０１）（Ａ
ＮＤ Ｘ０３）（ＯＲＬＤ ）（ＡＮＤ Ｉ０４）”及
び第７行目のプログラム命令“ＭＵＬ （ＬＤ Ｘ０
１）（ＯＲ Ｉ０６）（ＯＲ Ｉ０７）（ＯＲ Ｉ０
８）（ＯＲ Ｉ０９）”のような圧縮命令を設定する。
尚、圧縮命令を表わすニーモニックとして、ここで、新
たな命令コード“ＭＵＬ”を定義する。
【０００９】このため、本発明では図３に示すように、
通常の命令コードについては次のように改善する。即
ち、命令コード内のビット・フィールドＡ´をデータＲ
ＡＭに格納される複数のリレー・データを読み出すため
のアドレス設定領域とし、また、オプション・コードＩ
内にデスティネーション・アドレスＤ（例えば２ビット
ｄ１，ｄ２）を設定し、このデスティネーション・アド
レスＤを読み出した複数のリレー・データを後述するデ
ータ・レジスタ・アレイに格納するための格納先アドレ
スとする。例えば、図２の第１行目のプログラム命令
“ＬＤ Ｙ１０”、第２行目のプログラム命令“ＡＮＤ
Ｘ１０”等のプログラム命令を実行すると、ビット・
フィールドＡ´に設定したアドレス情報により、複数個
のリレー・データ（プログラム命令“ＬＤ Ｙ１０”に
よりデータＲＡＭのアドレスＹ１〜Ｙ１６に格納される
リレー・データ、プログラム命令“ＡＮＤ Ｘ１０”に
よりデータＲＡＭのアドレスＸ１〜Ｘ１６に格納される
リレー・データ等）をデータＲＡＭから一度に読み出
す。そして、読み出したリレー・データをオプション・
コードＩ内に設定したデスティネーション・アドレスＤ
（ｄ１，ｄ２）に従って後述するデータ・レジスタ・ア
レイに格納する。更に、第１行目のプログラム命令“Ｌ
Ｄ Ｙ１０”であれば、ビット・フィールドＡ´内に指
定されるビット・アドレスＹ１０により、データ・レジ
スタ・アレイからビット情報Ｙ１０を選択し、オプショ
ン・コードＩ内の命令“ＬＤ”に対応するコードに従っ
てビット演算を実行する。そして、第２行目のプログラ
ム命令“ＡＮＤ Ｘ１０”であれば、ビット・フィール
ドＡ´内に指定されるビット・アドレスＸ１０により、
データ・レジスタ・アレイからビット情報Ｘ１０を選択
し、オプション・コードＩ内の命令“ＡＮＤ”に対応す
るコードに従ってビット演算を実行する。このようにし
て、プログラム命令が実行される。
通常の命令コードについては次のように改善する。即
ち、命令コード内のビット・フィールドＡ´をデータＲ
ＡＭに格納される複数のリレー・データを読み出すため
のアドレス設定領域とし、また、オプション・コードＩ
内にデスティネーション・アドレスＤ（例えば２ビット
ｄ１，ｄ２）を設定し、このデスティネーション・アド
レスＤを読み出した複数のリレー・データを後述するデ
ータ・レジスタ・アレイに格納するための格納先アドレ
スとする。例えば、図２の第１行目のプログラム命令
“ＬＤ Ｙ１０”、第２行目のプログラム命令“ＡＮＤ
Ｘ１０”等のプログラム命令を実行すると、ビット・
フィールドＡ´に設定したアドレス情報により、複数個
のリレー・データ（プログラム命令“ＬＤ Ｙ１０”に
よりデータＲＡＭのアドレスＹ１〜Ｙ１６に格納される
リレー・データ、プログラム命令“ＡＮＤ Ｘ１０”に
よりデータＲＡＭのアドレスＸ１〜Ｘ１６に格納される
リレー・データ等）をデータＲＡＭから一度に読み出
す。そして、読み出したリレー・データをオプション・
コードＩ内に設定したデスティネーション・アドレスＤ
（ｄ１，ｄ２）に従って後述するデータ・レジスタ・ア
レイに格納する。更に、第１行目のプログラム命令“Ｌ
Ｄ Ｙ１０”であれば、ビット・フィールドＡ´内に指
定されるビット・アドレスＹ１０により、データ・レジ
スタ・アレイからビット情報Ｙ１０を選択し、オプショ
ン・コードＩ内の命令“ＬＤ”に対応するコードに従っ
てビット演算を実行する。そして、第２行目のプログラ
ム命令“ＡＮＤ Ｘ１０”であれば、ビット・フィール
ドＡ´内に指定されるビット・アドレスＸ１０により、
データ・レジスタ・アレイからビット情報Ｘ１０を選択
し、オプション・コードＩ内の命令“ＡＮＤ”に対応す
るコードに従ってビット演算を実行する。このようにし
て、プログラム命令が実行される。
【００１０】また、図２の第５行目の圧縮命令“ＭＵＬ
（ＡＮＤ Ｉ０２）（ＬＤ Ｙ０１）（ＡＮＤ Ｘ０
３）（ＯＲＬＤ ）（ＡＮＤ Ｉ０４）”は、図４に示
すような複数ワード（この例では３ワード）の命令コー
ドにより構成される。この命令コードにおいては、ＯＰ
コード、オプション・コードの次にこの“ＭＵＬ”命令
内の第１命令“ＡＮＤ Ｉ０２”、第２命令“ＬＤ Ｙ
０１”、第３命令“ＡＮＤ Ｘ０３”、第４命令“ＯＲ
ＬＤ”、第５命令“ＡＮＤ Ｉ０４”が設定される。第
１命令“ＡＮＤ Ｉ０２”については、レジスタ・アド
レスｒａにてデータ・レジスタ・アレイを指定し、ビッ
ト・アドレスＩ０２によりこのデータ・レジスタ・アレ
イに既に格納されているリレー・データ（ビット情報Ｉ
０２）を指定する。そして、ＯＰコード内に設定されて
いる命令コード“ＡＮＤ”に従ってビット演算を実行す
る。第２命令“ＬＤ Ｙ０１”も同様に、レジスタ・ア
ドレスｒａによりデータ・レジスタ・アレイを指定し、
ビット・アドレスＹ０１によりビット情報Ｙ０１が指定
され、“ＬＤ”命令が実行される。第３命令“ＡＮＤ
Ｉ０２”も同様に処理される。第４命令“ＯＲＬＤ”は
単なる接続情報である。第５命令“ＡＮＤ Ｉ０４”も
同様に処理される。即ち、圧縮命令“ＭＵＬ”を実行す
る際には、この命令“ＭＵＬ”内に設定される各プログ
ラム命令にて用いるリレー・データは既にデータ・レジ
スタ・アレイに格納されており、データ・レジスタ・ア
レイから必要なビット情報を選択して処理をする。
（ＡＮＤ Ｉ０２）（ＬＤ Ｙ０１）（ＡＮＤ Ｘ０
３）（ＯＲＬＤ ）（ＡＮＤ Ｉ０４）”は、図４に示
すような複数ワード（この例では３ワード）の命令コー
ドにより構成される。この命令コードにおいては、ＯＰ
コード、オプション・コードの次にこの“ＭＵＬ”命令
内の第１命令“ＡＮＤ Ｉ０２”、第２命令“ＬＤ Ｙ
０１”、第３命令“ＡＮＤ Ｘ０３”、第４命令“ＯＲ
ＬＤ”、第５命令“ＡＮＤ Ｉ０４”が設定される。第
１命令“ＡＮＤ Ｉ０２”については、レジスタ・アド
レスｒａにてデータ・レジスタ・アレイを指定し、ビッ
ト・アドレスＩ０２によりこのデータ・レジスタ・アレ
イに既に格納されているリレー・データ（ビット情報Ｉ
０２）を指定する。そして、ＯＰコード内に設定されて
いる命令コード“ＡＮＤ”に従ってビット演算を実行す
る。第２命令“ＬＤ Ｙ０１”も同様に、レジスタ・ア
ドレスｒａによりデータ・レジスタ・アレイを指定し、
ビット・アドレスＹ０１によりビット情報Ｙ０１が指定
され、“ＬＤ”命令が実行される。第３命令“ＡＮＤ
Ｉ０２”も同様に処理される。第４命令“ＯＲＬＤ”は
単なる接続情報である。第５命令“ＡＮＤ Ｉ０４”も
同様に処理される。即ち、圧縮命令“ＭＵＬ”を実行す
る際には、この命令“ＭＵＬ”内に設定される各プログ
ラム命令にて用いるリレー・データは既にデータ・レジ
スタ・アレイに格納されており、データ・レジスタ・ア
レイから必要なビット情報を選択して処理をする。
【００１１】以下のプログラム命令も同様にして処理さ
れる。このように、圧縮命令“ＭＵＬ”（第５行目のプ
ログラム命令）の実行時は、必要なリレー・データＩ１
〜Ｉ１６，Ｙ０１〜Ｙ１６，Ｘ１〜Ｘ１６は既にデータ
・レジスタ・アレイに格納されているため、このデータ
・レジスタ・アレイから必要なビット情報を選択出力し
てそれぞれの命令を実行すればよく、データＲＡＭから
リレー・データを命令実行の都度読み出して処理する必
要はない。
れる。このように、圧縮命令“ＭＵＬ”（第５行目のプ
ログラム命令）の実行時は、必要なリレー・データＩ１
〜Ｉ１６，Ｙ０１〜Ｙ１６，Ｘ１〜Ｘ１６は既にデータ
・レジスタ・アレイに格納されているため、このデータ
・レジスタ・アレイから必要なビット情報を選択出力し
てそれぞれの命令を実行すればよく、データＲＡＭから
リレー・データを命令実行の都度読み出して処理する必
要はない。
【００１２】次に、以上のようなプログラム命令を処理
するためのハードウェア構成を図１に示し、説明する。
図１において、本発明のビット演算処理装置は、リレー
・データを記憶するデータＲＡＭｍから外部データ・バ
スＤＢを介して複数のリレー・データを格納するデータ
・レジスタ・アレイ１、このデータ・レジスタ・アレイ
１に格納されたリレー・データ（ビット・データ）を選
択出力するマルチプレクサ21，22，…，2(n-1)，2nより
なるマルチプレクサ群２、このマルチプレクサ群２から
出力されたビット・データを演算処理する演算部ＡＬＵ
３、ラダー・プログラムを上記のような圧縮命令を含む
プログラム命令列に変換するコンパイル手段４、プログ
ラム命令列からの命令コードを一旦格納する命令レジス
タ５、命令レジスタ５から命令コードを受けパイプライ
ン・レジスタｐｒを介してマルチプレクサ群２及びＡＬ
Ｕ３を制御するコントローラ６、ＡＬＵ３のビット演算
処理を補助するスタック７，ＡＣＣ８から構成される。
するためのハードウェア構成を図１に示し、説明する。
図１において、本発明のビット演算処理装置は、リレー
・データを記憶するデータＲＡＭｍから外部データ・バ
スＤＢを介して複数のリレー・データを格納するデータ
・レジスタ・アレイ１、このデータ・レジスタ・アレイ
１に格納されたリレー・データ（ビット・データ）を選
択出力するマルチプレクサ21，22，…，2(n-1)，2nより
なるマルチプレクサ群２、このマルチプレクサ群２から
出力されたビット・データを演算処理する演算部ＡＬＵ
３、ラダー・プログラムを上記のような圧縮命令を含む
プログラム命令列に変換するコンパイル手段４、プログ
ラム命令列からの命令コードを一旦格納する命令レジス
タ５、命令レジスタ５から命令コードを受けパイプライ
ン・レジスタｐｒを介してマルチプレクサ群２及びＡＬ
Ｕ３を制御するコントローラ６、ＡＬＵ３のビット演算
処理を補助するスタック７，ＡＣＣ８から構成される。
【００１３】このように構成された本発明装置の動作を
次に説明する。実行するラダー・プログラムは図５に示
したものとし、コンパイル手段４のコンパイル結果は図
２に示したプログラム命令列とする。はじめに、命令
“ＬＤ Ｙ１０”を読み出すと、命令レジスタ５に図３
に示すような命令コードが設定される。この命令コード
内のビット・フィールドのアドレスＡ´によりデータＲ
ＡＭｍからリレー・データＹ１〜Ｙ１６が読み出され、
命令コード内のオプション・コードに設定されるデステ
ィネーション・アドレスＤ（ｄ１，ｄ２）により、デー
タ・レジスタ・アレイ１の指定位置に格納される。 そ
して、コントローラ６によりマルチプレクサ群２が制御
され、ビット・フィールドの指定により、データ・レジ
スタ・アレイ１からビット・データＹ１０がマルチプレ
クサ群２を介してＡＬＵ３に選択出力され、オプション
・コード内にある命令コード“ＬＤ”に従い、この命令
を実行する。続く命令“ＡＮＤ Ｘ１０”を実行する際
も同様にして、命令コード内のデスティネーション・ア
ドレスＤ及びビット・フィールドＡ´に従ってリレー・
データＸ１〜Ｘ１６がＲＡＭｍから読み出されてデータ
・レジスタ・アレイ１に格納される。そして、コントロ
ーラ６の制御によりマルチプレクサ群２から対応するビ
ット・データＸ１０がＡＬＵ３に与えられ、スタック
７、ＡＣＣ８とともに“ＡＮＤ”命令がＡＬＵ３にて実
行される。次の命令は、出力命令“ＯＵＴ Ｙ０１”で
あるので、ＡＬＵ３から演算結果Ｙ０１が出力される。
次に説明する。実行するラダー・プログラムは図５に示
したものとし、コンパイル手段４のコンパイル結果は図
２に示したプログラム命令列とする。はじめに、命令
“ＬＤ Ｙ１０”を読み出すと、命令レジスタ５に図３
に示すような命令コードが設定される。この命令コード
内のビット・フィールドのアドレスＡ´によりデータＲ
ＡＭｍからリレー・データＹ１〜Ｙ１６が読み出され、
命令コード内のオプション・コードに設定されるデステ
ィネーション・アドレスＤ（ｄ１，ｄ２）により、デー
タ・レジスタ・アレイ１の指定位置に格納される。 そ
して、コントローラ６によりマルチプレクサ群２が制御
され、ビット・フィールドの指定により、データ・レジ
スタ・アレイ１からビット・データＹ１０がマルチプレ
クサ群２を介してＡＬＵ３に選択出力され、オプション
・コード内にある命令コード“ＬＤ”に従い、この命令
を実行する。続く命令“ＡＮＤ Ｘ１０”を実行する際
も同様にして、命令コード内のデスティネーション・ア
ドレスＤ及びビット・フィールドＡ´に従ってリレー・
データＸ１〜Ｘ１６がＲＡＭｍから読み出されてデータ
・レジスタ・アレイ１に格納される。そして、コントロ
ーラ６の制御によりマルチプレクサ群２から対応するビ
ット・データＸ１０がＡＬＵ３に与えられ、スタック
７、ＡＣＣ８とともに“ＡＮＤ”命令がＡＬＵ３にて実
行される。次の命令は、出力命令“ＯＵＴ Ｙ０１”で
あるので、ＡＬＵ３から演算結果Ｙ０１が出力される。
【００１４】さて、次に読み出される圧縮命令“ＭＵＬ
（ＡＮＤ Ｉ０２）（ＬＤ Ｙ０１）（ＡＮＤ Ｘ０
３）（ＯＲＬＤ ）（ＡＮＤ Ｉ０４）”は、図４に示
すような複数ワード（この例では３ワード構成）の命令
コードである。この命令コードは１ワードずつ命令レジ
スタ５に格納されるが、ＯＰコード、オプション・コー
ドにより、当該命令が圧縮命令であることと何ワード構
成かを指定される。第１命令“ＡＮＤ Ｉ０２”実行の
際は、コントローラ６の制御により、レジスタ・アドレ
スｒａにてデータ・レジスタ・アレイ１が指定されると
ともに、ビット・アドレスＩ０２にて既に格納済みのビ
ット・データＩ０２がマルチプレクサ群２で選択され、
ＡＬＵ３に与えられてビット演算処理される。第２命令
“ＬＤ Ｙ０１”も同様に、レジスタ・アドレスｒａに
よりデータ・レジスタ・アレイ１のビット情報Ｙ０１が
選択出力され、ＡＬＵ３に与えられてビット演算処理が
なされる。第３命令“ＡＮＤ Ｉ０２”実行の際は図４
の第２ワードが命令レジスタ５に設定され、その処理は
同様であり、第４命令“ＯＲＬＤ”は単なる接続情報、
第５命令“ＡＮＤ Ｉ０４”も同様のビット演算処理が
実行される。
（ＡＮＤ Ｉ０２）（ＬＤ Ｙ０１）（ＡＮＤ Ｘ０
３）（ＯＲＬＤ ）（ＡＮＤ Ｉ０４）”は、図４に示
すような複数ワード（この例では３ワード構成）の命令
コードである。この命令コードは１ワードずつ命令レジ
スタ５に格納されるが、ＯＰコード、オプション・コー
ドにより、当該命令が圧縮命令であることと何ワード構
成かを指定される。第１命令“ＡＮＤ Ｉ０２”実行の
際は、コントローラ６の制御により、レジスタ・アドレ
スｒａにてデータ・レジスタ・アレイ１が指定されると
ともに、ビット・アドレスＩ０２にて既に格納済みのビ
ット・データＩ０２がマルチプレクサ群２で選択され、
ＡＬＵ３に与えられてビット演算処理される。第２命令
“ＬＤ Ｙ０１”も同様に、レジスタ・アドレスｒａに
よりデータ・レジスタ・アレイ１のビット情報Ｙ０１が
選択出力され、ＡＬＵ３に与えられてビット演算処理が
なされる。第３命令“ＡＮＤ Ｉ０２”実行の際は図４
の第２ワードが命令レジスタ５に設定され、その処理は
同様であり、第４命令“ＯＲＬＤ”は単なる接続情報、
第５命令“ＡＮＤ Ｉ０４”も同様のビット演算処理が
実行される。
【００１５】以下、同様の処理が繰り返されてプログラ
ム命令列が実行される。この結果、図２のプログラム列
のステップ数は１０、処理速度（クロック数）は１３と
なり、従来に比べて処理速度が格段に向上する。
ム命令列が実行される。この結果、図２のプログラム列
のステップ数は１０、処理速度（クロック数）は１３と
なり、従来に比べて処理速度が格段に向上する。
【００１６】このように、従来は１命令毎にデータＲＡ
Ｍｍからリレー・データが読み出されて逐次演算処理が
なされていたが、本発明装置によれば、よく使用される
頻度の高い一連のリレー・データは処理の初期段階でデ
ータ・レジスタ・アレイ１に格納され、このデータ・レ
ジスタ・アレイ１から読み出されてビット演算されるた
め、データＲＡＭｍから逐次ビット情報を読み出すこと
はなく、その分、高速にビット情報を得ることができ
る。
Ｍｍからリレー・データが読み出されて逐次演算処理が
なされていたが、本発明装置によれば、よく使用される
頻度の高い一連のリレー・データは処理の初期段階でデ
ータ・レジスタ・アレイ１に格納され、このデータ・レ
ジスタ・アレイ１から読み出されてビット演算されるた
め、データＲＡＭｍから逐次ビット情報を読み出すこと
はなく、その分、高速にビット情報を得ることができ
る。
【００１７】
【発明の効果】以上述べたように、本発明のビット演算
処理装置によれば、使用する頻度の高い一連のリレー・
データを一度にデータ・レジスタ・アレイに取り込み、
更に複数命令を一つにまとめた圧縮命令により、このデ
ータ・レジスタ・アレイを直接読み出してビット演算処
理を行うので、メモリ・アクセスを最少限にすることで
処理速度を高速化できるとともに、命令メモリのサイズ
も小さくでき、安価なメモリを用いて装置を構成するこ
とにより、コスト低減を図ることができる。
処理装置によれば、使用する頻度の高い一連のリレー・
データを一度にデータ・レジスタ・アレイに取り込み、
更に複数命令を一つにまとめた圧縮命令により、このデ
ータ・レジスタ・アレイを直接読み出してビット演算処
理を行うので、メモリ・アクセスを最少限にすることで
処理速度を高速化できるとともに、命令メモリのサイズ
も小さくでき、安価なメモリを用いて装置を構成するこ
とにより、コスト低減を図ることができる。
【図１】本発明を実施したビット演算処理装置の構成ブ
ロック図である。
ロック図である。
【図２】本発明装置が実行するラダー・プログラムの圧
縮表現によるニーモニックを表わす図である。
縮表現によるニーモニックを表わす図である。
【図３】本発明装置にて使用される命令コードを表わす
図である。
図である。
【図４】本発明装置にて使用される複数命令を含む命令
コードを表わす図である。
コードを表わす図である。
【図５】本発明が対象とするラダー・プログラムの例で
ある。
ある。
【図６】図５に示したラダー・プログラムをコンパイル
した際のニーモックを表わす図である。
した際のニーモックを表わす図である。
【図７】従来の装置で用いられる命令コードを表わす図
である。
である。
１ データ・レジスタ・アレイ ２ マルチプレクサ群 21，22，2(n-1)，2n マルチプレクサ ３ 演算部ＡＬＵ ４ コンパイル手段 ５ 命令レジスタ ６ コントローラ ７ スタック ８ ＡＣＣ ｍ ＲＡＭ ＤＢ 外部データ・バス ｐｒ パイプライン・レジスタ
Claims (1)
- 【請求項１】 ラダー・プログラムをコンパイルし、そ
のコンパイル結果についてビット演算処理をするビット
演算処理装置において、使用頻度の高い複数のリレー・
データを一度に読み込むようにプログラム命令に対応す
る命令コード内のビット・フィールドにそのアドレス情
報を設定するとともに既に読み込まれている前記リレー
・データを使用する複数のプログラム命令を１個のプロ
グラム命令に圧縮するコンパイル手段と、前記リレー・
データを格納するデータ・レジスタ・アレイと、前記デ
ータ・レジスタ・アレイに格納された前記リレー・デー
タを選択出力するマルチプレクサ群と、前記プログラム
命令及び前記マルチプレクサ群で選択されたリレー・デ
ータに従ってビット演算を行う演算部と、前記プログラ
ム命令を読み出し前記マルチプレクサ及び前記演算部を
制御するコントローラとを備えるビット演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3114665A JP2973578B2 (ja) | 1991-05-20 | 1991-05-20 | ビット演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3114665A JP2973578B2 (ja) | 1991-05-20 | 1991-05-20 | ビット演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04343105A JPH04343105A (ja) | 1992-11-30 |
| JP2973578B2 true JP2973578B2 (ja) | 1999-11-08 |
Family
ID=14643522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3114665A Expired - Fee Related JP2973578B2 (ja) | 1991-05-20 | 1991-05-20 | ビット演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973578B2 (ja) |
-
1991
- 1991-05-20 JP JP3114665A patent/JP2973578B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04343105A (ja) | 1992-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4388682A (en) | Microprogrammable instruction translator | |
| JP2973578B2 (ja) | ビット演算処理装置 | |
| JPH0363092B2 (ja) | ||
| JP2563557Y2 (ja) | ビット演算処理装置 | |
| US5819081A (en) | Method of executing a branch instruction of jumping to a subroutine in a pipeline control system | |
| JP2764024B2 (ja) | 記憶装置のテーブル索引方法及び索引装置 | |
| US20020156964A1 (en) | Reduction of bank switching instructions in main memory of data processing apparatus having main memory and plural memory | |
| JPS6047612B2 (ja) | マイクロ命令出力制御方式 | |
| JP3164690B2 (ja) | アドレス制御装置 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPH0713758A (ja) | 命令デコード方法 | |
| JP2000347890A (ja) | 半導体装置のテストパタン生成方法およびテストパタン生成装置 | |
| RU2020559C1 (ru) | Устройство микропрограммного управления | |
| JPS6086625A (ja) | デ−タ処理装置 | |
| JPH0353321A (ja) | 情報処理装置 | |
| JPH02217923A (ja) | データ処理装置 | |
| JPH0328905A (ja) | プログラマブルコントローラの入出力転送方法 | |
| JPH09288506A (ja) | プログラム可能なシーケンス制御回路 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH03111935A (ja) | マイクロプログラム制御装置 | |
| JPH01169607A (ja) | プログラマブルコントローラ | |
| JPH02245826A (ja) | 命令制御装置 | |
| JPH0531170B2 (ja) | ||
| JPS63228332A (ja) | 命令実行制御方式 | |
| JPS62295138A (ja) | アドレス生成方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |