JP2972776B2

JP2972776B2 - 記録装置

Info

Publication number: JP2972776B2
Application number: JP2312608A
Authority: JP
Inventors: 晴喜木下; 政芳藍原; 俊彦南日; 政則寺崎; 勝巳村野; 鐵也中村; 広高福山
Original assignee: Toshiba Corp; Toshiba TEC Corp
Current assignee: Toshiba Corp; Toshiba TEC Corp
Priority date: 1990-11-20
Filing date: 1990-11-20
Publication date: 1999-11-08
Anticipated expiration: 2014-11-08
Also published as: JPH04185463A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、画データに応じて画像の記録を行う、例え
ば電子写真記録装置、熱記録装置等の記録装置に関す
る。

（従来の技術）記録装置の一種であるレーザプリンタでは、画データ
に応じてレーザダイオードによる発光／非発光を制御し
つつ、このレーザダイオードから発せられたレーザ光を
感光体面上に走査することにより露光動作を行う。

ここで画データは第９図にS1で示すように、１画素分
の走査期間T₁毎に当該期間の全域にたって「Ｈ」または
「Ｌ」レベルとなる信号である。そして従来は、レーザ
ダイオードの駆動信号は第９図にS2で示すように画デー
タS1のタイミングをそのまま利用する。従って、レーザ
ダイオードの発光／非発光の制御は、１画素分の走査期
間T₁を１単位として行われ、発光時にはこのT₁の期間中
全域にわたってレーザダイオードが発光する。

ところで、感光体は入射光量に応じてその電気抵抗値
が変化するものであり、従って光の入射時間に応じて電
荷の減衰量が変化する。そして前述したような駆動信号
S2でレーザダイオードの駆動を行った場合、第10図
（ａ）に示すような画素が形成される。ここで斜線で示
した円形の領域が記録される画素であり、また破線で示
した正方形の領域が１画素の領域である。

このように、１画素分の走査期間T₁中の全域にわたっ
てレーザダイオードが発光すると、１画素領域をすべて
覆う画素を記録することができ、この画素によれば、第
10図（ｂ）に示すようなベタ黒画像を隙間無く記録で
き、良好なベタ黒濃度を得うことができる。しかし、例
えばベイヤータイプのディザなどを適用した画像を記録
する場合において、例えば第10図（ｃ）示すような記録
パターンを得ようとした場合、第10図（ａ）に示す１画
素領域からはみ出した画素であると、良好な階調再現が
行えなくなってしまう。また、細かい文字などを記録す
るときにおいても、つぶれなどが生じる。

そこで、レーザダイオードの駆動信号を、第９図に示
すS3で示すように信号が「Ｈ」レベルとなる期間を１画
素分の走査期間T₁よりも短い期間T₂とすることが考えら
れる。このようにすると、例えば第11図（ａ）に示すよ
うに１画素領域内に収まる画素となり、ベイヤータイプ
のディザなどを適用した画像を記録する場合には第11図
（ｂ）に示すような記録パターンを得られ、良好な中間
調再現が行える。しかし、この場合には、ベタ黒画像の
記録を行うと、第11図（ｃ）に示すように各画素の間に
隙間が生じ、十分なベタ黒濃度が得られなくなってしま
う。

以上説明した不具合は、発光ダイオード（LED）プリ
ンタ、液晶（LCD）プリンタなどの他の電子写真記録装
置、サーマルプリンタ、熱転写プリンタなどの熱記録装
置、インクジェット記録装置あるいは静電記録装置など
においても同様である。

（発明が解決しようとする課題）以上のように従来の記録装置では、離散的に配置され
た画素により形成される疑似中間調（ディザなど）画像
や文字などの画像と、集中的に配置された画素により形
成されるベタ黒画像などの画像との両方を良港に記録す
ることが困難であった。

本発明はこのような事情を考慮してなされたものであ
り、その目的とするところは、擬似中間調画像や文字な
どの画像とベタ黒画像などの画像と両方を良好に、しか
もたとえ１枚分の画像中に両画像が混在していたとして
もその両方を良好に記録できる記録装置を提供すること
にある。

［発明の構成］（課題を解決するための手段）本発明は、それぞれ画素の形成／非形成を示した画素
データの配列である画データに応じて、画素形成手段に
より画素を形成することによって記録を行う記録装置に
おいて、前記画データのうちの注目画素データについ
て、当該注目画素データに応じて形成される画素の大き
さを示す例えば発光時間設定信号や３ビットのデータな
どの画素サイズ設定信号を、例えば発光時間設定部や通
電時間設定部などのデータテーブルで、当該注目画素デ
ータが示す画素の横方向および縦方向に並んだ所定の画
素の状態に応じて出力し、前記画データのうちの各画素
データに応じて画素の形成を行う際、前記画素サイズ設
定手段で各画素データについて出力された画素サイズ設
定信号が示す画素サイズの画素を形成するべく、例えば
１画素の形成を行う形成時間または１画素の形成を行う
形成エネルギー量を変化させるよう画素形成手段を制御
するようにした。

（作用）このような手段を講じたことにより、画データに基づ
いて画素の配列、すなわち集中度が識別され、この識別
された画素の集中度に応じて各画素の記録に係る形成時
間または形成エネルギー量が変更設定される。

従って、画素の集中度に応じて各画素の大きさが可変
されることになり、必要に応じた大きさの画素が適宜記
録される。

（第１の実施例）以下、図面を参照して本発明の第１の実施例に付き説
明する。

第１図は本発明に係る記録装置を適用して構成された
レーザプリンタの要部構成を示す図である。このレーザ
プリンタは、インタフェース部１、制御部２、画像メモ
リ３、シフトレジスタ4a,4b,4c、発光時間設定部５、レ
ーザスキャナユニット（以下、LSUと抄する）６および
感光体ドラム７を具備して構成される。

インターフェース部１は、図示しない装置外部または
装置内の他の部分（例えば、本レーザプリンタはファク
シミリ装置の記録部に適用されるが、この場合には例え
ば送受信装置に当たる）より画データを取り込む。この
インタフェース部１で取り込まれた画データは制御部２
を介して画像メモリ３に格納される。画像メモリ３は、
少なくとも１ページの画データを記憶可能なメモリであ
る。画像メモリ３に格納された画像データは、１ページ
分の画データが蓄積される毎に当該１ページ分が制御部
２によって順次読出され、シフトレジスタ4aに入力され
る。

シフトレジスタ4a〜4cは、それぞれ画データのクロッ
クを転送クロックとしてシフト動作を行う。シフトレジ
スタ4a〜4cは、それぞれ１ライン分の画データに含まれ
る画素データと同数のビット数（ｍビット）を有してい
る。そしてシフトレジスタ4a〜4cは、シフトレジスタ4a
の最上位出力がシフトレジスタ4bへ、またシフトレジス
タ4bの最上位出力がシフトレジスタ4cへとそれぞれ入力
されるよう直列的に接続されている。従って、各シフト
レジスタ4a〜4cのそれぞれの最上位出力Q_A,Q_B,Q_Cは、連
続する３ラインのうちの主走査方向（横方向）について
同一位置にある画素、すなわち副走査方向（縦方向）に
連続する３つの画素の画素データである。また、シフト
レジスタ4bからは最上位より１つの下位の出力Q_Dが出力
される。シフトレジスタ4cからは最下位出力Q_Eが出力さ
れる。ここでシフトレジスタ4bの最上位より１つの下位
の出力Q_D、シフトレジスタ4bの最上位出力Q_Bおよびシフ
トレジスタ4cの最下位出力Q_Eは連続する３つの画素デー
タ、すなわち主走査方向（横方向）に連続する３つの画
素の画素データである。このように、シフトレジスタ4a
〜4cは、シフトレジスタ4bの最上位出力Q_Bとして出力さ
れる画素データに対応する画素を中心として副走査方向
（縦方向）に連続する３つおよびシフトレジスタ4bの最
上位出力Q_Bとして出力される画素データに対応する画素
を中心として主走査方向（横方向）に連続する３つの、
合計５つの画素に対応する画素データを画データ中から
抽出する。

発光時間設定部５は例えばROM（図示せず）を備えて
なり、シフトレジスタ4a〜4cから出力される出力Q_A,Q_B,
Q_C,Q_D,Q_Eを受けて、これらの各出力の状態から、記録し
ようとする画素（シフトレジスタ4bの最上位出力Q_Bとし
て出力される画素データに対応する画素）を中心として
主走査方向に連続する３つの画素の配列状態および副走
査方向に連続する３つの画素の配列状態を識別し、その
配列状態に応じた発光時間設定信号SAをLSU6へと出力す
る。

LSU6は、レーザ光61を発するレーザダイオード62、レ
ーザダイオード62から発せられたレーザ光61を所定径の
光とするコリメータレンズ63、ポリゴンモータ64により
所定速度で等速回転し、レーザ光61を感光体ドラム７の
感光面に走査せしめるポリゴンミラー65、ポリゴンミラ
ー65で反射したレーザ光61を感光体ドラム７の感光面に
等速走査させるｆ−θレンズ66および、シフトレジスタ
4bから出力された画データSBに応じてレーザダイオード
62を駆動するための駆動信号SCを発生する発光駆動部67
からなる。発光駆動部67は、発光時間設定部５から出力
された発光時間設定信号SAに基づき、レーザダイオード
62の発光時間を可変制御する機能を有する。なお、感光
体ドラム７の周辺には、図示は省略しているが、帯電、
現像、転写、定着、クリーニング、除電などの電子写真
方式における露光以外のプロセスを実行する装置が配さ
れ、反転現像方式の電子写真記録装置を構成している。

次に以上のように構成されたレーザプリンタの動作を
説明する。まず記録動作時には、画像メモリ３に格納さ
れた画データが制御部２によって順次読出され、シフト
レジスタ4aに入力される。そしてシフトレジスタ4aに入
力された画データは、シフトレジスタ4a内、シフトレジ
スタ4b内およびシフトレジスタ4c内を順次転送される。
ここで、シフトレジスタ4a〜4cは初期状態では内容がク
リアされている。従って、シフトレジスタ4aに３ライン
目の画データの入力が開始された時点にシフトレジスタ
4bの最上位出力Q_Bとして１ライン目の画データが出力さ
れ、発光駆動部67への画データの入力が始まる。

発光駆動部67は、シフトレジスタ4bの最上位出力Q_Bに
基づいてレーザダイオード62の発光／非発光の制御を行
うのであるが、この状態において発光時間設定部５では
次のような処理が行なわれている。

発光時間設定部５には、第２図に示すデータテーブル
が設定されている。そして発光時間設定部５は、シフト
レジスタ4a〜4cから出力される出力Q_A〜Q_Eを５ビットの
データとして取り込み、これに対応したデータをデータ
テーブルから取り出して発光時間設定信号SAとして発光
駆動部67へと与える。すなわち、シフトレジスタ4a〜4c
で抽出された横方向（主走査方向）に連続する３つの画
素の状態および横方向（副走査方向）に連続する３つの
画素の状態を識別する。そして、この識別した状態に応
じてA,B,Cの３状態のうちのいずれかを選択決定し、こ
の選択決定した状態を示すデータを発光時間設定信号SA
として発光駆動部67へと与える。

具体的には、シフトレジスタ4a〜4cで抽出された５つ
の画素の中央の画素が「黒」であるとき、当該５つの画
素の状態は第３図に（ａ）〜（ｐ）で示す16状態が考え
られる。

そして発光時間設定部５は、この16状態のうち、中央
の画素のみ「黒」の場合、または中央の画素のほかに１
つの画素が「黒」である場合には状態「Ａ」を、中央の
画素のほかに２つの画素が「黒」である場合、または中
央の画素のほかに３つの画素が「黒」である場合には状
態「Ｂ」を、また全ての画素が「黒」である場合には状
態「Ｃ」をそれぞれ選択決定し、これを発光時間設定信
号SAで発光駆動部67へ通知する。この選択決定の処理
は、実際には第２図示のデータテーブルを参照すること
により行われる。すなわち、シフトレジスタ4a〜4cの各
出力Q_A〜Q_Eを所定の順序（ここでは、Q_D,Q_B,Q_E,Q_A,Q_Cの
順）で並べて得られる５ビットのデータに基づき、第２
図示のデータテーブルからデータの読出しを行う。

発光駆動部67は、このようにして与えられた発光時間
設定信号SAに応じて第４図に示すように、状態「Ａ」で
あるときには１画素走査期間T₁中のT_A期間に、状態
「Ｂ」であるときには１画素走査期間T₁中のT_B期間に、
そして状態「Ｃ」であるときには１画素走査期間T₁中の
T_C期間にそれぞれ駆動信号SCを「Ｈ」レベルとする。こ
こで、T_A,T_B,T_Cは、［T_A＜T_B＜T_C≦T₁］なる関係が成り
立つように得たい画素の大きさに応じて任意に設定され
ている。なお本実施例では、T_Cについては［T_C＝T₁］と
なっている。

かくして、主走査方向および副走査方向について１画
素独立の黒画素または１画素のみ黒画素が隣接した黒画
素は小さな発光時間での露光が行われ、例えば第５図に
DA〜DLで示すような１画素領域に内接する小さな画素が
記録される。また主走査方向および副走査方向について
２画素または３画素の黒画素が隣接した黒画素は中間の
発光時間での露光が行われ、例えば第５図にDM,DNで示
すような１画素領域から若干はみだす程度の画素が記録
される。さらに主走査方向および副走査方向の隣接する
４画素の全てが黒画素である黒画素は長い発光時間での
露光が行われ、例えば第５図にDOで示すような１画素領
域に外接する大きな画素が記録される。

これにより、離散的に画素が配置された部分、すなわ
ちベイヤータイプのディザなどの擬似中間調画像や文字
などの領域では、１画素領域に内接する小さな画素が形
成され、良好な中間調の再現および繊細な文字の記録が
行える。また集中的に画素が配置された部分、すなわち
ベタ黒画像などの領域では、１画素領域を覆う程度の大
きな画素が形成され、十分なベタ黒濃度を得られる。

なお、本実施例では主走査方向および副走査方向に隣
接する４つの画素の全てが黒画素である黒画素のみ大き
な画素とし、その他の黒画素は比較的小さい画素として
いるため、ベタ黒画像は第６図に示すような応対で記録
される。すなわち、ベタ黒画像の内部に位置する画素は
１画素量入を覆う大きな画素、また外周部に位置する画
素が内部に比較して小さな画素となっていることによ
り、視覚上はこのベタ黒画像部分と白地部分との境界が
はっきりと表れ、より理想に近い記録状態が得られる。

また本実施例によれば、発光時間設定部５をデータテ
ーブルにより構成しているので、複雑なロジックを組む
必要が無く簡易な構成により実現でき、かつ仕様変更な
どに伴い、注目画素の周囲画素の状態と注目画素の画素
サイズとの関係を変更する場合でも、それを比較的容易
に行うことが可能である。

（第２の実施例）以下、本発明の第２の実施例につき説明する。

第７図は本発明に係る記録装置を適用して構成された
サーマルプリンタの要部構成を示す図である。このサー
マルプリンタは、ヘッドコントローラ10、イネーブル信
号発生回路20、画データ処理部30、ヘッドドライバ40お
よびサーマルヘッド50を具備して構成される。

ヘッドコントローラ10は、図示しない装置外部または
装置内の他の部分（例えば、本サーマルプリンタはファ
クシミリ装置の記録部に適用されるが、この場合には例
えば送受信装置に当たる）より出力された画データを受
け、この画データに同期して、イネーブル信号の生成に
供するタイミング信号と、ラッチ信号と、クロック信号
とを生成する。

イネーブル信号発生回路20は、ヘッドコントローラ10
で生成されたタイミング信号に基づき、後述するイネー
ブル信号を生成し、ヘッドドライバ40へと与える。

画データ処理部30は、シフトレジスタ31a,31b,31c、
通電時間設定部32、ラインメモリ33および出力制御回路
34から構成される。

シフトレジスタ31a〜31cは、前述した第１の実施例に
おけるシフトレジスタ4a〜4bと同様な構成，動作のもの
であり、シフトレジスタ31bの最上位出力Q_Bとして出力
される画素データに対応する画素を中心として副走査方
向（縦方向）に連続する３つのおよびシフトレジスタ31
bの最上位出力Q_Bとして出力される画素データに対応す
る画素を中心として主走査方向（横方向）に連続する３
つの、合計５つの画素に対応する画素データを画データ
中から抽出する。通電時間設定部32は例えばROMよりな
り、シフトレジスタ31a〜31cのそれぞれの出力Q_A〜Q_Eを
受けて、この出力Q_A〜Q_Eで示されるデータに応じた３ビ
ットデータを出力する。ラインメモリ33は、通電時間設
定部32で１画素に付き３ビットされた画データを１ライ
ン分記憶する。出力制御回路34は、ヘッドコントローラ
10から出力されたクロック信号およびラッチ信号に基づ
いて後述する手順でラインメモリ33内のデータを記録デ
ータとして出力させる。

ヘッドドライバ40は、シフトレジスタ41、ラッチ回路
42、アンドゲート43−1,43−２…,43−ｎおよびスイッ
チアンプ44−1,44−２…,44−ｎからなる。

シフトレジスタ41は、ｎビットシフトレジスタ（ｎは
記録する画像の１ライン中の画素数）であり、ラインメ
モリ33から出力された記録データを転送・保持し、パラ
レルに出力する。ラッチ回路42は、ヘッドコントローラ
10から出力されるラッチ信号に同期してシフトレジスタ
41のｎビットの出力を取り込み、保持する。ラッチ回路
42のｎビットの出力は、それぞれアンドゲート43−1,43
−２…,43−ｎの一方の入力端に入力される。アンドゲ
ート43−1,43−２…,43−ｎの他方の入力端にはイネー
ブル信号発生回路20で生成されたイネーブル信号が入力
されており、このイネーブル信号が「Ｈ」レベルである
ときのみラッチ回路42の出力をスイッチアンプ44−1,44
−２…,44−ｎにそれぞれ与える。スイッチアンプ44−
1,44−２…,44−ｎはそれぞれ、サーマルヘッド50を構
成するｎ個の発熱抵抗体Ｒ−1,R−２……,R−ｎのそれ
ぞれに接続されており、入力が「Ｈ」レベルであるとき
にのみ＋24Vの駆動電圧を対応する発熱抵抗体に印加す
る。

次に以上のように構成されたサーマルプリンタの動作
を説明する。まず記録動作時に画データが入力される
と、ヘッドコントローラ10がこの画データを取り込み、
画データ処理部30へと与える。画データ処理部30ではシ
フトレジスタ31a〜31cで、任意の画素データ（以下、注
目画素データと称する）に対応する画素（注目画素）を
中心として副走査方向（縦方向）に連続する３つおよび
注目画素を中心として主走査方向（横方向）に連続する
３つの、合計５つの画素に対応する画素データが画デー
タ中から抽出される。そしてこのシフトレジスタ31a〜3
1cで抽出された５つの画素データに応じた３ビットのデ
ータが通電時間設定部32から出力される。つまり、注目
画素の縦方向に隣接する素の状態および横方向に隣接す
る画素の状態に基づいて、注目画素データが３ビットデ
ータに変換される。このように１画素に付き３ビットと
された画データは、ラインメモリ33に記憶される。な
お、通電時間設定部32が出力する３ビットのデータは、
例えば次のように設定されている。

第３図（ａ）〜（ｅ）に示すように中央の画素の
み、または中央の画素のほかに１つの画素が「黒」であ
る状態では「001」。

第３図（ｆ）〜（ｏ）に示すように中央の画素の他
に２つまたは３つの画素が「黒」である状態では「01
0」。

第３図（ｃ）に示すように全ての画素が「黒」であ
る状態では「100」。

中央の画素が「白」である状態では「000」。

以上の処理が行われ、ラインメモリ33に１ライン分の
画データが記憶されると、出力制御回路34は、ラインメ
モリ33に記憶された１ライン分の画データのうちの、各
画素データの第１ビット（最下位ビット）のみを順次ラ
インメモリ33から出力させる。このようにしてラインメ
モリ33から出力された記録データは、ヘッドドライバ40
へと出力される。ヘッドドライバ40では、この入力され
た記録データをシフトレジスタ41に順次取込む（第８図
中の期間イ）。

一方、ヘッドコントローラ10は、シフトレジスタ41へ
の第１ビットのデータの取り込みが終了したのち、ラッ
チ信号LAとして所定時間幅のパルスを出力する（第８図
中のロで示されるパルス）。これにより、シフトレジス
タ41に保持されているデータがラッチ回路42に取り込ま
れ、保持される。

シフトレジスタ41に保持されているデータがラッチ回
路42に取り込まれたのち、出力制御回路34は、ラインメ
モリ33に記憶された１ライン分の画データのうちの、各
画素データの第２ビットのみを順次ラインメモリ33から
出力させる。このようにしてラインメモリ33から出力さ
せた。記録データは、前述したのと同様にシフトレジス
タ41に順次取込まれる。（第８図中の期間ハ）。

ところで、イネーブル信号発生回路20では、ヘッドコ
ントローラ10から与えられるタイミング信号に基づき、
ラッチ信号LAのパルスから所定期間後にパルスを発生し
ている。ここでイネーブル信号発生回路20からは、それ
ぞれ異なるパルス幅T_A,T_B,T_C（T_A＜T_B＜T_C）を有するパ
ルスが順次、すなわちパルス幅T_Aのパルス→パルス幅T_B
のパルス→パルス幅T_Cのパルス→T_Aのパルス…の順で出
力される。つまり、イネーブル信号発生回路20が発生す
るイネーブル信号ENは、第８図に示すような信号であ
る。

ここでまず、第８図にニで示すパルス幅T_Aのパルスが
イネーブル信号としてイネーブル信号発生回路20から出
力されると、ヘッドドライバ40のアンドゲート43−１〜
43−ｎがこのT_Aの期間だけON状態となる。このとき、ラ
ッチ回路42には１ライン分の画データのうちの、各画素
データの第１ビットが保持されているから、このデータ
がスイッチアンプ44−１〜44−ｎのそれぞれにT_Aの期間
だけ入力される。かくしてスイッチアンプ44−１〜44−
ｎは、１ライン分の画データのうちの、各画素データの
第１ビットに基づいて、T_Aの期間だけ発熱抵抗体Ｒ−１
〜Ｒ−ｎへの電圧印加の制御を行う。

こののち、シフトレジスタ41への第２ビットのデータ
の取り込みが終了し、ラッチ信号LAとして第８図にホで
示すパルスがヘッドコントローラ10から出力されると、
ラッチ回路42はシフトレジスト41に保持されているデー
タを取り込み、保持する。続いて、シフトレジスタ41に
保持されているデータがラッチ回路42に取り込まれたの
ち、出力制御回路34は、ラインメモリ33に記憶された１
ライン分の画データのうちの、各画素データの第３ビッ
トのみを順次ラインメモリ33から出力させる。このよう
にしてラインメモリ33から出力された記録データは、前
述したのと同様にシフトレジスタ41に順次取込まれる。
（第８図中の期間へ）。

ラッチ信号LAとして第８図にホで示すパルスがヘッド
コントローラ10から出力されてから若干の時間の経過
後、イネーブル信号発生回路20からはイネーブル信号と
してパルス幅T_Bのパルス（第８図にトで示すパルス）が
出力される。これにより、アンドゲート43−１〜43−ｎ
がこのT_Bの期間だけON状態となる。このとき、ラッチ回
路42には１ライン分の画データのうちの、各画素データ
の第２ビットが保持されているから、このデータがスイ
ッチアンプ44−１〜44−ｎのそれぞれにT_Bの期間だけ入
力される。かくしてスイッチアンプ44−１〜44−ｎは、
１ライン分の画データのうちの、各画素データの第２ビ
ットに基づいて、T_Bの期間だけ発熱抵抗体Ｒ−１〜Ｒ−
ｎへの電圧印加の制御を行う。

さらに、シフトレジスタ41への第３ビットのデータの
取り込みが終了し、ラッチ信号LAとして第８図にチで示
すパルスがヘッドコントローラ10から出力されると、ラ
ッチ回路42はシフトレジスタ41に保持されているデータ
を取り込み、保持する。

ラッチ信号LAとして第８図にチで示すパルスがヘッド
コントローラ10から出力されてから若干の時間の経過
後、イネーブル信号発生回路20からはイネーブル信号と
してパルス幅T_Cのパルス（第８図にリで示すパルス）が
出力される。これにより、アンドゲート43−１〜43−ｎ
がこのT_Cの期間だけON状態となる。このとき、ラッチ回
路42には１ライン分の画データのうちの、各画素データ
の第３ビットが保持されているから、このデータがスイ
ッチアンプ44−１〜44−ｎのそれぞれにT_Cの期間だけ入
力される。かくしてスイッチアンプ44−１〜44−ｎは、
１ライン分の画データのうちの、各画素データの第３ビ
ットに基づいて、T_Cの期間だけ発熱抵抗体Ｒ−１〜Ｒ−
ｎへの電圧印加の制御を行う。

以降上述の処理を次ライン以降のラインの画データに
ついて繰り返し行う。

ここで、通電時間設定部32から出力される３ビットの
データは前述したように、抽出した５つの画素のうちの
中央の画素のみ、または中央の画素のほかに１つの画素が「黒」である場合には「001」、中央の画素の他
に２つまたは３つの画素が「黒」である場合には「01
0」、全ての画素「黒」である場合には「100」、そして
中央の画素が「白」である場合には「000」としてあ
る。すなわち、抽出した５つの画素のうちの中央の画素
のみ、または中央の画素のほかに１つの画素が「黒」で
ある場合には第１ビットのみが、中央の画素の他に２つ
または３つの画素が「黒」である場合には第２ビットの
みが、そして全ての画素が「黒」である場合には第３ビ
ットのみがそれぞれ「１」となっている。

従って、抽出した５つの画素のうちの中央の画素の
み、または中央の画素のほかに１つの画素が「黒」であ
る場合には、この中央の画素は発熱抵抗体のT_A期間の電
圧印加による発熱によって記録される。中央の画素の他
に２つまたは３つの画素が「黒」である場合には、中央
の画素の発熱抵抗体のT_B期間の電圧印加による発熱によ
って記録される。また全ての画素が「黒」である場合に
は、中央の画素は発熱抵抗体のT_C期間の電圧印加による
発熱によって記録される。なお、中央の画素が「白」で
ある場合には得られる３ビットのデータは「000」であ
るので、当然の事ながら発熱抵抗体への電圧印加はな
く、画点は形成されない。

かくして、主走査方向および副走査方向について１画
素独立の黒画素または１画素のみ黒画素が隣接した黒画
素は小さな通電時間での記録が行われ、例えば第５図に
DA〜DLで示すような１画素領域に内接する小さな画素が
記録される。また主走査方向および副走査方向について
２画素または３画素の黒画素が隣接した黒画素は中央の
通電時間での記録が行われ、例えば第５図にDM,DNで示
すような１画素領域から若干はみだす程度の画素が記録
される。さらに主走査方向および副走査方向に隣接する
４画素の全てが黒画素である黒画素は長い通電時間での
記録が行われ、例えば第５図にDOで示すような１画素領
域に外接する大きな画素が記録される。

これにより、離散的に画素が配置された部分、すなわ
ちベイヤータイプのディザなどの擬似中間調画像や文字
などの領域では、１画素領域に内接する小さな画素が形
成され、良好な中間調の再現および繊細な文字の記録が
行える。また中心的に画素が配置された部分、すなわち
ベタ黒画像などの領域では、１画素領域を覆う程度の大
きな画素が形成され、十分なベタ黒濃度が得得られる。

また本実施例によれば、通電時間設定部32をデータテ
ーブルにより構成しているので、複雑なロジックを組む
必要が無く簡易な構成により実現でき、かつ仕様変更な
どに伴い、注目画素の周囲画素の状態と注目画素の画素
サイズとの関係を変更する場合でも、それを比較的容易
に行うことが可能である。

なお本発明は上記各実施例に限定されるものではな
く、次のような変更実施が可能である。

上記各実施例では、注目画素と、この注目画素の主
走査方向および副走査方向に隣接する４つの画素の状態
を識別しているが、注目画素の主走査方向および副走査
方向に並んだ画素をそれぞれ少なくとも１つずつ含んで
いれば、状態の認識を行う画素の数は任意数であって良
い。またこれらの状態の認識を行う画素は、主走査方向
または副走査方向に連続している必要はなく、離隔して
いても良い。

上記各実施例では、画素の大きさを発光時間および
発熱抵抗体への電圧印加時間（発熱時間）により変化さ
せるものとしているが、発光光量および発熱抵抗体への
印加電圧値（発熱量）やその他の要素あるいはそれらの
組み合わせによっても良い。

上記各実施例ではレーザダイオード62の発光時間お
よび発熱抵抗体Ｒ−１〜Ｒ−ｎの電圧印加時間を３段階
としているが、２段階あるいは４段階以上としても良
い。

上記各実施例では、本発明に係る記録装置をレーザ
プリンタおよびサーマルプリンタに適用しているが、例
えばインクジェットプリンタ、LEDプリンタやLCDプリン
タなどの他の電子写真記録装置および静電記録装置等に
も適用可能である。このとき、インクジェットプリンタ
であれば、第１の実施例と同様な手法が適し、またLED
プリンタやLCDリンタなどの他の電子写真記録装置およ
び静電記録装置であれば、第２の実施例と同様な手法が
適する。

上記第１の実施例では、反転現像方式のレーザプリ
ンタを例示して説明しているが、論理を逆に考えれば容
易に正転現像方式にも適用可能である。

このほか、本発明の要旨を逸脱しない範囲で種々の
変形実施が可能である。

［発明の効果］本発明によれば、それぞれ画素の形成／非形成を示し
た画素データの配列である画データに応じて、画素形成
手段により画素を形成することによって記録を行う記録
装置において、前記画データのうちの注目画素データに
ついて、当該中注目画素データに応じて形成される画素
の大きさを示す画素サイズ設定信号を、当該注目画素デ
ータが示す画素の横方向および縦方向に並んだ所定の画
素の状態に応じてデータテーブルで出力し、前記画デー
タのうちの各画素データに応じて画素の形成を行う際、
前記画素サイズ設定手段で各画素データについて出力さ
れた画素サイズ設定信号が示す画素サイズうの画素を形
成するべく、例えば１画素の形成を行う形成時間または
１画素の形成を行う形成エネルギー量を変化させるよう
画素形成手段を制御するようにしたので、疑似中間調画
像や文字などの画像とベタ黒画像などの画像との両方
を、たとえ１枚分の画像中に両画像が混在していたとし
ても良好に記録でき、しかも簡易、かつ柔軟に設定変更
が可能な構成で実現できる記録装置となる。

【図面の簡単な説明】

第１図乃至第６図は本発明の第１の実施例を説明する図
であり、第１図は本実施例に係る記録装置を適用して構
成されたレーザプリンタの要部構成を示す図、第２図は
第１図中の発光時間設定部５に設定されたデータテーブ
ルを模式的に示す図、第３図は第１図中の発光時間設定
部５での画素配列の認識を説明する図、第４図は第１図
中の各部の信号図、第５図は画素の記録例を示す図、第
６図はベタ黒画像の記録例を示す図、第７図および第８
図は本発明の第２の実施例を説明する図であり、第７図
は本実施例に係る記録装置を適用して構成されたサーマ
ルプリンタの要部構成を示す図、第８図は動作タイムチ
ャート、第９図乃至第11図はそれぞれ従来技術を説明す
る図である。１……インタフェース部、２……制御部、３……画像メ
モリ、4a,4b,4c……シフトレジスタ、５……発光時間設
定部、６……レーザスキャナユニット（LSU）、61……
レーザ光、62……レーザダイオード、67……発光駆動
部、10……ヘッドコントローラ、20……イネーブル信号
発生回路、30……画データ処理部、31a,31b,31c……シ
フトレジスタ、32……通電時間設定部、33……ラインメ
モリ、34……出力制御回路、40……ヘッドドライバ、50
……サーマルヘッド。

───────────────────────────────────────────────────── フロントページの続き (72)発明者南日俊彦東京都日野市旭が丘３丁目１番地の１株式会社東芝日野工場内 (72)発明者寺崎政則東京都日野市旭が丘３丁目１番地の１株式会社東芝日野工場内 (72)発明者村野勝巳東京都日野市旭が丘３丁目１番地の１株式会社東芝日野工場内 (72)発明者中村鐵也東京都日野市旭が丘３丁目１番地の１株式会社東芝日野工場内 (72)発明者福山広高東京都日野市旭が丘３丁目１番地の１株式会社東芝日野工場内 (56)参考文献特開平２−274568（ＪＰ，Ａ) 特開平２−45167（ＪＰ，Ａ) 特開平１−227573（ＪＰ，Ａ) 特開平３−47763（ＪＰ，Ａ) 特開平１−175460（ＪＰ，Ａ) 特開平３−89776（ＪＰ，Ａ) 特開平３−243368（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) B41J 2/52 H04N 1/23

Claims

(57)【特許請求の範囲】

【請求項１】多数の画素を２次元的に配列してなる画像
を記録するものであり、それぞれ画素の形成／非形成を
示した画素データの配列である画データに応じて、画素
形成手段により画素を形成することによって記録を行う
記録装置において、前記画データのうちの注目画素データについて、当該注
目画素データに応じて形成される画素の大きさを示す画
素サイズ設定信号を、当該注目画素データが示す画素の
横方向および縦方向に並んだ所定の画素の状態に応じて
出力するデータテーブルと、前記画データのうちの各画素データに応じて画素の形成
を行う際、前記画素サイズ設定手段で各画素データにつ
いて出力された画素サイズ設定信号が示す画素サイズの
画素を形成するよう画素形成手段を制御する画素形成制
御手段とを具備したことを特徴とする記録装置。
【請求項２】画素形成制御手段は１画素の形成を行う形
成時間を変化させることにより画素のサイズを制御する
ことを特徴とする請求項（１）記載の記録装置。
【請求項３】画素形成制御手段は１画素の形成を行う形
成エネルギー量を変化させることにより画素のサイズを
制御することを特徴とする請求項（１）記載の記録装
置。