JP2972777B2

JP2972777B2 - 記録装置

Info

Publication number: JP2972777B2
Application number: JP2312609A
Authority: JP
Inventors: 勝巳村野; 晴喜木下; 政芳藍原; 俊彦南日; 政則寺崎; 鐵也中村; 広高福山
Original assignee: Toshiba Corp; Toshiba TEC Corp
Current assignee: Toshiba Corp; Toshiba TEC Corp
Priority date: 1990-11-20
Filing date: 1990-11-20
Publication date: 1999-11-08
Anticipated expiration: 2014-11-08
Also published as: JPH04185464A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、画データに応じて画像の記録を行う、例え
ば電子写真記録装置、熱記録装置等の記録装置に関す
る。

（従来の技術）記録装置の一種であるレーザプリンタでは、画データ
に応じてレーザダイオードによる発光／非発光を制御し
つつ、このレーザダイオードから発せられたレーザ光を
感光体面上に走査することにより露光動作を行う。

ここで画データは第12図にS1で示すように、１画素分
の走査期間T₁毎に当該期間の全域にわたって「Ｈ」また
は「Ｌ」レベルとなる信号である。そして従来は、レー
ザダイオードの駆動信号は第12図にS2で示すように画デ
ータS1のタイミングをそのまま利用する。従って、レー
ザダイオードの発光／非発光の制御は、１画素分の走査
期間T₁を１単位として行われ、発光時にはこのT₁の期間
中全域にわたってレーザダイオードが発光する。

ところで、感光体は入射光量に応じてその電気抵抗値
が変化するものであり、従って光の入射時間に応じて電
荷の減衰量が変化する。そして前述したような駆動信号
S2でレーザダイオードの駆動を行った場合、第13図
（ａ）に示すような画素が形成される。ここで斜線で示
した円形の領域が記録される画素であり、また破線で示
した正方形の領域が１画素の領域である。

このように、１画素分の走査期間T₁中の全域にわたっ
てレーザダイオードが発光すると、１画素領域をすべて
覆う画素を記録することができ、この画素によれば、第
13図（ｂ）に示すようなベタ黒画像を隙間無く記録で
き、良好なベタ黒濃度を得ることができる。しかし、例
えばベイヤータイプのディザなどを適用した画像を記録
する場合において、例えば第13図（ｃ）示すような記録
パターンを得ようとした場合、第13図（ａ）に示す１画
素領域からはみ出した画素であると、良好な階調再現が
行えなくなってしまう。また、細かい文字などを記録す
るときにおいても、つぶれなどが生じる。

そこで、レーザダイオードの駆動信号を、第12図にS3
で示すように信号が「Ｈ」レベルとなる期間を１画素分
の走査期間T₁よりも短い期間T₂とすることが考えられ
る。このようにすると、例えば第14図（ａ）に示すよう
に１画素領域内に収まる画素となり、ベイヤータイプの
ディザなどを適用した画像を記録する場合には第14図
（ｂ）に示すような記録パターンが得られ、良好な中間
調再現が行える。しかし、この場合には、ベタ黒画像の
記録を行うと、第14図（ｃ）に示すように各画素の間に
隙間が生じ、十分なベタ黒濃度が得られなくなってしま
う。

以上説明した不具合は、発光ダイオード（LED）プリ
ンタ、液晶（LCD）プリンタなどの他の電子写真記録装
置、サーマルプリンタ、熱転写プリンタなどの熱記録装
置、インクジェット記録装置あるいは静電記録装置など
においても同様である。

（発明が解決しようとする課題）以上のように従来の記録装置では、離散的に配置され
た画素により形成される擬似中間調（ディザなど）画像
や文字などの画像と、集中的に配置された画素により形
成されるベタ黒画像などの画像との両方を良好に記録す
ることが困難であった。

本発明はこのような事情を考慮してなされたものであ
り、その目的とするところは、擬似中間調画像や文字な
どの画像とベタ黒画像などの画像との両方を良好に、し
かもたとえ１枚分の画像中に両画像が混在していたとし
てもその両方を良好に記録できる記録装置を提供するこ
とにある。

［発明の構成］（課題を解決するための手段）本発明は、それぞれ画素の形成／非形成を示した画素
データの配列である画データに応じて、画素形成手段に
より画素を形成することによって記録を行う記録装置に
おいて、前記画データのうちの注目画素データについ
て、当該注目画素データに応じて形成される画素の大き
さを示す例えば発光時間設定信号や３ビットのデータな
どの画素サイズ設定信号を、例えば発光時間設定部や通
電時間設定部などのデータテーブルで、当該注目画素デ
ータが示す画素の横方向、縦方向および斜方向に並んだ
所定の画素の状態に応じて出力し、前記画データのうち
の各画素データに応じて画素の形成を行う際、前記画素
サイズ設定手段で各画素データについて出力された画素
サイズ設定信号が示す画素サイズの画素を形成するべ
く、例えば１画素の形成を行う形成時間または１画素の
形成を行う形成エネルギー量を変化させるよう画素形成
手段を制御するようにした。

（作用）このような手段を講じたことにより、画データに基づ
いて画素の配列、すなわち集中度が識別され、この識別
された画素の集中度に応じて各画素の記録に係る形成時
間または形成エネルギー量が変更設定される。

従って、画素の集中度に応じて各画素の大きさが可変
されることになり、必要に応じた大きさの画素が適宜記
録される。

（第１の実施例）以下、図面を参照して本発明の第１の実施例に付き説
明する。

第１図は本発明に係る記録装置を適用して構成された
レーザプリンタの要部構成を示す図である。このレーザ
プリンタは、インタフェース部１、制御部２、画像メモ
リ３、シフトレジスタ4a,4b,4c、発光時間設定部５、レ
ーザスキャナユニット（以下、LSUと称する）６および
感光体ドラム７を具備して構成される。

インタフェース部１は、図示しない装置外部または装
置内の他の部分（例えば、本レーザプリンタはファクシ
ミリ装置の記録部に適用されるが、この場合には例えば
送受信装置に当たる）より画データを取り込む。このイ
ンタフェース部１で取り込まれた画データは制御部２を
介して画像メモリ３に格納される。画像メモリ３は、少
なくとも１ページ分の画データを記憶可能なメモリであ
る。画像メモリ３に格納された画データは、１ページ分
の画データが蓄積される毎に当該１ページ分が制御部２
によって順次読出され、シフトレジスタ4aに入力され
る。

シフトレジスタ4a〜4cは、それぞれ画データのクロッ
クを転送クロックとしてシフト動作を行う。シフトレジ
スタ4a〜4cは、それぞれ１ライン分の画データに含まれ
る画素データと同数のビット数を有している。これらの
シフトレジスタ4a〜4cは、シフトレジスタ4aの最上位出
力Q_Aがシフトレジスタ4bへ、またシフトレジスタ4bの最
上位出力Q_Bがシフトレジスタ4cへとそれぞれ入力される
よう直列的に接続されている。そして各シフトレジスタ
4a〜4cの最上位出力Q_A,Q_B,Q_C、最上位より２つ下位の出
力Q_D,Q_F,Q_Hおよび最上位より１つ下位の出力Q_E,Q_G,Q_Iの
それぞれが発光時間設定部５へと入力されている。な
お、シフトレジスタ4bの最上位より１つ下位の出力Q
_Gは、記録のための画データSBとしてLSU6にも入力され
ている。

従って、シフトレジスタ4aの各出力Q_D,Q_E,Q_A、シフト
レジスタ4b各出力Q_F,Q_G,Q_Bおよびシフトレジスタ4cの各
出力Q_H,Q_I,Q_Cはそれぞれ主走査方向（横方向）に連続す
る３つの画素の画素データである。また、シフトレジス
タ4a〜4cはそれぞれ１ライン分の画データに含まれる画
素データと同数のビット数を有しているから、出力Q_Dと
出力Q_Fと出力Q_H、出力Q_Eと出力Q_Gと出力Q_Iおよび出力Q_A
と出力Q_Bと出力Q_Cはそれぞれ連続する３ラインのうちの
主走査方向（横方向）について同一位置にある画素、す
なわち副走査方向（縦方向）に連続する３つの画素の画
素データである。このように、シフトレジスタ4a〜4c
は、第２図に示すようにシフトレジスタ4bの最上位より
１つ下位の出力Q_Gとして出力される画素データに対応す
る画素を中心とする３×３のマトリクス上に位置する９
つの画素に対応する画素データを画データ中から抽出す
る。

発光時間設定部５は例えばROM（図示せず）を備えて
なり、シフトレジスタ4a〜4cから出力される出力Q_A〜Q_I
を受けて、これらの各出力の状態から、記録しようとす
る画素（シフトレジスタ4bの出力Q_Gとして出力される画
素データに対応する画素）を中心とする３×３のマトリ
クス上に位置する９つの画素の配列状態を識別し、その
配列状態に応じた発光時間設定信号SAをLSU6へと出力す
る。

LSU6は、レーザ光61を発するレーザダイオード62、レ
ーザダイオード62から発せられたレーザ光61を所定径の
光とするコリメータレンズ63、ポリゴンモータ64により
所定速度で等速回転し、レーザ光61を感光体ドラム７の
感光面に走査せしめるポリゴンミラー65、ポリゴンミラ
ー65で反射したレーザ光61を感光体ドラム７の感光面に
等速走査させるｆ−θレンズ66および、シフトレジスタ
4bから出力された画データSBに応じてレーザダイオード
62を駆動するための駆動信号SCを発生する発光駆動部67
からなる。発光駆動部67は、発光時間設定部５から出力
された発光時間設定信号SAに基づき、レーザダイオード
62の発光時間を可変制御する機能を有する。なお、感光
体ドラム７の周辺には、図示は省略しているが、帯電、
現像、転写、定着、クリーニング、除電などの電子写真
方式における露光以外のプロセスを実行する装置が配さ
れ、反転現像方式の電子写真記録装置を構成している。

次に以上のように構成されたレーザプリンタの動作を
説明する。まず記録動作時には、画像メモリ３に格納さ
れた画データが制御部２によって順次読出され、シフト
レスタ4aに入力される。そしてシフトレジスタ4aに入力
された画データは、シフトレジスタ4a内、シフトレジス
タ4b内およびシフトレジスタ4c内を順次転送される。こ
こで、シフトレジスタ4a〜4cは初期状態では内容がクリ
アされている。従って、シフトレジスタ4aに３ライン目
の画データの入力が開始された自転にシフトレジスタ4b
の最上位出力Q_Bとして１ライン目の画データが出力さ
れ、発光駆動部67への画データの入力が始まる。

発光駆動部67は、シフトレジスタ4bの最上位出力Q_Bに
基づいてレーザダイオード62の発光／非発光の制御を行
うのであるが、この状態において発光時間設定部５では
次のような処理が行なわれている。

発光時間設定部５は、シフトレジスタ4a〜4cから出力
される出力Q_A〜Q_Iを９ビットのデータとして取り込み、
これに対応したデータを予め設定されたデータテーブル
から取り出して発光時間設定信号SAとして発光駆動部67
へと与える。すなわち、シフトレジスタ4a〜4cで抽出さ
れた記録対象の画素（注目画素）およびその周囲に隣接
する８画素の状態を識別する。そして、この識別した状
態に応じてA,B,Cの３状態のうちのいずれかを選択決定
し、この選択決定した状態を示すデータを発光時間設定
信号SAとして発光駆動部67へと与える。

具体的には発光時間設定部５は、注目画素に隣接する
８画素のうちに黒画素数に応じ、黒画素数が「０」乃至
「２」である場合には状態「Ａ」を、黒画素数が「３」
乃至「５」である場合には状態「Ｂ」を、黒画素数が
「６」乃至「８」である場合には状態「Ｃ」をそれぞれ
選択決定し、これを発光時間設定信号SAで発光駆動部67
へ通知する。

発光駆動部67は、このようにして与えられた発光時間
設定信号SAに応じて第３図に示すように、状態「Ａ」で
あるときには１画素走査期間T₁中のT_A期間に、状態
「Ｂ」であるときには１画素走査期間T₁中のT_B期間に、
そして状態「Ｃ」であるときには１画素走査期間T₁中の
T_C期間にそれぞれ駆動信号SCを「Ｈ」レベルとする。こ
こで、T_A,T_B,T_Cは、［T_A＜T_B＜T_C≦T₁］なる関係が成り
立つように得たい画素の大きさに応じて任意に設定され
ている。なお本実施例では、T_Cについては［T_C＝T₁］と
なっている。

かくして、第４図（ａ）に示すように隣接する８画素
が全て白画素である画素、第４図（ｂ）に示すように隣
接する８画素のうちの１つのみが黒画素である画素およ
び第４図（ｃ）に示すように隣接する８画素のうちの２
つが黒画素である画素は、第２図（ａ）〜（ｃ）に示す
ような１画素領域に内接する小さな画素が記録される。
また、第４図（ｄ）に示すように隣接する８画素のうち
の３つが黒画素である画素、第４図（ｅ）に示すように
隣接する８画素のうちの４つが黒画素である画素および
第４図（ｆ）に示すように隣接する８画素のうちの５つ
が黒画素である画素は、第２図（ｄ）〜（ｆ）に示すよ
うな１画素領域から若干はみだす程度の画素が記録され
る。さらに第４図（ｇ）に示すように隣接する８画素の
うちの６つが黒画素である画素、第４図（ｈ）に示すよ
うに隣接する８画素のうちの７つが黒画素である画素お
よび第４図（ｉ）に示すように隣接する８画素のうちの
８つが黒画素である画素は、第２図（ｇ）〜（ｉ）に示
すような１画素領域に外接する大きな画素が記録され
る。なお、第４図中において、斜線で示される１画素領
域が黒画素（ただし、大きさは不定）である画素であ
る。

これにより、ベイヤータイプのディザなどの擬似中間
調画像や文字などの黒画素のあまり密集していない領域
では、１画素領域に内接する小さな画素が形成され、良
好な中間調の再現および繊細な文字の記録が行える。ま
た集中的に黒画素が配置された部分、すなわちベタ黒画
像の領域では、１画素領域を覆う程度の大きな画素が形
成され、十分なベタ黒濃度を得られる。

なお、本実施例では隣接する８つの画素のうちの６つ
以上が黒画素である黒画素のみ大きな画素とし、その他
の黒画素は比較的小さい画素としているため、ベタ黒画
像は第５図に示すような状態で記録される。すなわち、
ベタ黒画像の内部に位置する画素は１画素領域を覆う大
きな画素、また外周面に位置する画素が内部に比較して
小さな画素となっていることにより、視覚上はこのベタ
黒画像部分と白地部分との境界がはっきりと表れ、より
理想に近い記録状態が得られる。また本実施例によれ
ば、発光時間設定部５をデータテーブルにより構成して
いるので、複雑なロジックを組む必要が無く簡易な構成
により実現でき、かつ仕様変更などに伴い、注目画素の
周囲画素の状態と注目画素の画素サイズとの関係を変更
する場合でも、それを比較的容易に行うことが可能であ
る。

（第２の実施例）以下、本発明の第２の実施例に付き説明する。

第６図は本発明に係る記録装置を適用して構成された
サーマルプリンタの要部構成を示す図である。このサー
マルプリンタは、ヘッドコントローラ10、イネーブル信
号発生回路20、画データ処理部30、ヘッドオルガン40お
よびサーマルヘッド50を具備して構成される。

ヘッドコントローラ10は、図示しない装置外部または
装置内の他の部分（例えば、本サーマルプリンタはファ
クシミリ装置の記録部に適用されるが、この場合には例
えば送受信装置に当たる）より出力された画データを受
け、この画データに同期して、イネーブル信号の生成に
供するタイミング信号と、ラッチ信号と、クロック信号
とを生成する。

イネーブル信号発生回路20は、ヘッドコントローラ10
で生成されたタイミング信号に基づき、後述するイネー
ブル信号を生成し、ヘッドドライバ40へと与える。

画データ処理部30は、シフトレジスタ31a,31b,31c、
通電時間設定部32、ラインメモリ33および出力制御回路
34から構成される。

シフトレジスタ31a〜31cは、前述した第１の実施例に
おけるシフトレジスタ4a〜4bと同様な構成，動作のもの
であり、シフトレジスタ31bの出力Q_Gとして出力される
画素データに対応する画素を中心とする３×３のマトリ
クス上に位置する９つの画素に対応する画素データを画
データ中から抽出する。通電時間設定部32は例えばROM
よりなり、シフトレジスタ31a〜31cのそれぞれの出力Q_A
〜Q_Iを受けて、この出力Q_A〜Q_Iで示されるデータに応じ
た３ビットデータを出力する。ラインメモリ33は、通電
時間設定部32で１画素に付き３ビットとされた画データ
を１ライン分記憶する。出力制御回路34は、ヘッドコン
トローラ10から出力されたクロック信号およびラッチ信
号に基づいて後述する手順でラインメモリ33内のデータ
を記録データとして出力させる。

ヘッドドライバ40は、シフトレジスタ41、ラッチ回路
42、アンドゲート43−1,43−２…,43−ｎおよびスイッ
チアンプ44−1,44−２…,44−ｎからなる。

シフトレジスタ31は、ｎビットシフトレジスタ（ｎは
記録する画像の１ライン中の画素数）であり、ラインメ
モリ33から出力された記録データを転送・保持し、パラ
レルに出力する。ラッチ回路42は、ヘッドコントローラ
10から出力されるラッチ信号に同期してシフトレジスタ
41のｎビットの出力を取り込み、保持する。ラッチ回路
42のｎビットの出力は、それぞれアンドゲート43−1,43
−２…,43−ｎの一方の入力端に入力される。アンドゲ
ート43−1,43−２…,43−ｎの他方の入力端にはイネー
ブル信号発生回路20で生成されたイネーブル信号が入力
されており、このイネーブル信号が「Ｈ」レベルである
ときのみラッチ回路42の出力をスイッチアンプ44−1,44
−２…,44−ｎにそれぞれ与える。スイッチアンプ44−
1,44−２…,44−ｎはそれぞれ、サーマルヘッド50を構
成するｎ個の発熱抵抗体Ｒ−1,R−２…,R−ｎのそれぞ
れに接続されており、入力が「Ｈ」レベルであるときに
のみ＋24Vの駆動電圧を対応する発熱抵抗体に印加す
る。

次に以上のように構成されたサーマルプリンタの動作
を説明する。まず記録動作時に画データが入力される
と、ヘッドコントローラ10がこの画データを取り込み、
画データ処理部30へと与える。画データ処理部30ではシ
フトレジスタ31a〜31cで、記録対象の画素データ（以
下、注目画素データと称する）に対応する画素（注目画
素）およびこの注目画素の周囲に隣接する８つの画素に
対応する画素データが画データ中から抽出される。そし
てこのシフトレジスタ31a〜31cで抽出された９つの画素
データに応じた３ビットのデータが通電時間設定部32か
ら出力される。つまり、注目画素およびこの注目画素の
周囲に隣接する画素の状態に基づいて、注目画素データ
が３ビットデータに変換される。このように１画素に付
き３ビットとされた画データは、ラインメモリ33に記憶
される。なお、通電時間設定部32が出力する３ビットの
データは、例えば次のように設定されている。

注目画素のみ、または注目画素のほかに１つまたは
２つの画素が「黒」である状態では「001」。

注目画素の他に３つ乃至５つの画素が「黒」である
状態では「010」。

注目画素の他に６つ乃至８つの画素が「黒」である
状態では「100」。

注目画素が「白」である状態では「000」。

以上の処理が行われ、ラインメモリ33に１ライン分の
画データが記憶されると、出力制御回路34は、ラインメ
モリ33に記憶された１ライン分の画データのうちの、各
画素データの第１ビット（最下位ビット）のみを順次ラ
インメモリ33から出力された記録データは、ヘッドドラ
イバ40へと入力される。ヘッドドライバ40では、この入
力された記録データをシフトレジスタ41に順次取込む
（第７図中の期間イ）。

一方、ヘッドコントローラ10は、シフトレジスタ41へ
の第１ビットのデータの取り込みが終了したのちに、ラ
ッチ信号LAとして所定時間幅のパルスを出力する（第７
図中のロで示されるパルス）。これにより、シフトレジ
スタ41に保持されているデータがラッチ回路42に取り込
まれ、保持される。

シフトレジスタ41に保持されているデータがラッチ回
路42に取り込まれたのち、出力制御回路34は、ラインメ
モリ33に記憶された１ライン分の画データのうちの、各
画素データの第２ビットのみを順次ラインメモリ33から
出力させる。このようにしてラインメモリ33から出力さ
れた記録データは、前述したのと同様にシフトレジスタ
41に順次取込まれる。（第７図中の期間ハ）。

ところで、イネーブル信号発生回路20では、ヘッドコ
ントローラ10から与えられるタイミング信号に基づき、
ラッチ信号LAのパルスから所定期間後にパルスを発生し
ている。ここでイネーブル信号発生回路20からは、それ
ぞれ異なるパルス幅T_A,T_B,T_C（T_A＜T_B＜T_C）を有するパ
ルスが順次、すなわちパルス幅T_Aのパルス→パルス幅T_B
のパルス→パルス幅T_Cのパルス→T_Aのパルス…の順で出
力される。つまり、イネーブル信号発生回路20が発生す
るイネーブル信号ENは、第７図に示すような信号であ
る。

ここでまず、第７図にニで示すパルス幅T_Aのパルスが
イネーブル信号としてイネーブル信号発生回路20から出
力されると、ヘッドドライバ40のアンドゲート43−１〜
43−ｎがこのT_Aの期間だけON状態となる。このとき、ラ
ッチ回路42には１ライン分の画データのうちの、各画素
データの第１ビットが保持されているから、このデータ
がスイッチアンプ44−１〜44−ｎのそれぞれにT_Aの期間
だけ入力される。かくしてスイッチアンプ44−１〜44−
ｎは、１ライン分の画データのうちの、各画素データの
第１ビットに基づいて、T_Aの期間だけ発熱抵抗体Ｒ−１
〜Ｒ−ｎへの電圧印加の制御を行う。

こののち、シフトレジスタ41への第２ビットのデータ
の取り込みが終了し、ラッチ信号LAとして第７図にホで
示すパルスがヘッドコントローラ10から出力されると、
ラッチ回路42はシフトレジスタ41に保持されているデー
タを取り込み、保持する。続いて、シフトレジスタ41に
保持されているデータがラッチ回路42に取り込まれたの
ち、出力制御回路34は、ラインメモリ33に記憶された１
ライン分の画データのうちの、各画素データの第３ビッ
トのみを順次ラインメモリ33から出力させる。このよう
にしてラインメモリ33から出力された記録データは、前
述したのと同様にシフトレジスタ41に順次取込まれる
（第７図中の期間へ）。

ラッチ信号LAとして第７図にホで示すパルスがヘッド
コントローラ10から出力されてから若干の時間の経過
後、イネーブル信号発生回路20からはイネーブル信号と
してパルス幅T_Bのパルス（第７図にトで示すパルス）が
出力される。これにより、アンドゲート43−１〜43−ｎ
がこのT_Bの期間だけON状態となる。このとき、ラッチ回
路42には１ライン分の画データのうちの、各画素データ
の第２ビットが保持されているから、このデータがスイ
ッチアンプ44−１〜44−ｎのそれぞれにT_Bの期間だけ入
力される。かくしてスイッチアンプ44−１〜44−ｎは、
１ライン分の画データのうちの、各画素データの第２ビ
ットに基づいて、T_Bの期間だけ発熱抵抗体Ｒ−１〜Ｒ−
ｎへの電圧印加の制御を行う。

さらに、シフトレジスタ41への第３ビットのデータの
取り込みが終了し、ラッチ信号LAとして第７図にチで示
すパルスがヘッドコントローラ10から出力されると、ラ
ッチ回路42はシフトレジスタ41に保持されているデータ
を取り込み、保持する。

ラッチ信号LAとして第７図にチで示すパルスがヘッド
コントローラ10から出力されてから若干の時間の経過
後、イネーブル信号発生回路20からはイネーブル信号と
してパルス幅T_Cのパルス（第７図にリで示すパルス）が
出力される。これにより、アンドゲート43−１〜43−ｎ
がこのT_Cの期間だけON状態となる。このとき、ラッチ回
路42には１ライン分の画データのうちの、各画素データ
の第３ビットが保持されているから、このデータがスイ
ッチアンプ44−１〜44−ｎのそれぞれにT_Cの期間だけ入
力される。かくしてスイッチアンプ44−１〜44−ｎは、
１ライン分の画データのうちの、各画素データの第３ビ
ットに基づいて、T_Cの期間だけ発熱抵抗体Ｒ−１〜Ｒ−
ｎへの電圧印加の制御を行う。

以降上述の処理を次ライン以降のラインの画データに
ついて繰り返し行う。

ここで、通電時間設定部32から出力される３ビットの
データは前述したように、抽出した９つの画素のうちの
注目画素のみ、または注目画素のほかに１つまたは２つ
の画素が「黒」である場合には「001」、注目画素の他
に３つ乃至５つの画素が「黒」である場合には「01
0」、注目画素の他に６つ乃至８つの画素が「黒」であ
る場合には「100」、そして注目画素が「白」である場
合には「000」としてある。すなわち、抽出した９つの
画素のうちの注目画素のみ、または注目画素のほかに１
つまたは２つの画素が「黒」である場合には第１ビット
のみが、注目画素の他に３つ乃至５つの画素が「黒」で
ある場合には第２ビットのみが、そして注目画素の他に
６つ乃至８つの画素が「黒」である場合には第３ビット
のみがそれぞれ「１」となっている。

従って、抽出した９つの画素のうちの注目画素のみ、
または注目画素のほかに１つまたは２つの画素が「黒」
である場合には、この注目画素は発熱抵抗体のT_A期間の
電圧印加による発熱によって記録される。注目画素の他
には３つ乃至５つの画素が「黒」である場合には、注目
画素は発熱抵抗体のT_B期間の電圧印加による発熱によっ
て記録される。また注目画素の他に６つ乃至８つの画素
が「黒」である場合には、注目画素は発熱抵抗体のT_C期
間の電圧印加による発熱によって記録される。なお、注
目画素が「白」である場合には得られる３ビットのデー
タは「000」であるので、当然の事ながら発熱抵抗体へ
の電圧印加はなく、画点は形成されない。

かくして、第４図（ａ）に示すように隣接する８画素
が全て白画素である画素、第４図（ｂ）に示すように隣
接する８画素のうちの１つのみが黒画素である画素およ
び第４図（ｃ）に示すように隣接する８画素のうちの２
つが黒画素である画素は、第２図（ａ）〜（ｃ）に示す
ような１画素領域に内接するか小さな画素が記録され
る。また、第４図（ｄ）に示すように隣接する８画素の
うちの３つが黒画素である画素、第４図（ｅ）に示すよ
うに隣接する８画素のうちの４つが黒画素である画素お
よび第４図（ｆ）に示すように隣接する８画素のうちの
５つが黒画素である画素は、第２図（ｄ）〜（ｆ）に示
すような１画素領域から若干はみだす程度の画素が記録
される。さらに第４図（ｇ）に示すように隣接する８画
素のうちの６つが黒画素である画素、第４図（ｈ）に示
すように隣接する８画素のうちの７つが黒画素である画
素および第４図（ｉ）に示すように隣接する８画素のう
ちの８つが黒画素である画素は、第２図（ｇ）〜（ｉ）
に示すような１画素領域に外接する大きな画素が記録さ
れる。

これにより、ベイヤータイプのディザなどの擬似中間
調画像や文字などの黒画素のあまり密集していない領域
では、１画素領域に内接する小さな画素が形成され、良
好な中間調の再現および繊細な文字の記録が行える。ま
た集中的に黒画素が配置された部分、すなわちベタ黒画
像などの領域では、１画素領域を覆う程度の大きな画素
が形成され、十分なベタ黒濃度を得られる。また本実施
例によれば、通電時間設定部32をデータテーブルにより
構成しているので、複雑なロジックを組む必要が無く簡
易な構成により実現でき、かつ仕様変更などに伴い、注
目画素の周囲画素の状態と注目画素の画素サイズとの関
係を変更する場合でも、それを比較的容易に行うことが
可能である。

（第３の実施例）以下、本発明の第３の実施例に付き説明する。

第１図は本発明に係る記録装置を適用して構成された
レーザプリンタの要部構成を示す図である。なお、第１
図と同一部分には同一符号を付し、その詳細な説明は省
略する。

このレーザプリンタは、インタフェース部１、制御部
２、画像メモリ、レーザスキャナユニット（以下、LSU
と称する）６、感光体ドラム７、シフトレジスタ81a,81
b、発光時間設定部82、ANDゲート83およびANDゲート84
を具備して構成される。

シフトレジスタ81a,81bは、それぞれ画データのクロ
ックを転送クロックとしてシフト動作を行う。シフトレ
ジスタ81a,81bは、それぞれ１ライン分の画データに含
まれる画素データと同数のビット数を有している。これ
らのシフトレジスタ81a,81bは、シフトレジスタ81aの最
上位出力がシフトレジスタ81bへと入力されるよう直列
的に接続されている。そして、シフトレジスタ81aから
は、各ビットのうちの連続する７ビットが出力Q_A〜Q_Gと
して出力されている。シフトレジスタ81aのこれらの出
力は、出力Q_A,Q_B,Q_C,Q_E,Q_F,Q_Gが発光時間設定部82へ、
また出力Q_DがANDゲート83の一方の入力端へそれぞれ入
力されている。一方、シフトレジスタ81bからは、シフ
トレジスタ81aの出力Q_C,Q_D,Q_Eと同位の３ビットが出力Q
_H,Q_I,Q_Jとして出力され、ANDゲート84にそれぞれ入力さ
れている。そしてANDゲートの出力Q_Xが、発光時間設定
部82へと入力されている。

従って、シフトレジスタ81a,81bの各出力Q_A〜Q_Jは第
９図に示す位置関係にある10個の画素に対応する画素デ
ータである。

発光時間設定部82は例えばROM（図示せず）を備えて
なり、シフトレジスタ81a,81bから出力される出力Q_A〜Q
_C,Q_E〜Q_GおよびANDゲート84の出力Q_Jを受けて、これら
の各出力の状態から、記録しようとする画素（シフトレ
ジスタ81aの出力Q_Dとして出力される画素データに対応
する画素）の周囲の画素の配列状態を識別し、その配列
状態に応じた発光時間と同等なパルス幅を有するパルス
を設定信号SDとして出力する。この設定信号SDは、AND
ゲート83の他方の入力端に入力される。

ANDゲート83は、シフトレジスタ81aの出力Q_Dと発光時
間設定部82から出力される設定信号SDとの論理積を取
り、結果をLSU6へと出力する。

次に以上のように構成されたレーザプリンタの動作を
説明する。まず記録動作時には、画像メモリ３に格納さ
れた画データが制御部２によって順次読出され、シフト
レジスタ81aに入力される。そしてシフトレジスタ81aに
入力された画データは、シフトレジスタ81a内およびシ
フトレジスタ81b内を順次転送される。ここで、シフト
レジスタ81a,81bは、初期状態では内容がクリアされて
いる。従って、シフトレジスタ81aに２ライン目の画デ
ータの入力が開始された時点にシフトレジスタ81bの最
上位出力として１ライン目の画データが出力される。

発光駆動部67は、ANDゲート83を介して与えられるシ
フトレジスタ81aの出力Q_Dに基づいてレーザダイオード6
2の発光／非発光の制御を行うのであるが、この状態に
おいて発光時間設定部82では次のような処理が行なわれ
ている。

発光時間設定部82は、シフトレジスタ81aから出力さ
れる出力Q_A〜Q_C,Q_E〜Q_GおよびANDゲート84の出力Q_Xを７
ビットのデータとして取り込み、これに対応した設定値
をデータテーブルから取り出し、この設定値に対応する
パルス幅のパルスを所定タイミングで設定信号SDとして
出力する。

具体的には発光時間設定部82には、第10図に示すよう
なデータテーブルが設定されている。この第10図におい
て「黒画素連続数」の項は、シフトレジスタ81aの出力Q
_Dが「Ｈ」レベル、すなわち注目画素が黒画素であると
仮定した場合の注目画素の横方向（主走査方向）への黒
画素の連続数（注目画素もカウントする）であり、シフ
トレジスタ81aの出力Q_A〜Q_C,Q_E〜Q_Gのパターンによって
判別可能なものである。すなわち、出力Q_A〜Q_C,Q_E〜Q_G
が全て「０」であれば、黒画素連続数は「１」となる。
黒画素連続数が「１」となるパターンはこの１通りであ
り、実際はこのパターン「000000」が「黒画素連続数＝
１」の項に対応して設定されている。以下同様に、黒画
素連続数が「２」となるパターン（２通り）、黒画素連
続数が「３」となるパターン（３通り）、黒画素連続数
が「４」となるパターン（４通り）、黒画素連続数が
「５」となるパターン（３通り）、黒画素連続数が
「６」となるパターン（２通り）がそれぞれ「黒画素連
続数」の項に対応して設定されている。そして、黒画素
連続数が「７」となるパターンは出力Q_A〜Q_C,Q_E〜Q_Gが
全て「１」となる１通りであり、パターン「111111」が
「黒画素連続数＝７」の項に対応して設定されている。

そしてこのデータテーブルでは、以上のように設定さ
れた黒画素連続数「１」，「２」…，「７」のそれぞれ
に対してANDゲート84の出力Q_Xが「１」である場合にお
いて、「T_A」，「T_B」…，「T_G」のそれぞれが設定され
ている。しかし、出力Q_Xが「０」である状態において
は、黒画素連続数「５」，「６」，「７」のそれぞれに
対して「T_D」が設定されている。なお、出力Q_Xが「０」
である状態でも黒画素連続数が「４」以下であれば、設
定値は出力Q_Xが「１」の状態と同じである。すなわち、
注目画素に対する設定値は、基本的には主走査方向につ
いての注目画素を含む黒画素連続の連続数（１〜７）に
基づいてT_A〜T_Gの７段階で設定される。しかし、注目画
素の副走査方向に隣接した画素のうちの１つ（本実施例
では上方）および斜めに隣接した２つ（本実施例では上
方）の３つの画素の状態に応じ、この３つの画素のうち
の１つでも白画素があれば、黒画素連続の連続数が
「５」以上である注目画素についての設定値はT_Dに補正
される。

発光時間設定部82では、以上のようなデータテーブル
を参照して得られた設定値のパルス幅のパルスを発生
し、出力する。ここでT_A〜T_Gは、第11図に示すように
［T_A＜T_B…＜T_G≦T₁］なる関係が成り立つように、得た
い画素の大きさに応じて任意に設定されている。なお本
実施例では、T_Gについては［T_G＝T₁］となっている。

このようにして発光時間設定部82から出力された設定
信号SDはANDゲート83に入力され、そのパルス幅の期間
のみANDゲート83をON状態とする。これにより、シフト
レジスタ81aの出力Q_Dは、このANDゲート83がON状態とな
った期間のみANDゲート83を通過し、発光駆動部67へと
入力される。

発光駆動部67は、ANDゲート83の出力信号が「Ｈ」レ
ベルである期間のみレーザダイオード62を発光させる。

かくして、主走査方向についての黒画素連続数が大き
い画素、すなわち黒画素の集中度の高い画素ほど（副走
査方向に隣接した画素のうちの１つおよび斜めに隣接し
た２つの３つの画素の状態により補正される）長い露光
時間での記録が行われ、サイズの大きな画素が形成され
る。逆に、主走査方向についての黒画素連続数が小さい
画素、すなわち黒画素の集中度の低い画素ほど（副走査
方向に隣接した画素のうちの１つおよび斜めに隣接した
２つの３つの画素の状態により補正される）短い露光時
間での記録が行われ、サイズの小さな画素が形成され
る。

これにより、ベイヤータイプのディザなどの擬似中間
調画像や文字などの黒画素のあまり密集していない領域
では、例えば１画素領域からはみ出さないような小さな
画素が形成され、良好な中間調の再現および繊細な文字
の記録が行える。また集中的に黒画素が配置された部
分、すなわちベタ黒画像などの領域では、例えば１画素
領域を覆うような大きな画素が形成され、十分なベタ黒
濃度を得られる。また本実施例によれば、発光時間設定
部82をデータテーブルにより構成しているので、複雑な
ロジックを組む必要が無く簡易な構成により実現でき、
かつ仕様変更などに伴い、注目画素の周囲画素の状態と
注目画素の画素サイズとの関係を変更する場合でも、そ
れを比較的容易に行うことが可能である。

なお本発明は上記各実施例に限定されるものではな
く、次のような変更実施が可能である。

状態の認識を行う画素の数およびその配列は上記各
実施例に挙げたものには限定されず、任意であって良
い。またこれらの状態の認識を行う画素は連続している
必要はなく、離隔していても良い。

上記各実施例では、画素の大きさを発光時間および
発熱抵抗体への電圧印加時間（発熱時間）により変化さ
せるものとしているが、発光光量および発熱抵抗体への
印加電圧値（発熱量）やその他の要素あるいはそれらの
組み合わせによっても良い。

上記各実施例ではレーザダイオード62の発光時間お
よび発熱抵抗体Ｒ−１〜Ｒ−ｎの電圧印加時間を３段階
あるいは７段階としているが、これも任意の値であって
良い。

上記各実施例では、本発明に係る記録装置をレーザ
プリンタおよびサーマルプリンタに適用しているが、例
えばインクジェットプリンタ、LEDプリンタやLCDプリン
タなどの他の電子写真記録装置よおび静電記録装置等に
も適用可能である。このとき、インクジェットプリンタ
であれば、第１の実施例と同様な手法が適し、またLED
プリンタやLCDプリンタなどの他の電子写真記録装置お
よび静電記録装置であれば、第２の実施例と同様な手法
が適する。

上記第１の実施例では、反転現像方式のレーザプリ
ンタを例示して説明しているが、論理を逆に考えれば容
易に正転現像方式にも適用可能である。

このほか、本発明の要旨を逸脱しない範囲で種々の
変形実施が可能である。

［発明の効果］本発明によれば、それぞれ画素の形成／非形成を示し
た画素データの配列である画データに応じて、画素形成
手段により画素を形成することによって記録を行う記録
装置において、前記画データのうちの注目画素データに
ついて、当該注目画素データに応じて形成される画素の
大きさを示す画素サイズ設定信号を、当該注目画素デー
タが示す画素の横方向、縦方向および斜方向に並んだ所
定の画素の状態に応じて出力するデータテーブルで出力
し、前記画データのうちの各画素データに応じて画素の
形成を行う際、前記画素サイズ設定手段で各画素データ
について出力された画素サイズ設定信号が示す画素サイ
ズの画素を形成するべく、例えば１画素の形成を行う形
成時間または１画素の形成を行う形成エネルギー量を変
化させるよう画素形成手段を制御するようにしたので、
疑似中間調画像や文字などの画像とベタ黒画像のどの画
像との両方を、たとえ１枚分の画像中に両画像が混在し
ていたとしても良好に記録でき、しかも簡易、かつ柔軟
に設定変更が可能な構成で実現できる記録装置となる。

【図面の簡単な説明】

第１図乃至第５図は本発明の第１の実施例を説明する図
であり、第１図は本実施例に係る記録装置を適用して構
成されたレーザプリンタの要部構成を示す図、第２図は
第１図中のシフトレジスタ4a〜4cで抽出される画素の配
列を示す図、第３図は第１図中の各部の信号図、第４図
は画素の記録例を示す図、第５図はベタ黒画像の記録例
を示す図、第６図および第７図は本発明の第２の実施例
を説明する図であり、第６図は本実施例に係る記録装置
を適用して構成されたサーマルプリンタの要部構成を示
す図、第７図は動作タイムチャート、第８図乃至第11図
は本発明の第３の実施例を説明する図であり、第８図は
本実施例に係る記録装置を適用して構成されたレーザプ
リンタの要部構成を示す図、第９図は第８図中のシフト
レジスタ81a,81bで抽出される画素の配列を示す図、第1
0図は第８図中の発光時間設定部82に設定されたデータ
テーブルを模式的に示す図、第11図は第８図中の発光時
間設定部82の出力信号を説明する図、第12図乃至第14図
はそれぞれ従来技術を説明する図である。１……インタフェース部、２……制御部、３……画像メ
モリ、4a,4b,4c……シフトレジスタ、５……発光時間設
定部、６……レーザスキャナユニット（LSU）、61……
レーザ光、62……レーザダイオード、67……発光駆動
部、10……ヘッドコントローラ、20……イネーブル信号
発生回路、30……画データ処理部、31a,31b,31c……シ
フトレジスタ、32……通電時間設定部、33……ラインメ
モリ、34……出力制御回路、40……ヘッドドライバ、50
……サーマルヘッド、81a,81b……シフトレジスタ、82
……発光時間設定部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者藍原政芳東京都日野市旭が丘３丁目１番地の１株式会社東芝日野工場内 (72)発明者南日俊彦東京都日野市旭が丘３丁目１番地の１株式会社東芝日野工場内 (72)発明者寺崎政則東京都日野市旭が丘３丁目１番地の１株式会社東芝日野工場内 (72)発明者中村鐵也東京都日野市旭が丘３丁目１番地の１株式会社東芝日野工場内 (72)発明者福山広高東京都日野市旭が丘３丁目１番地の１株式会社東芝日野工場内 (56)参考文献特開平２−274568（ＪＰ，Ａ) 特開平２−45167（ＪＰ，Ａ) 特開平１−227573（ＪＰ，Ａ) 特開平３−47763（ＪＰ，Ａ) 特開平１−175460（ＪＰ，Ａ) 特開平３−89776（ＪＰ，Ａ) 特開平３−243368（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) B41J 2/52 H04N 1/23

Claims

(57)【特許請求の範囲】

【請求項１】多数の画素を２次元的に配列してなる画像
を記録するものであり、それぞれ画素の形成／非形成を
示した画素データの配列である画データに応じて、画素
形成手段により画素を形成することによって記録を行う
記録装置において、前記画データのうちの注目画素データについて、当該注
目画素データに応じて形成される画素の大きさを示す画
素サイズ設定信号を、当該注目画素データが示す画素の
横方向、縦方向および斜方向に並んだ所定の画素の状態
に応じて出力するデータテーブルと、前記画データのうちの各画素データに応じて画素の形成
を行う際、前記画素サイズ設定手段で各画素データにつ
いて出力された画素サイズ設定信号が示す画素サイズの
画素を形成するよう画素形成手段を制御する画素形成制
御手段とを具備したことを特徴とする記録装置。
【請求項２】画素形成制御手段は１画素の形成を行う形
成時間を変化させることにより画素のサイズを制御する
ことを特徴とする請求項（１）記載の記録装置。
【請求項３】画素形成制御手段は１画素の形成を行う形
成エネルギー量を変化させることにより画素のサイズを
制御することを特徴とする請求項（１）記載の記録装
置。