JP2963855B2 - 半導体素子の重畳測定マーク及びこれを用いた半導体素子の多重パターン間の重畳誤差測定方法 - Google Patents

半導体素子の重畳測定マーク及びこれを用いた半導体素子の多重パターン間の重畳誤差測定方法

Info

Publication number
JP2963855B2
JP2963855B2 JP6325103A JP32510394A JP2963855B2 JP 2963855 B2 JP2963855 B2 JP 2963855B2 JP 6325103 A JP6325103 A JP 6325103A JP 32510394 A JP32510394 A JP 32510394A JP 2963855 B2 JP2963855 B2 JP 2963855B2
Authority
JP
Japan
Prior art keywords
mark
superimposed
semiconductor device
superposition
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6325103A
Other languages
English (en)
Other versions
JPH0831897A (ja
Inventor
相 萬 ▲べい▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19372791&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2963855(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH0831897A publication Critical patent/JPH0831897A/ja
Application granted granted Critical
Publication of JP2963855B2 publication Critical patent/JP2963855B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子の重畳測定マ
ーク及びこれを用いた半導体素子の重畳パターン間の重
畳誤差測定方法に関するものであって、特に半導体製造
工程で多層間に各々重畳され形成される各パターンの相
互の重畳誤差を重畳測定装置（Over-lay Measurement M
echanism ）によって測定することにおいて、測定時間
及び測定回数を減らすことのできる半導体素子の重畳測
定マーク及びこれを用いた半導体素子の多重パターン間
の重畳誤差測定方法に関するものである。
【０００２】
【従来の技術】一般に、重畳測定装置は半導体の製造工
程時プロダクトのダイス（ProductDai ）上に形成され
る多重パターン間の重畳誤差を測定する時、用いられ
る。図２は多重パターンの重畳誤差を測定するための従
来の方法を説明するために示した重畳測定マークの平面
図である。
【０００３】重畳測定マークはウェーハのスクライブラ
イン上に多数のマスクを用いて形成される。前記多数の
マスクはウェーハのプロダクトのダイス上にパターンを
形成する時、用いられるものと同一なものである。図１
のレイアウトによって重畳測定マークを形成するため
に、図１の伝導領域Ｈに対応される図２の外側の重畳測
定マーク１はパターンマスクを用いてスクライブライン
（示しない）上に形成される。
【０００４】その後、図１のコンタクト領域Ｆ，Ｇに対
応される図２の内側の重畳測定マーク２はコンタクトマ
スクを用いて前記スクライブライン上に形成される。前
記内側マーク２は前記外側のマーク１の内側に形成され
る。前記外側マーク１は伝導物質から形成され、前記内
側マーク２はフォトレジストから形成される。
【０００５】重畳誤差測定方法において、二個のマーク
１，２の間の距離ＡとＡ’はＸ−軸での重畳の程度によ
って測定され、前記二個の距離間の差Ａ−Ａ’はＸ−軸
の重畳誤差になる。同様に前記二個のマーク１，２の間
の距離ＢとＢ’間の差Ｂ−Ｂ’はＹ−軸での重畳の程度
によって測定され、前記二個の距離間の差Ｂ−Ｂ’はＹ
−軸での重畳誤差になる。
【０００６】
【発明が解決しようとする課題】前記方法は二つのパタ
ーン間の重畳誤差のみ測定することができる。したがっ
て、プロダクトのダイス上に形成される３個以上のパタ
ーン間に重畳誤差を測定するために、前記のような重畳
測定マークをスクライブラインの別途の位置に形成する
方法によって２個のパターンずつ重畳誤差を測定しなけ
ればならない。
【０００７】このために重畳誤差を測定するパターン数
によって何回も測定しなければならず、また重畳測定マ
ークを位置させるための余裕空間が必要である。さら
に、多数のパターンの重畳誤差を測定するためには重畳
測定装置の測定プログラムを別途に準備しなければなら
ないという煩しさがある。
【０００８】したがって、本発明はウェーハのプロダク
トのダイス上に形成される多重パターン間の重畳誤差が
一回で測定できるようにした半導体素子の重畳測定マー
ク及びこれを用いた半導体素子の多重パターン間の重畳
誤差測定方法を提供することにその目的がある。
【０００９】
【課題を解決するための手段】前述の目的を達成するた
めの本発明の多重パターン間の重畳誤差測定方法はプロ
ダクトダイス上に形成された第１パターンと第３パター
ン間のマージンを考慮し形成される第１マスクによって
スクライブラインのＹ−軸に平行な状態で一定間隔が離
隔するように２個の第１重畳マークを形成する段階と、
前記第１重畳マークに重ねずに、プロダクトダイス上に
形成された第２パターンと前記第３パターン間のマージ
ンを考慮し形成される第２マスクによって前記スクライ
ブラインのＸ−軸に平行な状態で一定間隔が離隔するよ
うに２個の第２重畳マークを形成する段階と、前記第３
パターンを形成することに用いられる第３マスクによっ
て前記第１重畳マークと前記第２重畳マークの内側に第
３重畳マークを形成する段階と、前記第１重畳マークと
前記第３重畳マーク間の距離を測定し、前記第２重畳マ
ークと前記第３重畳マークの間の距離を測定する段階か
らなることを特徴とする。
【００１０】
【作用】前述した手段によれば、上記のように構成する
ことにより重量測定マークを形成することで、測定時間
およびパターン形成の余裕空間を減らす。
【００１１】
【実施例】図４は図３のレイアウトに対応する重畳測定
マークを示した平面図である。本発明は図３及び図４を
参照して説明する。図３にはコンタクト領域21、第一伝
導領域22及び第２伝導領域23が示される。第２伝導領域
23と第１伝導領域22の間の重畳誤差を考慮することにお
いてＹ−軸マージンはＸ−軸マージンよりもっと重要で
ある。すなわち、距離Ｙ１が重畳誤差を決定する重要な
要素になる。
【００１２】一方、第２伝導領域23とコンタクト領域21
の間の重量誤差を考慮することにおいて、Ｘ−軸マージ
ンはＹ−軸マージンよりもっと重要である。すなわち、
距離Ｘ１が重量誤差を決定する重要な要素になる。
【００１３】図３に示された３個の層の多重パターン間
の重畳誤差を一回で測定するために、図４に示された重
畳測定マークが得られる。すなわち、第１重畳マーク11
は図３の距離Ｘ１を考慮し形成された第１マスクによっ
てスクライブライン（図４に示さない）のＹ−軸に平行
な状態で互いに一定間隔が離隔するように形成される。
【００１４】２個の第２重畳マーク12は図３の距離Ｙ１
を考慮し形成された第２マスクによって前記スクライブ
ラインのＸ−軸に平行な状態で互いに一定間隔が離隔す
るように形成される。前記第１及び第２重畳マーク11，
12は互いに重ねないように形成される。このために前記
第１及び第２重畳マーク11，12によって四角の外側ボッ
クスが得られる。その後、第３重畳マーク13は第２伝導
領域23を形成するための第３マスクによって前記外側ボ
ックスの内側に形成される。
【００１５】前記第１及び第２重畳マーク11，12は伝導
物質から形成され、前記第３重畳マーク13はフォトレジ
ストから形成される。しかしながら、前記第３重畳マー
ク13が伝導物質から形成される場合、前記第１及び第２
重畳マーク11，12のうちいずれかの一つはフォトレジス
トから形成されなければならない。
【００１６】前記の方法として図４に示された重畳測定
マークが形成されたのち、第１重畳マーク11と第３重畳
マーク13の間の距離Ｘ１と第２重畳マーク12と第３重畳
マーク13の間の距離Ｙ１は重畳測定装置によって測定さ
れる。重畳誤差は距離Ｘ１とＹ１によって決定される。
【００１７】測定度を高めるために、前記第１重畳マー
ク11と前記第２重畳マーク12は互いに隣接される部分で
０．５〜２μｍの離隔距離を置いて０°ないし９０°の
角度で傾斜して形成する。しかしながら、４５°の角度
で傾斜して形成することが望ましい。
【００１８】
【発明の効果】前述した本発明はとても重要である重量
測定マークを形成し測定時間およびパターン形成の余裕
空間を減らすことができ、重量測定装置によって容易に
多層間の重畳誤差を測定したのち重畳の程度を比較しや
すく、多層間の重畳誤差の測定を簡素化させることによ
って、生産工程を短縮せしめることができる。
【図面の簡単な説明】
【図１】２個のパターンを示した半導体素子のレイアウ
トである。
【図２】パターンの重畳誤差を測定する従来の方法を説
明するために示した重畳測定マークの平面図である。
【図３】３個のパターンを示した半導体素子のレイアウ
トである。
【図４】本発明によるパターンの重畳誤差を測定する方
法を説明するために示した重畳測定マークの平面図であ
る。
【符号の説明】
１：外側ボックス ２：内側ボックス 11：第１重畳マーク 12：第２重畳マー
ク 13：第３重畳マーク 21：コンタクト領
域 22：第１伝導領域 23：第２伝導領域

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子の重畳測定マークにおいて、
    スクライブラインのＹ−軸に平行な状態で一定間隔が離
    隔するように形成される２個の第１重畳マークと、前記
    スクライブラインのＸ−軸に平行な状態で一定間隔が離
    隔するように形成される２個の第２重畳マークと、前記
    第１及び第２重畳マークによって形成された四角形の外
    側ボックスの内側に形成される第３重畳マークからなる
    ことを特徴とする半導体素子の重畳測定マーク。
  2. 【請求項２】第１請求項において、前記第１重畳マーク
    と前記第２重畳マークは互いに隣接される部分で０．５
    〜２μｍの離隔距離をおいて０°ないし９０°の角度で
    傾斜して形成されることを特徴とする半導体素子の重畳
    測定マーク。
  3. 【請求項３】第２請求項において、前記第１重畳マーク
    と前記第２重畳マークは互いに隣接される部分で０．５
    〜２μｍの離隔距離を置いて４５°の角度で傾斜して形
    成されたことを特徴とする半導体素子の重畳測定マー
    ク。
  4. 【請求項４】第１請求項において、前記第１、第２及び
    第３重畳マークのうちいずれかの一つはフォトレジスト
    から形成され、残りの重畳マークは伝導物質から形成さ
    れることを特徴とする半導体素子の重畳測定マーク。
  5. 【請求項５】 半導体素子の多重パターン間の重畳誤差
    測定方法において、プロダクトダイス（Ｐｒｏｄｕｃｔ
    ｄｉｃｅ）上に形成された第１パターンと第３パター
    ン間のマージンを考慮し形成される第１マスクによって
    スクライブラインのＹ−軸に平行な状態で一定間隔が離
    隔するように２個の第１重畳マークを形成する段階と、
    前記第１重畳マークに重ねずに、プロダクトダイス上に
    形成された第２パターンと前記第３パターン間のマージ
    ンを考慮し形成される第２マスクによって前記スクライ
    ブラインのＸ−軸に平行な状態で一定間隔が離隔するよ
    うに２個の第２重畳マークを形成する段階と、前記第３
    パターンを形成することに用いられる第３マスクによっ
    て前記第１重畳マークと前記第２重畳マークの内側に第
    ３重畳マークを形成する段階と、前記第１重畳マークと
    前記第３重畳マークの間の距離を測定し、前記第２重畳
    マークと前記第３重畳マークの間の距離を測定する段階
    からなることを特徴とする半導体素子の多重パターン間
    の重畳誤差測定方法。
  6. 【請求項６】第５請求項において、前記第１重畳マーク
    と前記第２重畳マークは互いに隣接される部分から０．
    ５〜２μｍの離隔距離をおいて０°ないし９０°の角度
    で傾斜して形成されたことを特徴とする半導体素子の多
    重パターン間の重畳誤差測定方法。
  7. 【請求項７】第６請求項において、前記第１重畳マーク
    と前記第２重畳マークは互いに隣接される部分で０．５
    〜２μｍの離隔距離を置いて４５°の角度で傾斜して形
    成されたことを特徴とする半導体素子の多重パターン間
    の重畳誤差測定方法。
  8. 【請求項８】第５請求項において、前記第１、第２及び
    第３重畳マークのうち、いずれかの一つはフォトレジス
    トから形成され、残りの重畳マークは伝導物質から形成
    されることを特徴とする半導体素子の多重パターン間の
    重畳誤差測定方法。
JP6325103A 1993-12-27 1994-12-27 半導体素子の重畳測定マーク及びこれを用いた半導体素子の多重パターン間の重畳誤差測定方法 Expired - Fee Related JP2963855B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93-29789 1993-12-27
KR1019930029789A KR970010666B1 (ko) 1993-12-27 1993-12-27 반도체 소자의 패턴 중첩오차 측정방법

Publications (2)

Publication Number Publication Date
JPH0831897A JPH0831897A (ja) 1996-02-02
JP2963855B2 true JP2963855B2 (ja) 1999-10-18

Family

ID=19372791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6325103A Expired - Fee Related JP2963855B2 (ja) 1993-12-27 1994-12-27 半導体素子の重畳測定マーク及びこれを用いた半導体素子の多重パターン間の重畳誤差測定方法

Country Status (4)

Country Link
US (1) US5498500A (ja)
JP (1) JP2963855B2 (ja)
KR (1) KR970010666B1 (ja)
CN (1) CN1055787C (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0168772B1 (ko) * 1994-03-10 1999-02-01 김주용 포토마스크 및 그를 이용한 반도체 장치 제조 방법
US5699282A (en) * 1994-04-28 1997-12-16 The United States Of America As Represented By The Secretary Of Commerce Methods and test structures for measuring overlay in multilayer devices
US5601957A (en) 1994-06-16 1997-02-11 Nikon Corporation Micro devices manufacturing method comprising the use of a second pattern overlying an alignment mark to reduce flattening
KR0170909B1 (ko) * 1995-09-27 1999-03-30 김주용 반도체 소자의 오버레이 검사방법
KR0156422B1 (ko) * 1995-10-05 1999-02-01 김광호 반도체장치 제조용 레티클
US5631112A (en) * 1995-11-16 1997-05-20 Vanguard International Semiconductor Corporation Multiple exposure method for photo-exposing photosensitive layers upon high step height topography substrate layers
JPH09166416A (ja) * 1995-12-13 1997-06-24 Mitsubishi Electric Corp レチクルパターンの相対的位置ずれ量計測方法およびレチクルパターンの相対的位置ずれ量計測装置
KR0164078B1 (ko) * 1995-12-29 1998-12-15 김주용 노광 에너지와 포커스를 모니터 하는 오버레이 마크
KR0172801B1 (ko) * 1996-06-24 1999-03-20 김주용 공정 마진 테스트용 포토 마스크와 테스트 방법
KR19980030438A (ko) * 1996-10-29 1998-07-25 김영환 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법
US6077756A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing
US6042972A (en) * 1998-06-17 2000-03-28 Siemens Aktiengesellschaft Phase shift mask having multiple alignment indications and method of manufacture
US6228705B1 (en) * 1999-02-03 2001-05-08 International Business Machines Corporation Overlay process for fabricating a semiconductor device
JP3371852B2 (ja) 1999-07-09 2003-01-27 日本電気株式会社 レチクル
US6395432B1 (en) * 1999-08-02 2002-05-28 Micron Technology, Inc. Methods of determining processing alignment in the forming of phase shift regions
US6251745B1 (en) * 1999-08-18 2001-06-26 Taiwan Semiconductor Manufacturing Company Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits
US6362491B1 (en) 1999-10-01 2002-03-26 Taiwan Semiconductor Manufacturing Company Method of overlay measurement in both X and Y directions for photo stitch process
US7200459B1 (en) * 2000-01-04 2007-04-03 Advanced Micro Devices, Inc. Method for determining optimal photolithography overlay targets based on process performance and yield in microelectronic fabrication
KR100680936B1 (ko) * 2000-01-07 2007-02-08 주식회사 하이닉스반도체 반도체소자의 중첩도 검사방법
US7095885B1 (en) 2000-03-01 2006-08-22 Micron Technology, Inc. Method for measuring registration of overlapping material layers of an integrated circuit
US6727989B1 (en) 2000-06-20 2004-04-27 Infineon Technologies Ag Enhanced overlay measurement marks for overlay alignment and exposure tool condition control
JP2002025882A (ja) * 2000-06-30 2002-01-25 Hitachi Electronics Eng Co Ltd パターンの重ね合わせ誤差測定装置および方法
US6218200B1 (en) * 2000-07-14 2001-04-17 Motorola, Inc. Multi-layer registration control for photolithography processes
US6436595B1 (en) 2001-02-08 2002-08-20 International Business Machines Corporation Method of aligning lithographically printed product layers using non-zero overlay targets
US6486956B2 (en) 2001-03-23 2002-11-26 Micron Technology, Inc. Reducing asymmetrically deposited film induced registration error
US6694498B2 (en) 2001-12-13 2004-02-17 Internationl Business Machines Corporation Feed-forward lithographic overlay offset method and system
US7175951B1 (en) 2002-04-19 2007-02-13 Taiwan Semiconductor Manufacturing Company Two mask in-situ overlay checking method
KR100899387B1 (ko) * 2002-12-28 2009-05-27 주식회사 하이닉스반도체 반도체 소자의 오버레이 마크 및 그 제조 방법
DE10345524B4 (de) * 2003-09-30 2005-10-13 Infineon Technologies Ag Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops
US7160654B2 (en) * 2003-12-02 2007-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of the adjustable matching map system in lithography
US7333173B2 (en) * 2004-04-06 2008-02-19 Taiwan Semiconductor Manufacturing Company Method to simplify twin stage scanner OVL machine matching
KR100714280B1 (ko) * 2006-04-27 2007-05-02 삼성전자주식회사 오버레이 계측설비 및 그를 이용한 오버레이 계측방법
KR100741989B1 (ko) * 2006-06-23 2007-07-23 삼성전자주식회사 오버레이 마크 및 이를 이용한 오버레이 측정 방법
US9927718B2 (en) * 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
CN102543956B (zh) * 2010-12-08 2016-07-06 无锡华润上华科技有限公司 多层套刻标记
NL2009294A (en) * 2011-08-30 2013-03-04 Asml Netherlands Bv Method and apparatus for determining an overlay error.
US8908181B2 (en) * 2012-06-28 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay mark and method of measuring the same
US9081287B2 (en) * 2012-12-20 2015-07-14 Kla-Tencor Corporation Methods of measuring overlay errors in area-imaging e-beam lithography
US9530199B1 (en) * 2015-07-13 2016-12-27 Applied Materials Israel Ltd Technique for measuring overlay between layers of a multilayer structure
CN107037692B (zh) * 2016-02-03 2019-03-22 中芯国际集成电路制造(上海)有限公司 掩膜组件及对准量测方法
CN107305321A (zh) * 2016-04-21 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种检验光刻对准精度的方法
JP6730851B2 (ja) * 2016-06-01 2020-07-29 キヤノン株式会社 決定方法、形成方法、プログラム、および物品の製造方法
US9786569B1 (en) * 2016-10-26 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay measurement and compensation in semiconductor fabrication
CN108628107A (zh) * 2018-04-13 2018-10-09 上海华力集成电路制造有限公司 套刻误差测量方法及套刻标记
KR102440758B1 (ko) * 2021-08-17 2022-09-06 (주)오로스 테크놀로지 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 소자의 제조방법
TWI809830B (zh) * 2022-02-16 2023-07-21 南亞科技股份有限公司 在半導體製造期間確定一疊對誤差的方法
US12117735B2 (en) 2022-02-16 2024-10-15 Nanya Technology Corporation Method of determining overlay error during semiconductor fabrication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883359A (en) * 1984-02-28 1989-11-28 Canon Kabushiki Kaisha Alignment method and pattern forming method using the same
JPH0260120A (ja) * 1988-08-25 1990-02-28 Mitsubishi Electric Corp 重ね合せ精度評価方法
JP2812620B2 (ja) * 1992-09-28 1998-10-22 シャープ株式会社 電子写真感光体

Also Published As

Publication number Publication date
US5498500A (en) 1996-03-12
KR970010666B1 (ko) 1997-06-30
CN1109215A (zh) 1995-09-27
JPH0831897A (ja) 1996-02-02
CN1055787C (zh) 2000-08-23
KR950021313A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
JP2963855B2 (ja) 半導体素子の重畳測定マーク及びこれを用いた半導体素子の多重パターン間の重畳誤差測定方法
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
JP2001230195A (ja) 位置合わせ精度計測マーク
KR100256815B1 (ko) 확대/축소 크기 측정용 마크
JPH1187213A (ja) 重ね合わせ精度測定用パターン
JP2001168002A (ja) 半導体装置およびその製造に用いるフォトマスクならびにその重ね合わせ精度向上方法
JPH1131649A (ja) パターン寸法と重ね合わせ精度の測定パターン及びその測定方法
JPH1174189A (ja) マスクの位置ずれ検出用マーク
JPH07142326A (ja) マスク重ね合わせ方法
JP2000294487A (ja) 半導体装置製造用重ね合わせ測定マークの配置構造
JP2530950Y2 (ja) 基板のアライメントパターン
JPH01215022A (ja) 半導体装置の製造方法
KR19980043616A (ko) 포토마스크
JP2513540Y2 (ja) アライメント測定装置
KR960007621B1 (ko) 반도체 소자의 중첩 오차 보정방법
JP2587614B2 (ja) 半導体装置
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크
JPH10177946A (ja) 露光精度測定パターン及び露光精度測定方法
KR100223272B1 (ko) 중첩 오차 측정마크 및 이를 이용한 중첩 오차 보상방법
JPH0547621A (ja) 半導体製造プロセスにおけるマスク合わせ方法
JPH116725A (ja) 重ね合わせ精度測定方法
JPH03167817A (ja) 露光装置
JP2000133572A (ja) 重ね合わせ精度測定用パターン
JPS6334266Y2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120806

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees