KR950021313A - 반도체 소자의 패턴 중첩오차 측정방법 - Google Patents

반도체 소자의 패턴 중첩오차 측정방법 Download PDF

Info

Publication number
KR950021313A
KR950021313A KR1019930029789A KR930029789A KR950021313A KR 950021313 A KR950021313 A KR 950021313A KR 1019930029789 A KR1019930029789 A KR 1019930029789A KR 930029789 A KR930029789 A KR 930029789A KR 950021313 A KR950021313 A KR 950021313A
Authority
KR
South Korea
Prior art keywords
pattern
patterns
error
overlap
measuring
Prior art date
Application number
KR1019930029789A
Other languages
English (en)
Other versions
KR970010666B1 (ko
Inventor
배상만
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19372791&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR950021313(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930029789A priority Critical patent/KR970010666B1/ko
Priority to CN94120777A priority patent/CN1055787C/zh
Priority to US08/364,047 priority patent/US5498500A/en
Priority to JP6325103A priority patent/JP2963855B2/ja
Publication of KR950021313A publication Critical patent/KR950021313A/ko
Application granted granted Critical
Publication of KR970010666B1 publication Critical patent/KR970010666B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 반도체 소장의 패턴 중첩오차 측정방법에 관한 것으로, 반도체 제조시 다수 형성된 패턴간의 중첩오차를 중첩측정장치(Overlay Measurement Mechanism)로 측정함에 있어, 다층을 이루는 제1패턴, 제2패턴 및 제3패턴을 형성하여 이들을 중첩마크로 하여 패턴간의 중첩오차를 한번에 측정할 수 있는 반도체 소장의 패턴 중첩오차 측정방법에 관해 기술된다.

Description

반도체 소자의 패턴 중첩오차 측정방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 패턴 중접오차를 측정하는 방법을 설명하기 위해 도시한 다층간 중첩측정마크 패턴의 평면도.
제3도는 본 발명의 일실시예를 도시한 반도체 소자의 평면도.

Claims (6)

  1. 반도체 소자의 패턴 중첩오차 측정방법에 있어서, 다층을 이루는 쟤1패턴(11), 제2패턴(12) 및 제3패턴(13)을 형성하여 이들을 중첩마크로 하여 중첩측정장치로서 각 패턴간의 측정오차를 측정하는 것을 특징으로 하는 반도체 소장의 패턴 중첩오차 측정방법.
  2. 제1항에 있어서, 상기 제1패턴(11)을 형성한 후 제2패턴(12)을 형성하고, 이들 두 패턴과 중첩오차를 측정하고자 하는 패턴으로 제3패턴(13)을 형성하는 것을 특징으로 하는 반도체 소장의 패턴 중첩오차 측정방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 및 제2패턴(11 및 12)은 도전층 패턴이고, 상기 제3패턴(13)은 포토레지스트 패턴이 되는 측정마크 패턴인 것을 특징으로 하는 반도체 소장의 패턴 중첩오차 측정방법.
  4. 제1항 또는 제2항에 있어서, 상기 제3패턴(13)이 도전층 패턴이고, 상기 제1 및 제2패턴(11 및 12)중 다른 하나가 포토레지스트 패턴이 되는 측정마크 패턴인 것을 특징으로 하는 반도체 소장의 패턴 중첩오차 측정 방법.
  5. 제1항 또는 제2항에 있어서, 상기 제1 및 제2패턴(11 및 12)은 바깥쪽 박스를 이루고, 상기 제3패턴(13)은 안쪽 박스를 이루는 마크패턴인 것을 특징으로 하는 반도체 소장의 패턴 중첩오차 측정방법.
  6. 제5항에 있어서, 상기 제1 및 2패턴(11 및 12)이 인접하는 부분은 0.5∼2㎛ 정도로 이격 거리를 둔 45°경사 패턴을 이루거나 어느 한쪽 방향으로 0°또는 90°치우친 패턴인 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930029789A 1993-12-27 1993-12-27 반도체 소자의 패턴 중첩오차 측정방법 KR970010666B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930029789A KR970010666B1 (ko) 1993-12-27 1993-12-27 반도체 소자의 패턴 중첩오차 측정방법
CN94120777A CN1055787C (zh) 1993-12-27 1994-12-27 在多层图形间测量重叠误差的重叠测量标记和方法
US08/364,047 US5498500A (en) 1993-12-27 1994-12-27 Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark
JP6325103A JP2963855B2 (ja) 1993-12-27 1994-12-27 半導体素子の重畳測定マーク及びこれを用いた半導体素子の多重パターン間の重畳誤差測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029789A KR970010666B1 (ko) 1993-12-27 1993-12-27 반도체 소자의 패턴 중첩오차 측정방법

Publications (2)

Publication Number Publication Date
KR950021313A true KR950021313A (ko) 1995-07-26
KR970010666B1 KR970010666B1 (ko) 1997-06-30

Family

ID=19372791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029789A KR970010666B1 (ko) 1993-12-27 1993-12-27 반도체 소자의 패턴 중첩오차 측정방법

Country Status (4)

Country Link
US (1) US5498500A (ko)
JP (1) JP2963855B2 (ko)
KR (1) KR970010666B1 (ko)
CN (1) CN1055787C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680936B1 (ko) * 2000-01-07 2007-02-08 주식회사 하이닉스반도체 반도체소자의 중첩도 검사방법

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0168772B1 (ko) * 1994-03-10 1999-02-01 김주용 포토마스크 및 그를 이용한 반도체 장치 제조 방법
US5699282A (en) * 1994-04-28 1997-12-16 The United States Of America As Represented By The Secretary Of Commerce Methods and test structures for measuring overlay in multilayer devices
US5601957A (en) 1994-06-16 1997-02-11 Nikon Corporation Micro devices manufacturing method comprising the use of a second pattern overlying an alignment mark to reduce flattening
KR0170909B1 (ko) * 1995-09-27 1999-03-30 김주용 반도체 소자의 오버레이 검사방법
KR0156422B1 (ko) * 1995-10-05 1999-02-01 김광호 반도체장치 제조용 레티클
US5631112A (en) * 1995-11-16 1997-05-20 Vanguard International Semiconductor Corporation Multiple exposure method for photo-exposing photosensitive layers upon high step height topography substrate layers
JPH09166416A (ja) * 1995-12-13 1997-06-24 Mitsubishi Electric Corp レチクルパターンの相対的位置ずれ量計測方法およびレチクルパターンの相対的位置ずれ量計測装置
KR0164078B1 (ko) * 1995-12-29 1998-12-15 김주용 노광 에너지와 포커스를 모니터 하는 오버레이 마크
KR0172801B1 (ko) * 1996-06-24 1999-03-20 김주용 공정 마진 테스트용 포토 마스크와 테스트 방법
KR19980030438A (ko) * 1996-10-29 1998-07-25 김영환 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법
US6077756A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing
US6042972A (en) * 1998-06-17 2000-03-28 Siemens Aktiengesellschaft Phase shift mask having multiple alignment indications and method of manufacture
US6228705B1 (en) * 1999-02-03 2001-05-08 International Business Machines Corporation Overlay process for fabricating a semiconductor device
JP3371852B2 (ja) 1999-07-09 2003-01-27 日本電気株式会社 レチクル
US6395432B1 (en) * 1999-08-02 2002-05-28 Micron Technology, Inc. Methods of determining processing alignment in the forming of phase shift regions
US6251745B1 (en) * 1999-08-18 2001-06-26 Taiwan Semiconductor Manufacturing Company Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits
US6362491B1 (en) 1999-10-01 2002-03-26 Taiwan Semiconductor Manufacturing Company Method of overlay measurement in both X and Y directions for photo stitch process
US7200459B1 (en) * 2000-01-04 2007-04-03 Advanced Micro Devices, Inc. Method for determining optimal photolithography overlay targets based on process performance and yield in microelectronic fabrication
US7095885B1 (en) 2000-03-01 2006-08-22 Micron Technology, Inc. Method for measuring registration of overlapping material layers of an integrated circuit
US6727989B1 (en) 2000-06-20 2004-04-27 Infineon Technologies Ag Enhanced overlay measurement marks for overlay alignment and exposure tool condition control
JP2002025882A (ja) * 2000-06-30 2002-01-25 Hitachi Electronics Eng Co Ltd パターンの重ね合わせ誤差測定装置および方法
US6218200B1 (en) * 2000-07-14 2001-04-17 Motorola, Inc. Multi-layer registration control for photolithography processes
US6436595B1 (en) 2001-02-08 2002-08-20 International Business Machines Corporation Method of aligning lithographically printed product layers using non-zero overlay targets
US6486956B2 (en) 2001-03-23 2002-11-26 Micron Technology, Inc. Reducing asymmetrically deposited film induced registration error
US6694498B2 (en) 2001-12-13 2004-02-17 Internationl Business Machines Corporation Feed-forward lithographic overlay offset method and system
US7175951B1 (en) 2002-04-19 2007-02-13 Taiwan Semiconductor Manufacturing Company Two mask in-situ overlay checking method
KR100899387B1 (ko) * 2002-12-28 2009-05-27 주식회사 하이닉스반도체 반도체 소자의 오버레이 마크 및 그 제조 방법
DE10345524B4 (de) * 2003-09-30 2005-10-13 Infineon Technologies Ag Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops
US7160654B2 (en) * 2003-12-02 2007-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of the adjustable matching map system in lithography
US7333173B2 (en) * 2004-04-06 2008-02-19 Taiwan Semiconductor Manufacturing Company Method to simplify twin stage scanner OVL machine matching
KR100714280B1 (ko) * 2006-04-27 2007-05-02 삼성전자주식회사 오버레이 계측설비 및 그를 이용한 오버레이 계측방법
KR100741989B1 (ko) * 2006-06-23 2007-07-23 삼성전자주식회사 오버레이 마크 및 이를 이용한 오버레이 측정 방법
US9927718B2 (en) * 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
CN102543956B (zh) * 2010-12-08 2016-07-06 无锡华润上华科技有限公司 多层套刻标记
NL2009294A (en) * 2011-08-30 2013-03-04 Asml Netherlands Bv Method and apparatus for determining an overlay error.
US8908181B2 (en) * 2012-06-28 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay mark and method of measuring the same
US9081287B2 (en) * 2012-12-20 2015-07-14 Kla-Tencor Corporation Methods of measuring overlay errors in area-imaging e-beam lithography
US9530199B1 (en) * 2015-07-13 2016-12-27 Applied Materials Israel Ltd Technique for measuring overlay between layers of a multilayer structure
CN107037692B (zh) * 2016-02-03 2019-03-22 中芯国际集成电路制造(上海)有限公司 掩膜组件及对准量测方法
CN107305321A (zh) * 2016-04-21 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种检验光刻对准精度的方法
JP6730851B2 (ja) * 2016-06-01 2020-07-29 キヤノン株式会社 決定方法、形成方法、プログラム、および物品の製造方法
US9786569B1 (en) * 2016-10-26 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay measurement and compensation in semiconductor fabrication
CN108628107A (zh) * 2018-04-13 2018-10-09 上海华力集成电路制造有限公司 套刻误差测量方法及套刻标记
KR102440758B1 (ko) * 2021-08-17 2022-09-06 (주)오로스 테크놀로지 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 소자의 제조방법
TWI809830B (zh) * 2022-02-16 2023-07-21 南亞科技股份有限公司 在半導體製造期間確定一疊對誤差的方法
US12117735B2 (en) 2022-02-16 2024-10-15 Nanya Technology Corporation Method of determining overlay error during semiconductor fabrication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883359A (en) * 1984-02-28 1989-11-28 Canon Kabushiki Kaisha Alignment method and pattern forming method using the same
JPH0260120A (ja) * 1988-08-25 1990-02-28 Mitsubishi Electric Corp 重ね合せ精度評価方法
JP2812620B2 (ja) * 1992-09-28 1998-10-22 シャープ株式会社 電子写真感光体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680936B1 (ko) * 2000-01-07 2007-02-08 주식회사 하이닉스반도체 반도체소자의 중첩도 검사방법

Also Published As

Publication number Publication date
US5498500A (en) 1996-03-12
KR970010666B1 (ko) 1997-06-30
CN1109215A (zh) 1995-09-27
JP2963855B2 (ja) 1999-10-18
JPH0831897A (ja) 1996-02-02
CN1055787C (zh) 2000-08-23

Similar Documents

Publication Publication Date Title
KR950021313A (ko) 반도체 소자의 패턴 중첩오차 측정방법
KR970002465A (ko) 중합(registration)정밀도 측정마크, 그 마크의 결함수정방법, 그 마크를 갖는 포토마스크, 그 포토마스크의 제조방법 및 그의 노광방법
KR970063432A (ko) 반도체 장치 및 그 제조 방법
JPS57112021A (en) Manufacture of semiconductor device
JP3693370B2 (ja) 重合わせ精度測定マーク
KR970018318A (ko) 반도체소자의 오버레이 검사방법
KR970022513A (ko) 반도체장치 제조용 레티클
TW200507228A (en) Overlay metrology mark
US5672520A (en) Method of checking alignment accuracy in photolithography
KR950015703A (ko) 측정 마크 패턴을 사용하는 반도체 장치의 제조방법
KR970016775A (ko) 정렬오차 측정용 패턴이 구비된 위상반전 마스크
KR100217898B1 (ko) 포토마스크
KR950012598A (ko) 측정마크를 이용한 중첩정확도 측정방법
KR960026507A (ko) 중첩오차 측정마크 형성방법
KR940015706A (ko) 반도체 소자의 마스크패턴시 측정마크 제조방법
KR100220238B1 (ko) 반도체 소자의 층간 중첩도 측정용 포토마스크 형성방법
KR19990034619U (ko) 반도체 제조용 포토마스크
JPS6348420B2 (ko)
KR960026517A (ko) 중첩도 측정마크 및 그 제조방법
KR960005752A (ko) 얼라인먼트 측정마크 형성방법
KR960002510A (ko) 패턴 중첩도 측정 마크 제조방법
KR970071143A (ko) 감광막 노광량 모니터링 방법
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크
KR960015833A (ko) 중첩도 측정 마크 및 그 제조방법
KR100617054B1 (ko) 이중노광 공정의 레티클

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 16

EXPY Expiration of term