CN1109215A - 在多层图形间测量重叠误差的重叠测量标记和方法 - Google Patents

在多层图形间测量重叠误差的重叠测量标记和方法 Download PDF

Info

Publication number
CN1109215A
CN1109215A CN94120777A CN94120777A CN1109215A CN 1109215 A CN1109215 A CN 1109215A CN 94120777 A CN94120777 A CN 94120777A CN 94120777 A CN94120777 A CN 94120777A CN 1109215 A CN1109215 A CN 1109215A
Authority
CN
China
Prior art keywords
overlapping
mark
overlapping mark
forms
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN94120777A
Other languages
English (en)
Other versions
CN1055787C (zh
Inventor
裵相万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19372791&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1109215(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1109215A publication Critical patent/CN1109215A/zh
Application granted granted Critical
Publication of CN1055787C publication Critical patent/CN1055787C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

公开了一种在半导体器件的多层图形间测量重 叠误差的重叠测量标记和方法。第一掩模用其在划 线的Y轴上形成由二相互平行隔置的标记组成的第 一重叠标记。第二掩模用其在划线的X轴上形成由 二相互平行隔置的标记组成的第二重叠标记使其不 重叠于第一重叠标记。第三掩模在划线部位上自第 一和第二重叠标记内侧形成第三重叠标记。测量在 第一和第三重叠标记间的距离，以及在第二和第三重 叠标记间的距离。

Description

本发明涉及用测量标记在半导体器件的多层图形间测量重叠误差的重叠测量标记和方法，更具体地涉及到用测量标记测量半导体器件的多层图形重叠误差的重叠测量标记和方法，采用重叠测量机构测量成品器件上形成的多层图形间的重叠误差，能减少测量的时间和次数。
通常用重叠测量机构来测量成品器件上所形成的多层图形间的重叠误差。
图2是重叠测量标记的平面图，以说明现有技术中测量多层图形重叠误差的方法。
用若干掩模在晶片划线部位上形成重叠测量标记，这些掩模与在该晶片成品上形成图形时所用的掩模相同。如图2所示，为了按图1的布置形成重叠测量标记，相应于图1导电区H的外重叠测量标记1是用一个图形掩模在划线部位（图2中未示出）上形成的。在此之后，相应于图1导电区F和G的内重叠测量标记2用接触掩模在划线部位上形成，内标记2从外标记1的内侧形成。外标记1由导电材料形成，而内标记2由光刻胶形成。
在这种重叠测量方法中，测量两个标记1和2之间的距离A和A′，作为X轴上的重叠度，两个距离之差A-A′被作为X轴上的重叠误差。类似地，在Y轴上测量两个标记1和2之间的距离B和B′，作为Y轴上的重叠度，并把两个距离之差B-B′作为Y轴上的重叠误差。
上述方法仅可测量两个图形间的重叠误差。因此，为了在形成在成品上器件上的三或三个以上图形之间测量重叠误差，有必要在划线的相应位置形成重叠测量标记，对每两个图形的重叠误差加以测量。测量的次数取决于要测量重叠误差的图形数量。此外，需要有附加的空隙，因为附加的重叠测量标记的放置位置必须不同于测量另两个图形间重叠误差的测量标记所处的位置，并且对多层图形的重叠误差测量必须重复地执行单独的测量程序。
本发明的目的是提供一种采用能在多层图形间同时测量重叠误差的测量标记在半导体器件的多层图形间测量重叠误差的重叠测量标记和方法。
为实现此目的，按照本发明测量多层图形间重叠误差的方法包括以下步骤：
根据第一图形与第二图形之间的容限形成第一掩模，用第一掩模在划线的Y轴上形成第一重叠标记，第一重叠标记是由二个相互平行并分开的标记构成的;根据第一图形与第三图形间的容限形成第二掩模，用来在划线的X轴上形成第二重叠标记，使其与第一重叠标记不重叠，第二重叠标记由相互平行并分开的二个标记构成;用形成第三图形的第三掩模在划线部位上形成第三重叠标记，第三重叠标记是在第一和第二重叠标记内侧形成的;以及测量第一重叠标记与第三重叠标记间的距离，还要测量第二重叠标记与第三重叠标记间的距离。
为进一步了解本发明的特征和目的，要结合附图参见下面的说明，其中：
图1是示出了二图形的半导体器件的布置;
图2是为说明现有技术测量图形重叠误差的重叠测量标记的平面图;
图3是其上示出三个图形的半导体器件的布置;和
图4是为说明本发明测量图形重叠误差的方法的重叠测量标记的平面图。
几个图中类似的符号代表相类似的部分。
图4是一个平面图，示出了与图3的层次相对应的重叠测量标记。本发明参照图3和4加以说明。
见图3，其中示出了接触区21，第一导电区22和第二导电区23。从第二导电区23与第一导电区22间的重叠误差来看，Y轴容限比X轴容限更重要;也就是说距离Y1成为决定重叠误差的主要因素。从第二导电区23与接触区21间的重叠误差来看，X轴容限比Y轴容限更重要，也就是说距离X1成为决定重叠误差的主要因素。为同时测量如图3所示的三层多层图形的重叠误差，形成了如图4所示的重叠测量标记。这就是通过根据图3中距离X1形成的第一掩模在划线（图4未示出）的Y轴上形成由二个互相平行隔置部分组成的第一重叠标记11。根据图3中距离Y1形成的第二掩模在划线的X轴上形成由二个互相平行隔置组成的第二重叠标记12。该第一和第二重叠标记11和12须这样形成以便它们的标记11和12不相应重叠。因此，通过第一和第二重叠标记11和12产生了矩形的外盒（exterior  box），在这之后，通过用来形成第二导电区23的第三掩模在矩形外盒内形成第三重叠标记13。第一和第二重叠标记11和12是由导电材料形成的而第三重叠标记13由光刻胶形成。但如第三重叠标记13用导电材料形成，第一和第二重叠标记11和12的任一个必用光刻胶形成。如图4所示的重叠测量标记通过上述方法形成之后，用重叠测量机构对在第一重叠标记11和第三重叠标记13间的距离X1以及在第二重叠标记12和第三重叠标记13间的距离Y1进行测量。该重叠误差由距离X1和Y1所决定。
为增加测量精度，在第一重叠标记11靠近第二重叠标记12的各部分相距0.5-2μm且在0°-90°角变化。但该角度最好是45°。
如上所述，本发明通过仅形成绝对必要的重叠测量标记可减少测量时间和用于形成重叠标记所需的附加空间。在以重叠测量机构便当地测量在多层图形间的重叠误差之后，能简化重叠度的比较。最后，通过简化在多层图形间重叠误差的测量能减少生产工序。
尽管本发明已就带一定特殊的最佳实施例的方式做了说明，本领域普通技术人员懂得这里举出的最佳实施例仅仅是一个例子，在不背离本发明的精神和保护范围的情况下其组成部分的结构、结合和布置是可以变化的。

Claims (8)

1、一种重叠测量标记，包括：
在划线部位的Y轴上形成的第一重叠标记，所说第一重叠标记由二相互平行隔置的标记组成；
在所说划线部位的X轴上形成的第二重叠标记，所说第二重叠标记由二相互平行隔置的标记组成；
在所说划线部位形成的第三重叠标记，所说第三重叠标记自所说第一和第二重叠标记内侧形成。
2、如权利要求1的标记，其中在所说第一重叠标记靠近所说第二重叠标记的各部分相距0.5-2μm且在0°-90°角变化。
3、如权利要求1的标记，其中在所说第一重叠标记靠近所说第二重叠标记的各部分相距0.5-2μm且为45°角。
4、如权利要求1的标记，其中所说第一、第二和第三重叠标记之任一个用光刻胶形成，而余下的标记用导电材料形成。
5、一种在半导体器件中的多层图形间测量重叠误差的方法，包括下述步骤：
根据在第一图形和第二图形间的容限形成第一掩模用其在划线的Y轴上形成第一重叠标记，所说第一重叠标记是由二相互平行隔置的标记组成;
根据在所说第一图形和第三图形间的容限形成第二掩模用其在划线的X轴上形成不重叠于所说第一重叠标记的第二重叠标记，所说第二重叠标记是由二相互平行隔置的标记组成;
以用来形成所说第三重叠图形的第三掩模在所说划线部位上形成第三重叠标记，所说第三重叠标记是自所说第一和第二重叠标记内侧形成的;和
测量在所说第一重叠标记和所说第三重叠标记间的距离，以及在所说第二重叠标记和所说第三重叠标记间的距离。
6、如权利要求5的方法，其中在所说第一重叠标记靠近所说第二重叠标记的各部分相距0-2μm且在0°-90°角变化。
7、如权利要求5的方法，其中在所说第一重叠标记靠近所说第二重叠标记的各部分相距0-2μm且为45°角。
8、如权利要求5的方法，其中所说第一、第二和第三重叠标记之任一个用光刻胶形成，而余下的标记用导电材料形成。
CN94120777A 1993-12-27 1994-12-27 在多层图形间测量重叠误差的重叠测量标记和方法 Expired - Fee Related CN1055787C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR29789/93 1993-12-27
KR29789/1993 1993-12-27
KR1019930029789A KR970010666B1 (ko) 1993-12-27 1993-12-27 반도체 소자의 패턴 중첩오차 측정방법

Publications (2)

Publication Number Publication Date
CN1109215A true CN1109215A (zh) 1995-09-27
CN1055787C CN1055787C (zh) 2000-08-23

Family

ID=19372791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94120777A Expired - Fee Related CN1055787C (zh) 1993-12-27 1994-12-27 在多层图形间测量重叠误差的重叠测量标记和方法

Country Status (4)

Country Link
US (1) US5498500A (zh)
JP (1) JP2963855B2 (zh)
KR (1) KR970010666B1 (zh)
CN (1) CN1055787C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101063829B (zh) * 2006-04-27 2010-12-01 三星电子株式会社 重叠测量方法和使用其的重叠测量设备
CN102543956A (zh) * 2010-12-08 2012-07-04 无锡华润上华科技有限公司 多层套刻标记
CN102967997A (zh) * 2011-08-30 2013-03-13 Asml荷兰有限公司 用于确定重叠误差的方法和设备
CN107305321A (zh) * 2016-04-21 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种检验光刻对准精度的方法
CN107450278A (zh) * 2016-06-01 2017-12-08 佳能株式会社 确定方法、形成方法、物品的制造方法以及存储介质
CN107993947A (zh) * 2016-10-26 2018-05-04 台湾积体电路制造股份有限公司 半导体制造中的重叠测量和补偿的方法
CN108628107A (zh) * 2018-04-13 2018-10-09 上海华力集成电路制造有限公司 套刻误差测量方法及套刻标记
TWI809830B (zh) * 2022-02-16 2023-07-21 南亞科技股份有限公司 在半導體製造期間確定一疊對誤差的方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0168772B1 (ko) * 1994-03-10 1999-02-01 김주용 포토마스크 및 그를 이용한 반도체 장치 제조 방법
US5699282A (en) * 1994-04-28 1997-12-16 The United States Of America As Represented By The Secretary Of Commerce Methods and test structures for measuring overlay in multilayer devices
US5601957A (en) * 1994-06-16 1997-02-11 Nikon Corporation Micro devices manufacturing method comprising the use of a second pattern overlying an alignment mark to reduce flattening
KR0170909B1 (ko) * 1995-09-27 1999-03-30 김주용 반도체 소자의 오버레이 검사방법
KR0156422B1 (ko) * 1995-10-05 1999-02-01 김광호 반도체장치 제조용 레티클
US5631112A (en) * 1995-11-16 1997-05-20 Vanguard International Semiconductor Corporation Multiple exposure method for photo-exposing photosensitive layers upon high step height topography substrate layers
JPH09166416A (ja) * 1995-12-13 1997-06-24 Mitsubishi Electric Corp レチクルパターンの相対的位置ずれ量計測方法およびレチクルパターンの相対的位置ずれ量計測装置
KR0164078B1 (ko) * 1995-12-29 1998-12-15 김주용 노광 에너지와 포커스를 모니터 하는 오버레이 마크
KR0172801B1 (ko) * 1996-06-24 1999-03-20 김주용 공정 마진 테스트용 포토 마스크와 테스트 방법
KR19980030438A (ko) * 1996-10-29 1998-07-25 김영환 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법
US6077756A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing
US6042972A (en) * 1998-06-17 2000-03-28 Siemens Aktiengesellschaft Phase shift mask having multiple alignment indications and method of manufacture
US6228705B1 (en) * 1999-02-03 2001-05-08 International Business Machines Corporation Overlay process for fabricating a semiconductor device
JP3371852B2 (ja) 1999-07-09 2003-01-27 日本電気株式会社 レチクル
US6395432B1 (en) * 1999-08-02 2002-05-28 Micron Technology, Inc. Methods of determining processing alignment in the forming of phase shift regions
US6251745B1 (en) * 1999-08-18 2001-06-26 Taiwan Semiconductor Manufacturing Company Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits
US6362491B1 (en) 1999-10-01 2002-03-26 Taiwan Semiconductor Manufacturing Company Method of overlay measurement in both X and Y directions for photo stitch process
US7200459B1 (en) * 2000-01-04 2007-04-03 Advanced Micro Devices, Inc. Method for determining optimal photolithography overlay targets based on process performance and yield in microelectronic fabrication
KR100680936B1 (ko) * 2000-01-07 2007-02-08 주식회사 하이닉스반도체 반도체소자의 중첩도 검사방법
US7095885B1 (en) * 2000-03-01 2006-08-22 Micron Technology, Inc. Method for measuring registration of overlapping material layers of an integrated circuit
US6727989B1 (en) 2000-06-20 2004-04-27 Infineon Technologies Ag Enhanced overlay measurement marks for overlay alignment and exposure tool condition control
JP2002025882A (ja) * 2000-06-30 2002-01-25 Hitachi Electronics Eng Co Ltd パターンの重ね合わせ誤差測定装置および方法
US6218200B1 (en) * 2000-07-14 2001-04-17 Motorola, Inc. Multi-layer registration control for photolithography processes
US6436595B1 (en) 2001-02-08 2002-08-20 International Business Machines Corporation Method of aligning lithographically printed product layers using non-zero overlay targets
US6486956B2 (en) 2001-03-23 2002-11-26 Micron Technology, Inc. Reducing asymmetrically deposited film induced registration error
US6694498B2 (en) 2001-12-13 2004-02-17 Internationl Business Machines Corporation Feed-forward lithographic overlay offset method and system
US7175951B1 (en) 2002-04-19 2007-02-13 Taiwan Semiconductor Manufacturing Company Two mask in-situ overlay checking method
KR100899387B1 (ko) * 2002-12-28 2009-05-27 주식회사 하이닉스반도체 반도체 소자의 오버레이 마크 및 그 제조 방법
DE10345524B4 (de) * 2003-09-30 2005-10-13 Infineon Technologies Ag Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops
US7160654B2 (en) * 2003-12-02 2007-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of the adjustable matching map system in lithography
US7333173B2 (en) * 2004-04-06 2008-02-19 Taiwan Semiconductor Manufacturing Company Method to simplify twin stage scanner OVL machine matching
KR100741989B1 (ko) * 2006-06-23 2007-07-23 삼성전자주식회사 오버레이 마크 및 이를 이용한 오버레이 측정 방법
US9927718B2 (en) * 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US8908181B2 (en) * 2012-06-28 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay mark and method of measuring the same
US9081287B2 (en) 2012-12-20 2015-07-14 Kla-Tencor Corporation Methods of measuring overlay errors in area-imaging e-beam lithography
US9530199B1 (en) * 2015-07-13 2016-12-27 Applied Materials Israel Ltd Technique for measuring overlay between layers of a multilayer structure
CN107037692B (zh) * 2016-02-03 2019-03-22 中芯国际集成电路制造(上海)有限公司 掩膜组件及对准量测方法
KR102440758B1 (ko) * 2021-08-17 2022-09-06 (주)오로스 테크놀로지 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 소자의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883359A (en) * 1984-02-28 1989-11-28 Canon Kabushiki Kaisha Alignment method and pattern forming method using the same
JPH0260120A (ja) * 1988-08-25 1990-02-28 Mitsubishi Electric Corp 重ね合せ精度評価方法
JP2812620B2 (ja) * 1992-09-28 1998-10-22 シャープ株式会社 電子写真感光体

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101063829B (zh) * 2006-04-27 2010-12-01 三星电子株式会社 重叠测量方法和使用其的重叠测量设备
CN102543956A (zh) * 2010-12-08 2012-07-04 无锡华润上华科技有限公司 多层套刻标记
CN102543956B (zh) * 2010-12-08 2016-07-06 无锡华润上华科技有限公司 多层套刻标记
CN102967997A (zh) * 2011-08-30 2013-03-13 Asml荷兰有限公司 用于确定重叠误差的方法和设备
CN102967997B (zh) * 2011-08-30 2015-01-07 Asml荷兰有限公司 用于确定重叠误差的方法和设备
US9704810B2 (en) 2011-08-30 2017-07-11 Asml Netherlands B.V. Method and apparatus for determining an overlay error
CN107305321A (zh) * 2016-04-21 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种检验光刻对准精度的方法
CN107450278A (zh) * 2016-06-01 2017-12-08 佳能株式会社 确定方法、形成方法、物品的制造方法以及存储介质
CN107993947A (zh) * 2016-10-26 2018-05-04 台湾积体电路制造股份有限公司 半导体制造中的重叠测量和补偿的方法
CN107993947B (zh) * 2016-10-26 2021-08-24 台湾积体电路制造股份有限公司 半导体制造中的重叠测量和补偿的方法
CN108628107A (zh) * 2018-04-13 2018-10-09 上海华力集成电路制造有限公司 套刻误差测量方法及套刻标记
TWI809830B (zh) * 2022-02-16 2023-07-21 南亞科技股份有限公司 在半導體製造期間確定一疊對誤差的方法

Also Published As

Publication number Publication date
CN1055787C (zh) 2000-08-23
KR950021313A (ko) 1995-07-26
KR970010666B1 (ko) 1997-06-30
JP2963855B2 (ja) 1999-10-18
US5498500A (en) 1996-03-12
JPH0831897A (ja) 1996-02-02

Similar Documents

Publication Publication Date Title
CN1055787C (zh) 在多层图形间测量重叠误差的重叠测量标记和方法
CN101005061B (zh) 覆盖键标,其形成方法及使用其测量覆盖精确度的方法
US6063529A (en) Overlay accuracy measurement mark
US8298920B2 (en) Chip ID applying method suitable for use in semiconductor integrated circuit
EP1128215B1 (en) Semiconductor wafer with alignment mark sets and method of measuring alignment accuracy
KR102555785B1 (ko) 반도체 웨이퍼의 정렬 마킹 방법 및 정렬 마킹 부분을 갖는 반도체 패키지
US6022649A (en) Wafer stepper method utilizing a multi-segment global alignment mark
TWI402566B (zh) 具有導線圖案之接墊區以及監控膜材貼附偏差之方法
KR20010005118A (ko) 반도체 소자의 중첩마크 및 얼라인 키 형성방법
JP3580992B2 (ja) フォトマスク
US5665645A (en) Method of manufacturing a semiconductor device using reticles
CN106981435B (zh) 一种光刻检查图形结构
CN101097410A (zh) 对曝光位置标记的位移进行检测的方法
KR102617622B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
US7868629B2 (en) Proportional variable resistor structures to electrically measure mask misalignment
US7236245B2 (en) Overlay key with a plurality of crossings and method of measuring overlay accuracy using the same
JPS6348420B2 (zh)
KR19990034619U (ko) 반도체 제조용 포토마스크
JP2587614B2 (ja) 半導体装置
KR0131262B1 (ko) 포토 마스크 제작 방법
JPH0219976B2 (zh)
JP4845005B2 (ja) 半導体装置及びその製造方法
JPH08107052A (ja) 位置ずれ評価パターン
JPH01122117A (ja) 重ね合せ精度測定用バーニア
KR19980082846A (ko) 버니어 패턴 및 그를 사용한 패턴의 정렬오차 측정방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000823

Termination date: 20131227