JP2951222B2 - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JP2951222B2 JP2951222B2 JP6295420A JP29542094A JP2951222B2 JP 2951222 B2 JP2951222 B2 JP 2951222B2 JP 6295420 A JP6295420 A JP 6295420A JP 29542094 A JP29542094 A JP 29542094A JP 2951222 B2 JP2951222 B2 JP 2951222B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- switch
- manual switch
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電源の遮断を制御する
電源制御装置に関し、該電源制御装置を利用する情報処
理装置は、コンピュータ制御によって制御される装置全
般を指し、コンピュータにより、情報が処理される装置
を含む。例えば、パソコン、ワープロなどのＯＡ機器の
他、電子レンジ、全自動洗濯機などの家電製品は、これ
に該当する。
電源制御装置に関し、該電源制御装置を利用する情報処
理装置は、コンピュータ制御によって制御される装置全
般を指し、コンピュータにより、情報が処理される装置
を含む。例えば、パソコン、ワープロなどのＯＡ機器の
他、電子レンジ、全自動洗濯機などの家電製品は、これ
に該当する。
【０００２】
【従来の技術】例えば、従来のワードプロセッサーに於
ては、この装置の電源を遮断するための第１の手動スイ
ッチが装置の本体の概ね前面に設けられており、更に該
スイッチの他に強制的に電源を遮断する第２のスイッチ
が装置の概ね背面もしくは側面などの目にとまりにくい
場所にそなえられている。
ては、この装置の電源を遮断するための第１の手動スイ
ッチが装置の本体の概ね前面に設けられており、更に該
スイッチの他に強制的に電源を遮断する第２のスイッチ
が装置の概ね背面もしくは側面などの目にとまりにくい
場所にそなえられている。
【０００３】従来技術としては、特開昭６２−０３８０
３８に見られるように機械的スイッチを設けて該機械的
スイッチをＯＦＦすることによって、電源ＯＦＦの指令
に基ずいて電源遮断のソフトウェアスイッチが正常に動
作しない場合には、時間タイマーを作動させ、一定時間
後に電源を遮断させるという方法がとられていた。
３８に見られるように機械的スイッチを設けて該機械的
スイッチをＯＦＦすることによって、電源ＯＦＦの指令
に基ずいて電源遮断のソフトウェアスイッチが正常に動
作しない場合には、時間タイマーを作動させ、一定時間
後に電源を遮断させるという方法がとられていた。
【０００４】このように、第１及び第２の手動スイッチ
を併設した従来の情報処理装置においては、第１の手動
スイッチのＯＦＦ操作により、ＣＰＵに割り込み処理が
かかり、これによって情報処理装置の処理動作を終了さ
せるために必要な処理（以下、終了処理という）をＣＰ
Ｕが実行し、該終了処理が完了した時にソフトウェア的
に電源が遮断される。
を併設した従来の情報処理装置においては、第１の手動
スイッチのＯＦＦ操作により、ＣＰＵに割り込み処理が
かかり、これによって情報処理装置の処理動作を終了さ
せるために必要な処理（以下、終了処理という）をＣＰ
Ｕが実行し、該終了処理が完了した時にソフトウェア的
に電源が遮断される。
【０００５】
【発明が解決しようとする課題】前述の如き従来の技術
では、電源をソフトウェア的に遮断する第１の手動スイ
ッチとは別に電源を機械的に遮断する為の第２の手動ス
イッチが、スイッチ操作をし難い目立たない場所に設置
されているが、第１の手動スイッチが作動しない場合の
非常手段としてのスイッチであって普段使用することも
ないという理由から慣れない第２のスイッチの操作をす
るのに手間取り、時間を費やすという問題があった。更
に電源を遮断するという同一の目的の為に、ソフトウェ
アスイッチと、強制遮断するハードウェアスイッチとの
２つのスイッチを設定しなければならなかった。
では、電源をソフトウェア的に遮断する第１の手動スイ
ッチとは別に電源を機械的に遮断する為の第２の手動ス
イッチが、スイッチ操作をし難い目立たない場所に設置
されているが、第１の手動スイッチが作動しない場合の
非常手段としてのスイッチであって普段使用することも
ないという理由から慣れない第２のスイッチの操作をす
るのに手間取り、時間を費やすという問題があった。更
に電源を遮断するという同一の目的の為に、ソフトウェ
アスイッチと、強制遮断するハードウェアスイッチとの
２つのスイッチを設定しなければならなかった。
【０００６】
【課題を解決するための手段】本発明の電源制御装置
は、ＯＮ操作後にＯＮの状態を保持し及びＯＦＦ操作後
にＯＦＦの状態を保持する手動スイッチであってＯＦＦ
操作後もしくはＯＮ操作後に異なる信号レベルを出力す
る手動スイッチを有し、手動スイッチのＯＦＦ操作によ
ってＣＰＵに割り込みをかけ、該ＣＰＵが正常な終了処
理を実行した後に発せられる電源遮断許可信号によっ
て、電源を遮断する電源制御装置において、前記手動ス
イッチのＯＮ、ＯＦＦの操作の遷移を記憶し、前記手動
スイッチのＯＮ操作により該記憶手段の出力信号をＨＩ
ＧＨに保持し、また電源ＯＮ時に該記憶手段の出力信号
がＬＯＷにリセットされるロジック構成の記憶手段と、
前記電源遮断許可信号が発せられたか又は前記ロジック
構成の記憶手段の出力信号がＨＩＧＨであるかの何れか
の場合であって、前記手動スイッチがＯＦＦ操作された
場合に、前記電源を強制的に遮断するロジック構成の強
制電源遮断手段と、を備えたこと、を特徴とする電源制
御装置、によって、前記手動スイッチのＯＦＦ操作の
後、前記ＣＰＵの異常により電源が遮断されない場合に
も、前記手動スイッチをＯＮ操作に続いてＯＦＦ操作を
することにより、前記電源を強制的に遮断することを可
能となして、従来の、電源をソフトウェア的に遮断する
第１の手動スイッチと、電源を機械的に遮断する為の第
２の手動スイッチとが統合されて、使用者からみて常に
電源スイッチは１つしかないという環境を実現した。
は、ＯＮ操作後にＯＮの状態を保持し及びＯＦＦ操作後
にＯＦＦの状態を保持する手動スイッチであってＯＦＦ
操作後もしくはＯＮ操作後に異なる信号レベルを出力す
る手動スイッチを有し、手動スイッチのＯＦＦ操作によ
ってＣＰＵに割り込みをかけ、該ＣＰＵが正常な終了処
理を実行した後に発せられる電源遮断許可信号によっ
て、電源を遮断する電源制御装置において、前記手動ス
イッチのＯＮ、ＯＦＦの操作の遷移を記憶し、前記手動
スイッチのＯＮ操作により該記憶手段の出力信号をＨＩ
ＧＨに保持し、また電源ＯＮ時に該記憶手段の出力信号
がＬＯＷにリセットされるロジック構成の記憶手段と、
前記電源遮断許可信号が発せられたか又は前記ロジック
構成の記憶手段の出力信号がＨＩＧＨであるかの何れか
の場合であって、前記手動スイッチがＯＦＦ操作された
場合に、前記電源を強制的に遮断するロジック構成の強
制電源遮断手段と、を備えたこと、を特徴とする電源制
御装置、によって、前記手動スイッチのＯＦＦ操作の
後、前記ＣＰＵの異常により電源が遮断されない場合に
も、前記手動スイッチをＯＮ操作に続いてＯＦＦ操作を
することにより、前記電源を強制的に遮断することを可
能となして、従来の、電源をソフトウェア的に遮断する
第１の手動スイッチと、電源を機械的に遮断する為の第
２の手動スイッチとが統合されて、使用者からみて常に
電源スイッチは１つしかないという環境を実現した。
【０００７】
【作用】本発明の電源制御装置によれば、手動スイッチ
のＯＦＦ操作のあと、ＣＰＵの異常動作などによって電
源遮断がなされない場合には、上記手動スイッチをＯＮ
にした後で再び該手動スイッチをＯＦＦするという操作
がなされたことを制御回路が検知して、ＣＰＵからの電
源遮断信号が発せられたものとみなして、前記電源回路
の電源を強制的に遮断する。
のＯＦＦ操作のあと、ＣＰＵの異常動作などによって電
源遮断がなされない場合には、上記手動スイッチをＯＮ
にした後で再び該手動スイッチをＯＦＦするという操作
がなされたことを制御回路が検知して、ＣＰＵからの電
源遮断信号が発せられたものとみなして、前記電源回路
の電源を強制的に遮断する。
【０００８】更に、ＣＰＵがプログラムに従って正常に
動作するのを待って手動スイッチをＯＦＦ及びＯＮ操作
することが可能な為、前記電源の強制遮断の機能は、作
動しないように人為的に制御することができる。
動作するのを待って手動スイッチをＯＦＦ及びＯＮ操作
することが可能な為、前記電源の強制遮断の機能は、作
動しないように人為的に制御することができる。
【０００９】
【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。図１は本発明に係る回路の構成図である。
１は情報処理装置に設けられた電源スイッチであり、２
は情報処理装置への割り込みを制御するフリップフロッ
プ回路であり、３は情報処理装置の中央制御装置（ＣＰ
Ｕ）であり、４は電源スイッチ１のデータのインバータ
（ＮＯＴ回路）であり、５はインバータ４からのデータ
を保持するフリップフロップ回路である。
ら説明する。図１は本発明に係る回路の構成図である。
１は情報処理装置に設けられた電源スイッチであり、２
は情報処理装置への割り込みを制御するフリップフロッ
プ回路であり、３は情報処理装置の中央制御装置（ＣＰ
Ｕ）であり、４は電源スイッチ１のデータのインバータ
（ＮＯＴ回路）であり、５はインバータ４からのデータ
を保持するフリップフロップ回路である。
【００１０】６はＣＰＵからの電源ＯＦＦ許可信号とフ
リップフロップ回路５とのデータとのＯＲ回路であり、
７はＯＲ回路６と電源スイッチ１からのデータとのＡＮ
Ｄ回路である。８は電源スイッチを実際に遮断するリレ
ーである。
リップフロップ回路５とのデータとのＯＲ回路であり、
７はＯＲ回路６と電源スイッチ１からのデータとのＡＮ
Ｄ回路である。８は電源スイッチを実際に遮断するリレ
ーである。
【００１１】フリップフロップ回路２及び５は共に情報
処理装置の電源ＯＮによりリセットされる。
処理装置の電源ＯＮによりリセットされる。
【００１２】情報処理装置の電源が、業務終了の為にＯ
ＦＦされる場合に、電源スイッチ１がＯＦＦされると、
フリップフロップ２へ割り込み信号が入力され情報処理
装置は該割り込みを検知して、フリップフロップ２のリ
セットを行うと同時に、情報処理装置の実行途中の処理
に対して正常な終了処理を実行し始め、該終了処理が全
て完了すると、電源ＯＦＦの許可信号をＯＲ回路６に出
力する。
ＦＦされる場合に、電源スイッチ１がＯＦＦされると、
フリップフロップ２へ割り込み信号が入力され情報処理
装置は該割り込みを検知して、フリップフロップ２のリ
セットを行うと同時に、情報処理装置の実行途中の処理
に対して正常な終了処理を実行し始め、該終了処理が全
て完了すると、電源ＯＦＦの許可信号をＯＲ回路６に出
力する。
【００１３】一方前記電源スイッチＯＦＦによって、イ
ンバータ４には同じくＨＩＧＨの信号が入力され同時に
ＬＯＷの信号がインバータ４から出力されるので、フリ
ップフロップ５はＬＯＷ信号のため影響は受けない（フ
リップフロップ５の出力はＬＯＷのままであり、情報処
理装置の電源が遮断されることはない）。
ンバータ４には同じくＨＩＧＨの信号が入力され同時に
ＬＯＷの信号がインバータ４から出力されるので、フリ
ップフロップ５はＬＯＷ信号のため影響は受けない（フ
リップフロップ５の出力はＬＯＷのままであり、情報処
理装置の電源が遮断されることはない）。
【００１４】次に前記ＣＰＵのプログラムの暴走などを
原因として電源ＯＦＦの許可が、ＯＲ回路に出されない
と、情報処理装置の電源が遮断されないので、情報処理
装置の電源を遮断するために、前記同一の電源スイッチ
がＯＮされると、電源スイッチから出力される信号はＬ
ＯＷになり、為にインバータ４の出力信号がＨＩＧＨに
なり、為にＯＲ回路６の出力もＯＮになる。
原因として電源ＯＦＦの許可が、ＯＲ回路に出されない
と、情報処理装置の電源が遮断されないので、情報処理
装置の電源を遮断するために、前記同一の電源スイッチ
がＯＮされると、電源スイッチから出力される信号はＬ
ＯＷになり、為にインバータ４の出力信号がＨＩＧＨに
なり、為にＯＲ回路６の出力もＯＮになる。
【００１５】次に前記電源スイッチをＯＦＦに操作する
と、インバータ４の入力はＨＩＧＨ、出力はＬＯＷにな
りフリップフロップ５の出力に変化はなくＨＩＧＨのま
まである。然るに電源スイッチ１からの出力信号がＨＩ
ＧＨとなっており、従ってＡＮＤ回路７の出力もＨＩＧ
Ｈに設定されて、リレー８が動作して、情報処理装置の
電源が遮断される。
と、インバータ４の入力はＨＩＧＨ、出力はＬＯＷにな
りフリップフロップ５の出力に変化はなくＨＩＧＨのま
まである。然るに電源スイッチ１からの出力信号がＨＩ
ＧＨとなっており、従ってＡＮＤ回路７の出力もＨＩＧ
Ｈに設定されて、リレー８が動作して、情報処理装置の
電源が遮断される。
【００１６】前記情報処理装置の電源が遮断される場合
に、図２は正常終了時のタイミングチャートを示し、図
３は異常終了時のタイミングチャートを示している。
に、図２は正常終了時のタイミングチャートを示し、図
３は異常終了時のタイミングチャートを示している。
【００１７】以上の説明した実施例では、電源スイッチ
ＯＦＦでリレー８をＯＦＦするようにしているが、逆に
電源スイッチＯＮでリレー８をＯＦＦするようにする
と、終了後の電源スイッチの状態が電源スイッチＯＮで
終了することになり、次回の情報処理装置の電源立ち上
げでは、電源スイッチＯＦＦの動作から入るという正常
な感覚とは矛盾する結果を生じる為である。
ＯＦＦでリレー８をＯＦＦするようにしているが、逆に
電源スイッチＯＮでリレー８をＯＦＦするようにする
と、終了後の電源スイッチの状態が電源スイッチＯＮで
終了することになり、次回の情報処理装置の電源立ち上
げでは、電源スイッチＯＦＦの動作から入るという正常
な感覚とは矛盾する結果を生じる為である。
【００１８】
【発明の効果】以上に説明したように本発明の電源装置
によれば、手動スイッチのＯＦＦ操作の後、前記ＣＰＵ
の何らかの異常状態により終了処理が動作しない場合
に、前記手動スイッチをＯＮ操作及び続いてＯＦＦ操作
をすることにより、前記電源スイッチ回路の電源を強制
的に遮断するものであり、同一電源スイッチによる強制
電源遮断を実現して、前記一連の強制電源遮断操作の向
上を図ることができた。
によれば、手動スイッチのＯＦＦ操作の後、前記ＣＰＵ
の何らかの異常状態により終了処理が動作しない場合
に、前記手動スイッチをＯＮ操作及び続いてＯＦＦ操作
をすることにより、前記電源スイッチ回路の電源を強制
的に遮断するものであり、同一電源スイッチによる強制
電源遮断を実現して、前記一連の強制電源遮断操作の向
上を図ることができた。
【００１９】従来の技術において説明した時間タイマー
を作動させ一定時間後に電源を遮断させるという方法で
は、ＣＰＵの暴走などの異常時には所謂時間タイマーが
正常に動作するという保証は得られないので、ＣＰＵの
異常時の対策としては、再度同様の対策を講じる必要が
あるが、本発明のロジックによる強制電源遮断装置では
かかるタイマー利用から来るジレンマに陥ることは無
い。
を作動させ一定時間後に電源を遮断させるという方法で
は、ＣＰＵの暴走などの異常時には所謂時間タイマーが
正常に動作するという保証は得られないので、ＣＰＵの
異常時の対策としては、再度同様の対策を講じる必要が
あるが、本発明のロジックによる強制電源遮断装置では
かかるタイマー利用から来るジレンマに陥ることは無
い。
【図１】 本発明に係る電源制御装置の構成図である。
【図２】 本発明に係る電源の正常終了時のタイムチャ
ート図である。
ート図である。
【図３】 本発明に係る電源の異常終了時のタイムチャ
ート図である。
ート図である。
１ 情報処理装置に設けられた電源スイッチである。 ２ 情報処理装置への割り込みを制御するフリップフロ
ップ回路である。 ３ 情報処理装置の中央制御装置（ＣＰＵ）である。 ４ 電源スイッチ１のデータのインバータ（ＮＯＴ回
路）である。 ５ インバータ４からのデータを保持するフリップフロ
ップ回路である。 ６ ＣＰＵとフリップフロップ回路５とのデータのＯＲ
回路である。 ７ ＯＲ回路６と電源スイッチ１からのデータのＡＮＤ
回路である。 ８ 電源を実際に遮断するリレーである。
ップ回路である。 ３ 情報処理装置の中央制御装置（ＣＰＵ）である。 ４ 電源スイッチ１のデータのインバータ（ＮＯＴ回
路）である。 ５ インバータ４からのデータを保持するフリップフロ
ップ回路である。 ６ ＣＰＵとフリップフロップ回路５とのデータのＯＲ
回路である。 ７ ＯＲ回路６と電源スイッチ１からのデータのＡＮＤ
回路である。 ８ 電源を実際に遮断するリレーである。
Claims (1)
- 【請求項１】 ＯＮ操作後にＯＮの状態を保持し及びＯ
ＦＦ操作後にＯＦＦの状態を保持する手動スイッチであ
ってＯＦＦ操作後もしくはＯＮ操作後に異なる信号レベ
ルを出力する手動スイッチを有し、手動スイッチのＯＦ
Ｆ操作によってＣＰＵに割り込みをかけ、該ＣＰＵが正
常な終了処理を実行した後に発せられる電源遮断許可信
号によって、電源を遮断する電源制御装置において、 前記手動スイッチのＯＮ、ＯＦＦの操作の遷移を記憶
し、前記手動スイッチのＯＮ操作により該記憶手段の出
力信号をＨＩＧＨに保持し、また電源ＯＮ時に該記憶手
段の出力信号がＬＯＷにリセットされるロジック構成の
記憶手段と、 前記電源遮断許可信号が発せられたか又は前記ロジック
構成の記憶手段の出力信号がＨＩＧＨであるかの何れか
の場合であって、前記手動スイッチがＯＦＦ操作された
場合に、前記電源を強制的に遮断するロジック構成の強
制電源遮断手段と、 を備えたこと、を特徴とする電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295420A JP2951222B2 (ja) | 1994-11-29 | 1994-11-29 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295420A JP2951222B2 (ja) | 1994-11-29 | 1994-11-29 | 電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08152943A JPH08152943A (ja) | 1996-06-11 |
| JP2951222B2 true JP2951222B2 (ja) | 1999-09-20 |
Family
ID=17820380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6295420A Expired - Fee Related JP2951222B2 (ja) | 1994-11-29 | 1994-11-29 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2951222B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9841801B2 (en) * | 2015-01-28 | 2017-12-12 | Kyocera Document Solutions Inc. | Power supply device and image processing device |
-
1994
- 1994-11-29 JP JP6295420A patent/JP2951222B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08152943A (ja) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09198168A (ja) | 電源供給の自動遮断用制御装置 | |
| JPH09282056A (ja) | ネットワークハイバネーションシステムおよびその制御方法 | |
| CN111475009A (zh) | 一种服务器内gpu的降功耗电路及服务器 | |
| JP2951222B2 (ja) | 電源制御装置 | |
| JPH04251316A (ja) | マルチ入力ウエイクアップ技術を使用したデータ入力装置のイベント駆動型スキャニング | |
| KR19980074058A (ko) | 전원 자동차단기능을 갖는 컴퓨터 및 그 전원자동차단방법 | |
| JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
| JPH0476716A (ja) | 電子機器 | |
| JP3286588B2 (ja) | 電子機器の電源制御回路 | |
| JP3082608B2 (ja) | メモリデータ破壊防止回路 | |
| JP2766170B2 (ja) | Ｃｐｕ稼働率に基づいた省電力方式 | |
| JPH11161519A (ja) | リセット装置 | |
| JP2000029719A (ja) | 割込制御装置 | |
| KR100442290B1 (ko) | 프로그램 카운터 제어회로 | |
| JPH10171558A (ja) | コンピュータの電源制御回路 | |
| JP2922309B2 (ja) | プロセス信号の出力方法及び出力回路 | |
| KR0150752B1 (ko) | 시스템의 전력소모를 줄이기 위한 전력 운영 방법 | |
| JPH05313778A (ja) | マイクロコンピュータ | |
| CN115662364A (zh) | 一种基于飞腾处理器的屏幕亮度调节方法 | |
| JPH0362111A (ja) | 電源遮断制御方式 | |
| JPS62162104A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| JP2834960B2 (ja) | 電源制御装置 | |
| KR0180643B1 (ko) | 인터럽터 처리시간이 단축된 인터럽트 제어회로 | |
| JPH07248865A (ja) | デバイスコントローラのアクティビティ検出方式 | |
| CN118394196A (zh) | 基于电源的开关电控制方法及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |