JPH0362111A - 電源遮断制御方式 - Google Patents
電源遮断制御方式Info
- Publication number
- JPH0362111A JPH0362111A JP1196733A JP19673389A JPH0362111A JP H0362111 A JPH0362111 A JP H0362111A JP 1196733 A JP1196733 A JP 1196733A JP 19673389 A JP19673389 A JP 19673389A JP H0362111 A JPH0362111 A JP H0362111A
- Authority
- JP
- Japan
- Prior art keywords
- power
- signal
- circuit
- state
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 7
- 230000007246 mechanism Effects 0.000 abstract description 15
- 230000002411 adverse Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、汎用インタフェース信号を利用して電源を
遮断する電源遮断制御方式に関する。
遮断する電源遮断制御方式に関する。
（従来の技術）
近年、電源遮断時に、主記憶の一部領域の内容をディス
ク装置にセーブすることが要求される計算機が増えてき
ている。これは、次の電源投入によりシステムが稼動し
た場合に、主記憶の上記一部類域の内容を電源遮断前の
状態に復元して、効率的な処理が行えるようにするため
である。したがって、上記セーブ手続きを経ずに電源が
遮断された場合には問題が生じる。例えば、エンジニア
リングワークステーション（ＥＷＳ）等、ＵＮＩＸ（米
国ＡＴ＆Ｔベル研究所で開発されたＯＳ） をＯＳ （
オペレーティングシステム）とする計算機では、主記憶
の一部をディスク入出力のキャッシュとして利用してい
る。このため、この種の計算機では、正規の手続き（主
記憶のキャッシュの内容をディスク装置にセーブする手
続き）を経ずにＡＣ電源を遮断した場合には、ファイル
が紛失したり、最悪の場合にはシステムの立上げができ
なくなる虞があり、ＵＮＩＸシステムに不慣れな利用者
が電源遮断を行うことは好ましくなかった。また、こう
した事態を避けるには、電源が遮断されても主記憶の内
容が消失しないようにすればよいが、そのためには主記
憶のバッテリバックアップ等複雑なハードウェアを必要
とする。
ク装置にセーブすることが要求される計算機が増えてき
ている。これは、次の電源投入によりシステムが稼動し
た場合に、主記憶の上記一部類域の内容を電源遮断前の
状態に復元して、効率的な処理が行えるようにするため
である。したがって、上記セーブ手続きを経ずに電源が
遮断された場合には問題が生じる。例えば、エンジニア
リングワークステーション（ＥＷＳ）等、ＵＮＩＸ（米
国ＡＴ＆Ｔベル研究所で開発されたＯＳ） をＯＳ （
オペレーティングシステム）とする計算機では、主記憶
の一部をディスク入出力のキャッシュとして利用してい
る。このため、この種の計算機では、正規の手続き（主
記憶のキャッシュの内容をディスク装置にセーブする手
続き）を経ずにＡＣ電源を遮断した場合には、ファイル
が紛失したり、最悪の場合にはシステムの立上げができ
なくなる虞があり、ＵＮＩＸシステムに不慣れな利用者
が電源遮断を行うことは好ましくなかった。また、こう
した事態を避けるには、電源が遮断されても主記憶の内
容が消失しないようにすればよいが、そのためには主記
憶のバッテリバックアップ等複雑なハードウェアを必要
とする。
（発明が解決しようとする課題）
上記したように従来は、利用者の操作によって計算機の
電源遮断が行われていたため、計算機に不慣れな利用者
が操作する場合には主記憶の一部をディスク装置にセー
ブするなどの正規の手続きを経ずに電源が遮断されるこ
とがあり、次に電源を投入した際にシステムに悪影響を
及ぼすといった問題があった。
電源遮断が行われていたため、計算機に不慣れな利用者
が操作する場合には主記憶の一部をディスク装置にセー
ブするなどの正規の手続きを経ずに電源が遮断されるこ
とがあり、次に電源を投入した際にシステムに悪影響を
及ぼすといった問題があった。
この発明は上記事情に鑑みてなされたものでその目的は
、計算機の電源遮断を、計算機のプログラム処理により
簡単に且つシステムへの悪影響を及ぼすことなく行うこ
とができる電源遮断制御方式を提供することにある。
、計算機の電源遮断を、計算機のプログラム処理により
簡単に且つシステムへの悪影響を及ぼすことなく行うこ
とができる電源遮断制御方式を提供することにある。
［発明の構成］
（課題を解決するための手段）
この発明は、汎用インタフェースを持つ計算機のプログ
ラム処理において予め定められた少なくとも１つの汎用
インタフェース信号を出力する制御信号出力手段と、手
動による電源投入／遮断に供されるスイッチと、このス
イッチの操作時または上記制御信号出力手段から出力さ
れる汎用インタフェース信号が全て真となった場合に状
態遷移する状態保持手段と、この状態保持手段の状態に
応じて計算機への電源供給／遮断を行う電源供給／遮断
回路とを設け、計算機からプログラム処理で出力される
汎用インタフェース信号を用いて電源を遮断するように
したことを特徴とするものである。
ラム処理において予め定められた少なくとも１つの汎用
インタフェース信号を出力する制御信号出力手段と、手
動による電源投入／遮断に供されるスイッチと、このス
イッチの操作時または上記制御信号出力手段から出力さ
れる汎用インタフェース信号が全て真となった場合に状
態遷移する状態保持手段と、この状態保持手段の状態に
応じて計算機への電源供給／遮断を行う電源供給／遮断
回路とを設け、計算機からプログラム処理で出力される
汎用インタフェース信号を用いて電源を遮断するように
したことを特徴とするものである。
（作用）
上記の構成によれば、スイッチ操作時、並びに計算機の
プログラム処理で予め定められた幾つかの有効な汎用イ
ンタフェース信号が計算機から出力された場合には、状
態保持手段が状態遷移する。状態保持手段が状！Ｉ！ｓ
遷移すると、その状態に応じて計算機への電源供給／遮
断が行われる。したがって、状態保持手段が第１の状態
にあって計算機に電源が供給されている場合に、計算機
の例えば終了処理で汎用インタフェース信号を出力して
状態保持手段を第１の状態から第２の状態に遷移させる
ことにより、計算機への電源供給を自動的に遮断するこ
とができる。この計算機からの汎用インタフェース信号
出力による自動電源遮断では、汎用インタフェース信号
出力に際し、主記憶の一部をディスク装置にセーブする
などの正規の手続きを計算機自身が利用者とは無関係に
自動的に行うことが可能なため、利用者が計算機に不慣
れであっても正しい電源遮断が行え、次に電源を投入し
た際にシステムに悪影響を及ぼす虞はなくなる。
プログラム処理で予め定められた幾つかの有効な汎用イ
ンタフェース信号が計算機から出力された場合には、状
態保持手段が状態遷移する。状態保持手段が状！Ｉ！ｓ
遷移すると、その状態に応じて計算機への電源供給／遮
断が行われる。したがって、状態保持手段が第１の状態
にあって計算機に電源が供給されている場合に、計算機
の例えば終了処理で汎用インタフェース信号を出力して
状態保持手段を第１の状態から第２の状態に遷移させる
ことにより、計算機への電源供給を自動的に遮断するこ
とができる。この計算機からの汎用インタフェース信号
出力による自動電源遮断では、汎用インタフェース信号
出力に際し、主記憶の一部をディスク装置にセーブする
などの正規の手続きを計算機自身が利用者とは無関係に
自動的に行うことが可能なため、利用者が計算機に不慣
れであっても正しい電源遮断が行え、次に電源を投入し
た際にシステムに悪影響を及ぼす虞はなくなる。
（実施例）
以下、この発明の一実施例を図面を参照して説明する。
第１図は電源投入／遮断機構のブロック構成図、第２図
は第１図の電源供給／遮断機構を持つＥＷＳ （エンジ
ニアリングワークステーション）が接続されたＬＡＮ
（ローカルエリアネットワーク）システムのシステム構
成図である。
は第１図の電源供給／遮断機構を持つＥＷＳ （エンジ
ニアリングワークステーション）が接続されたＬＡＮ
（ローカルエリアネットワーク）システムのシステム構
成図である。
第２図のＬＡＮシステムにおいて、２１はＬ Ａ Ｎ
、 ２２−１．２２−２はＬＡＮを介して相互接続され
るＥＷＳである。ＥＷＳ２２−１．２２−２のうちの少
なくともＥ Ｗ Ｓ ２２−２は、汎用インタフェース
、例えばＲ８２３２Ｃインタフエースを有している。
、 ２２−１．２２−２はＬＡＮを介して相互接続され
るＥＷＳである。ＥＷＳ２２−１．２２−２のうちの少
なくともＥ Ｗ Ｓ ２２−２は、汎用インタフェース
、例えばＲ８２３２Ｃインタフエースを有している。
２３はＥ Ｗ Ｓ ２２−２への電Ｒ（ここではＡＣ電
源）供給並びに供給電源の遮断を行う電源供給／Ｉ断機
構、２４は電源供給／遮断機構２３からＥ Ｗ Ｓ ２
２−２への電源供給に供される電源ライン、２５はＥＷ
Ｓ２２−２から電源供給／遮断機構２３へのＲ３２３２
Ｃインタフ工−ス信号、例えばＤＴＲ（端末レディ）信
号並びにＲ３（送信要求）信号の転送に供されるＲ５２
３２Ｃインタフエースラインである。
源）供給並びに供給電源の遮断を行う電源供給／Ｉ断機
構、２４は電源供給／遮断機構２３からＥ Ｗ Ｓ ２
２−２への電源供給に供される電源ライン、２５はＥＷ
Ｓ２２−２から電源供給／遮断機構２３へのＲ３２３２
Ｃインタフ工−ス信号、例えばＤＴＲ（端末レディ）信
号並びにＲ３（送信要求）信号の転送に供されるＲ５２
３２Ｃインタフエースラインである。
電源供給／遮断機構２３は、第１図に示すように、手動
による電源投入／遮断に供される例えば接点式（ラッチ
式でない）の電源スィッチ１１と、Ｒ３２３２Ｃインタ
フエースライン２５を介して転送されるＤＴＲ信号、Ｒ
５信号を入力するためのレシーバ（Ｒ） ！２． ！
３と、レシーバ１２および１３によって入力されたＤＴ
Ｒ信号およびＲ３信号の論理積（ＡＮＤ）をとるＡＮＤ
Ｍ路１４とを有している。電源供給／遮断機構２３はま
た、電源スィッチ１１の状態を示す信号ＡおよびＡＮＤ
回路１４の出力信号りのＯＲ（論理和）をとるＯＲ回路
１５と、このＯＲ回路１５の出力信号Ｂの例えば立上り
に応じて状態遷移する（即ちトグル出力する）フリップ
フロップ回路ＣＦ／Ｆ）ＩＱとを有している。電源供給
／遮断機構２３は更に、フリップフロップ回路１６の出
力信号Ｃを一定時間ｔｃだけ遅延させる遅延回路１７と
、遅延回路１７の出力信号である電源入切信号Ｅの状態
に応じてＡＣ電源１８の大切を行う電源入切スイッチ１
９とを有している。
による電源投入／遮断に供される例えば接点式（ラッチ
式でない）の電源スィッチ１１と、Ｒ３２３２Ｃインタ
フエースライン２５を介して転送されるＤＴＲ信号、Ｒ
５信号を入力するためのレシーバ（Ｒ） ！２． ！
３と、レシーバ１２および１３によって入力されたＤＴ
Ｒ信号およびＲ３信号の論理積（ＡＮＤ）をとるＡＮＤ
Ｍ路１４とを有している。電源供給／遮断機構２３はま
た、電源スィッチ１１の状態を示す信号ＡおよびＡＮＤ
回路１４の出力信号りのＯＲ（論理和）をとるＯＲ回路
１５と、このＯＲ回路１５の出力信号Ｂの例えば立上り
に応じて状態遷移する（即ちトグル出力する）フリップ
フロップ回路ＣＦ／Ｆ）ＩＱとを有している。電源供給
／遮断機構２３は更に、フリップフロップ回路１６の出
力信号Ｃを一定時間ｔｃだけ遅延させる遅延回路１７と
、遅延回路１７の出力信号である電源入切信号Ｅの状態
に応じてＡＣ電源１８の大切を行う電源入切スイッチ１
９とを有している。
次に、第１図および第２図の動作を第３図のタイミング
チャートを参照して説明する。
チャートを参照して説明する。
まず、Ｅ Ｗ Ｓ ２２−２の電源投入は電源供給／遮
断機構２３の電源スィッチ１１を一部オンにすることに
より次のように行われる。今、Ｅ Ｗ Ｓ ２２−２の
電源が遮断されている状態で、電源スィッチ１１が一部
オンされたものとする。この場合、手動による電源投入
／遮断信号として用いられ電源スィッチ１１の状態を示
す信号（状態信号）Ａが第３図に示すように高レベルと
なる。この状態では、ＥＷＳ２２−２は立上っていない
ことから、Ｒ５２３２Ｃインタフエースライン２５上の
ＤＴＲ信号およびＲ３信号はいずれもオフ（低レベル）
となっており・したがってＡＮＤ回路１４の出力信号Ｂ
も第３図に示すようにオフとなっている。電源スィッチ
１１の状態信号ＡおよびＡＮＤ回路１４の出力信号りは
ＯＲ回路１５によってＯＲされる。この結果、上記した
ようにＥ Ｗ Ｓ ２２−２の電源が遮断されている状
態で電源スィッチ１１が一部オンされた際には、ＯＲ回
路１５の出力信号Ｂが第３図に示すようにオン（低レベ
ルから高レベルに遷移）する。
断機構２３の電源スィッチ１１を一部オンにすることに
より次のように行われる。今、Ｅ Ｗ Ｓ ２２−２の
電源が遮断されている状態で、電源スィッチ１１が一部
オンされたものとする。この場合、手動による電源投入
／遮断信号として用いられ電源スィッチ１１の状態を示
す信号（状態信号）Ａが第３図に示すように高レベルと
なる。この状態では、ＥＷＳ２２−２は立上っていない
ことから、Ｒ５２３２Ｃインタフエースライン２５上の
ＤＴＲ信号およびＲ３信号はいずれもオフ（低レベル）
となっており・したがってＡＮＤ回路１４の出力信号Ｂ
も第３図に示すようにオフとなっている。電源スィッチ
１１の状態信号ＡおよびＡＮＤ回路１４の出力信号りは
ＯＲ回路１５によってＯＲされる。この結果、上記した
ようにＥ Ｗ Ｓ ２２−２の電源が遮断されている状
態で電源スィッチ１１が一部オンされた際には、ＯＲ回
路１５の出力信号Ｂが第３図に示すようにオン（低レベ
ルから高レベルに遷移）する。
ＯＲ回路１５の出力信号Ｂがオンすると、フリップフロ
ップ回路（Ｆ／Ｆ）１６が状態遷移する。
ップ回路（Ｆ／Ｆ）１６が状態遷移する。
Ｅ Ｗ Ｓ ２２−２の電源が遮断されている状態では
、フリップフロップ回路１６はリセットしており、した
がってこの状態でＯＲ回路１５の出力信号Ｂがオンした
場合には、フリップフロップ回路１Ｂはセットする。フ
リップフロップ回路１６がセットすると、その出力信号
Ｃが第３図に示すようにオンする。
、フリップフロップ回路１６はリセットしており、した
がってこの状態でＯＲ回路１５の出力信号Ｂがオンした
場合には、フリップフロップ回路１Ｂはセットする。フ
リップフロップ回路１６がセットすると、その出力信号
Ｃが第３図に示すようにオンする。
フリップフロップ回路１Ｂの出力信号Ｃは遅延回路１７
によって一定時間ｔｃだけ遅延される。この遅延回路１
７の出力信号は電源入切信号Ｅとして電源入切スイッチ
１９のオン／オフ制御に用いられ、この電源入切信号Ｅ
がオンの肋間だけ′＠源大人切スィッチ１９オンする。
によって一定時間ｔｃだけ遅延される。この遅延回路１
７の出力信号は電源入切信号Ｅとして電源入切スイッチ
１９のオン／オフ制御に用いられ、この電源入切信号Ｅ
がオンの肋間だけ′＠源大人切スィッチ１９オンする。
このため、上記したようにＥ Ｗ Ｓ ２２−２の電源
が遮断されている状態で電源スィッチ１１が一部オンさ
れた際には、はぼｔｃ後に電源入切スイッチ１９がオン
して、ＡＣ電源１８がＥ Ｗ Ｓ ２２−２に供給され
、Ｅ Ｗ Ｓ ２２−２が立上る。
が遮断されている状態で電源スィッチ１１が一部オンさ
れた際には、はぼｔｃ後に電源入切スイッチ１９がオン
して、ＡＣ電源１８がＥ Ｗ Ｓ ２２−２に供給され
、Ｅ Ｗ Ｓ ２２−２が立上る。
次に、手動によるＥ Ｗ Ｓ ２２−２の電源遮断につ
いて説明する。手動による電源遮断は、電源スィッチ１
１を再び一部オンにすることにより行われる。
いて説明する。手動による電源遮断は、電源スィッチ１
１を再び一部オンにすることにより行われる。
即ち、電源スィッチｌｌが再度−瞬オンされると、ＯＲ
［！！ｊ路１５の出力信号Ｂが再びオンし、フリッププ
ロップ四路１６が今度はセット状態からリセット状態に
状態遷移する。この結果、フリップフロップ回路１６の
出力信号Ｃがオフし、時間ｔＣ後に電源入切スイッチ１
９がオフしてＥ Ｗ Ｓ ２２−２へのＡＣ電源１８の
供給が遮断される。
［！！ｊ路１５の出力信号Ｂが再びオンし、フリッププ
ロップ四路１６が今度はセット状態からリセット状態に
状態遷移する。この結果、フリップフロップ回路１６の
出力信号Ｃがオフし、時間ｔＣ後に電源入切スイッチ１
９がオフしてＥ Ｗ Ｓ ２２−２へのＡＣ電源１８の
供給が遮断される。
さて本実施例では、ＥＷＳ２２−２のプログラム処理に
より汎用インタフェース（ここではＲ５２３２Ｃ）の制
御信号（ここではＤＴＲ信号およびＲＳ信号）を制御す
ることで、Ｅ Ｗ Ｓ ２２−２の電源を自動的に遮断
できるようになっている。この電源自動遮断動作につい
て以下に説明する。まずＥ Ｗ Ｓ ２２−２において
は、（処理終了後に一般に電源遮断操作を伴うような）
アプリケーションプログラムの終了処理で、主記憶の一
部の内容をディスク装置にセーブする手続きを行い、し
かる後にＲ５２３２Ｃの制御信号であるＤＴＲ（端末レ
ディ）、およびＲＳ（送信要求）の両信号を出力するよ
うになっている。このＤＴＲおよびＲ３信号の出力制御
は、アプリケーションプログラムにより簡単に制御可能
である。Ｅ Ｗ Ｓ ２２−２のプログラム処理で同Ｅ
Ｗ Ｓ ２２−２から出力されるＤＴＲ。
より汎用インタフェース（ここではＲ５２３２Ｃ）の制
御信号（ここではＤＴＲ信号およびＲＳ信号）を制御す
ることで、Ｅ Ｗ Ｓ ２２−２の電源を自動的に遮断
できるようになっている。この電源自動遮断動作につい
て以下に説明する。まずＥ Ｗ Ｓ ２２−２において
は、（処理終了後に一般に電源遮断操作を伴うような）
アプリケーションプログラムの終了処理で、主記憶の一
部の内容をディスク装置にセーブする手続きを行い、し
かる後にＲ５２３２Ｃの制御信号であるＤＴＲ（端末レ
ディ）、およびＲＳ（送信要求）の両信号を出力するよ
うになっている。このＤＴＲおよびＲ３信号の出力制御
は、アプリケーションプログラムにより簡単に制御可能
である。Ｅ Ｗ Ｓ ２２−２のプログラム処理で同Ｅ
Ｗ Ｓ ２２−２から出力されるＤＴＲ。
Ｒ８信号は、Ｒ５２３２Ｃインタフエースライン２５を
介して電源供給／遮断機構２３に供給され、レシーバ１
２．１３を介してＡＮＤ回路１４に入力される。
介して電源供給／遮断機構２３に供給され、レシーバ１
２．１３を介してＡＮＤ回路１４に入力される。
ＡＮＤ回路１４はＤＴＲ，Ｒ５の両信号のＡＮＤをとる
。この結果、ＡＮＤ回路１４の出力信号りは、ＤＴＲ，
Ｒ５の両信号が共にオンの期間だけ筆３図に示すように
オンする。ＡＮＤ回路１４の出力信号りがオンすると、
手動操作用の電源スィッチ１１の状態がオフしていても
、ＯＲ回路１５の出力信号Ｂはオンする。Ｅ Ｗ Ｓ
２２−２の電源が段人されている状態ではフリップフロ
ップ回路１Ｂはセットしており、この状態で（上記のよ
うにＥ Ｗ Ｓ ２２−２のプログラム処理によるＤＴ
Ｒ，Ｒ３の両信号の出力に応じて）ＯＲ回路１５の出力
信号Ｂがオンすると、フリップフロップ回路１０がリセ
ット状態に遷移する。この結果、フリップフロップ回路
１６の出力信号Ｃが沁３図に示すようにオフし、遅延回
路１７による遅延時間ｔｃ後に電源入切スイッチ１９が
オフしてＥ Ｗ Ｓ ２２−２へのＡＣ電源１８の供給
が遮断される。この遅延回路１７による時間ｔｃの遅延
は、Ｒ３２３２Ｃの制御信号であるＤＴＲ，Ｒ５の両信
号の生成に供されたプログラムの処理が終了し、更にＥ
Ｗ Ｓ ２２−２ （システム）を正常終了させるの
に必要な時間を確保するためである。
。この結果、ＡＮＤ回路１４の出力信号りは、ＤＴＲ，
Ｒ５の両信号が共にオンの期間だけ筆３図に示すように
オンする。ＡＮＤ回路１４の出力信号りがオンすると、
手動操作用の電源スィッチ１１の状態がオフしていても
、ＯＲ回路１５の出力信号Ｂはオンする。Ｅ Ｗ Ｓ
２２−２の電源が段人されている状態ではフリップフロ
ップ回路１Ｂはセットしており、この状態で（上記のよ
うにＥ Ｗ Ｓ ２２−２のプログラム処理によるＤＴ
Ｒ，Ｒ３の両信号の出力に応じて）ＯＲ回路１５の出力
信号Ｂがオンすると、フリップフロップ回路１０がリセ
ット状態に遷移する。この結果、フリップフロップ回路
１６の出力信号Ｃが沁３図に示すようにオフし、遅延回
路１７による遅延時間ｔｃ後に電源入切スイッチ１９が
オフしてＥ Ｗ Ｓ ２２−２へのＡＣ電源１８の供給
が遮断される。この遅延回路１７による時間ｔｃの遅延
は、Ｒ３２３２Ｃの制御信号であるＤＴＲ，Ｒ５の両信
号の生成に供されたプログラムの処理が終了し、更にＥ
Ｗ Ｓ ２２−２ （システム）を正常終了させるの
に必要な時間を確保するためである。
なお、前記実施例では、Ｅ Ｗ Ｓ ２２−２の電源を
自身の制御だけでオフする場合について説明したがこれ
に限るものではない。例えば第２図に示すＬＡＮシステ
ムであれば、システム管理者がＥ Ｗ Ｓ ２２−１を
操作して、Ｅ Ｗ Ｓ ２２−２を初めとする各ワーク
ステーションに対して同ステーションの主記憶の一部を
ディスク装置にセーブする指示（ＳＹＮＣコマンド）を
ＬＡＮ２１を介して与えてセーブ手続きを行わせ、しか
る後に上記各ステーションに対し、そのステーションと
接続されている電源供給／遮断機構２３へのＤＴＲおよ
びＲＳの両信号の出力を指示し、この指示に応じて各ス
テーションがＤＴＲおよびＲ８の両信号を出力して自ス
テーションの電源をオフすることも可能である。また、
ｉＳ？Ｒ制御用の信号としては、ＤＴＲおよびＲ５の両
信号に限るものではなく、汎用インタフェース信号（前
期実施例ではＲ５２３２Ｃのインタフェース信号）であ
れば構わない。更に、１Ｍの汎用インタフェース信号だ
けで電源制御を行うことも可能である。但し、複数の汎
用インタフェース信号を用いて電源を制御した方が、１
つの信号が誤ってオンされても電源はオフされず、誤動
作が防げる。
自身の制御だけでオフする場合について説明したがこれ
に限るものではない。例えば第２図に示すＬＡＮシステ
ムであれば、システム管理者がＥ Ｗ Ｓ ２２−１を
操作して、Ｅ Ｗ Ｓ ２２−２を初めとする各ワーク
ステーションに対して同ステーションの主記憶の一部を
ディスク装置にセーブする指示（ＳＹＮＣコマンド）を
ＬＡＮ２１を介して与えてセーブ手続きを行わせ、しか
る後に上記各ステーションに対し、そのステーションと
接続されている電源供給／遮断機構２３へのＤＴＲおよ
びＲＳの両信号の出力を指示し、この指示に応じて各ス
テーションがＤＴＲおよびＲ８の両信号を出力して自ス
テーションの電源をオフすることも可能である。また、
ｉＳ？Ｒ制御用の信号としては、ＤＴＲおよびＲ５の両
信号に限るものではなく、汎用インタフェース信号（前
期実施例ではＲ５２３２Ｃのインタフェース信号）であ
れば構わない。更に、１Ｍの汎用インタフェース信号だ
けで電源制御を行うことも可能である。但し、複数の汎
用インタフェース信号を用いて電源を制御した方が、１
つの信号が誤ってオンされても電源はオフされず、誤動
作が防げる。
〔発明の効果］
以上詳述したようにこの発明によれば、スイッチ操作時
、並びに計算機のプログラム処理で予め定められた幾つ
かの有効な汎用インタフェース信号が計算機から出力さ
れた場合には、状態保持手段が状態遷移し、その状態に
応じて計算機への電属供給／遮断が行われる構成とした
ので、計算機の例えば終了処理で汎用インタフェース信
号を出力することにより、計算機への電源供給を自動的
に遮断することができる。この計算機からの汎用インタ
フェース信号出力による自動電源遮断では、汎用インタ
フェース信号出力に際し、主記憶の一部をディスク装置
にセーブするなどの正規の手続きを計算機自身が利用者
とは無関係に自動的に行うことが可能なため、利用者が
計算機に不慣れであっても正しいｍ７Ｒ遮断が行え、次
に電源を投入した際にシステムに悪影響を及ぼす虞はな
くなる。
、並びに計算機のプログラム処理で予め定められた幾つ
かの有効な汎用インタフェース信号が計算機から出力さ
れた場合には、状態保持手段が状態遷移し、その状態に
応じて計算機への電属供給／遮断が行われる構成とした
ので、計算機の例えば終了処理で汎用インタフェース信
号を出力することにより、計算機への電源供給を自動的
に遮断することができる。この計算機からの汎用インタ
フェース信号出力による自動電源遮断では、汎用インタ
フェース信号出力に際し、主記憶の一部をディスク装置
にセーブするなどの正規の手続きを計算機自身が利用者
とは無関係に自動的に行うことが可能なため、利用者が
計算機に不慣れであっても正しいｍ７Ｒ遮断が行え、次
に電源を投入した際にシステムに悪影響を及ぼす虞はな
くなる。
しかも、電源遮断に汎用インタフェース信号を利用して
いるため計算機のハードウェアを同等変更する必要もな
く、汎用インタフェースであることから、その信号生成
のためのソフトウェアも簡単に作成できる。
いるため計算機のハードウェアを同等変更する必要もな
く、汎用インタフェースであることから、その信号生成
のためのソフトウェアも簡単に作成できる。
【図面の簡単な説明】
第１図はこの発明を適用する電源供給／遮断機構の一実
施例を示すブロック構成図、第２図は第１図の電源供給
／遮断機構を持つエンジニアリングワークステーンヨン
が接続されたローカルエリアネットワークシステムのシ
ステム構成図、第３図は動作を説明するためのタイミン
グチャートである。 １１・・・電源スィッチ、１４・・・ＡＮＤ回路、１５
・・・ＯＲ回路、１６・・・フリップフロップ回路（Ｆ
／Ｆ） 、１７・・・遅延回路、１８・・・ＡＣ電源、
１９・・・電源入切スイッチ、２１・・・ＬＡＮ （ロ
ーカルエリアネットワーク）、２２−１．２２−２・・
・ＥＷＳ （エンジニアリングワークステーション）、
２３・・・電源供給／遮断機構。
施例を示すブロック構成図、第２図は第１図の電源供給
／遮断機構を持つエンジニアリングワークステーンヨン
が接続されたローカルエリアネットワークシステムのシ
ステム構成図、第３図は動作を説明するためのタイミン
グチャートである。 １１・・・電源スィッチ、１４・・・ＡＮＤ回路、１５
・・・ＯＲ回路、１６・・・フリップフロップ回路（Ｆ
／Ｆ） 、１７・・・遅延回路、１８・・・ＡＣ電源、
１９・・・電源入切スイッチ、２１・・・ＬＡＮ （ロ
ーカルエリアネットワーク）、２２−１．２２−２・・
・ＥＷＳ （エンジニアリングワークステーション）、
２３・・・電源供給／遮断機構。
Claims (2)
- （１）汎用インタフェースを持つ計算機のプログラム処
理において予め定められた少なくとも１つの汎用インタ
フェース信号を出力する制御信号出力手段と、 手動による電源投入／遮断に供されるスイッチと、 このスイッチの操作時または上記制御信号出力手段から
出力される上記汎用インタフェース信号が全て真となっ
た場合に状態遷移する状態保持手段と、 この状態保持手段の状態に応じて上記計算機への電源供
給／遮断を行う電源供給／遮断回路と、を具備し、上記
汎用インタフェース信号を用いて電源を遮断するように
したことを特徴とする電源遮断制御方式。 - （２）上記電源供給／遮断回路は、上記状態保持手段の
状態遷移時から一定時間後に作動することを特徴とする
請求項１記載の電源遮断制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196733A JPH0362111A (ja) | 1989-07-31 | 1989-07-31 | 電源遮断制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196733A JPH0362111A (ja) | 1989-07-31 | 1989-07-31 | 電源遮断制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0362111A true JPH0362111A (ja) | 1991-03-18 |
Family
ID=16362688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1196733A Pending JPH0362111A (ja) | 1989-07-31 | 1989-07-31 | 電源遮断制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0362111A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7850636B2 (en) | 2005-10-03 | 2010-12-14 | Jms Co., Ltd. | Closed-type blood reservoir and extracorporeal blood circulation apparatus using the same |
-
1989
- 1989-07-31 JP JP1196733A patent/JPH0362111A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7850636B2 (en) | 2005-10-03 | 2010-12-14 | Jms Co., Ltd. | Closed-type blood reservoir and extracorporeal blood circulation apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005217B1 (ko) | 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템 | |
| JPH09198168A (ja) | 電源供給の自動遮断用制御装置 | |
| US5758132A (en) | Clock control system and method using circuitry operating at lower clock frequency for selecting and synchronizing the switching of higher frequency clock signals | |
| JP3983026B2 (ja) | 情報処理装置 | |
| JPH0362111A (ja) | 電源遮断制御方式 | |
| JPH06177965A (ja) | ２重化系の交換機システム | |
| JP2799104B2 (ja) | プログラマブルコントローラの二重化切替装置 | |
| JP2850838B2 (ja) | システムパワータップの制御方式 | |
| JPH11202986A (ja) | 無停電電源システム | |
| JP2951222B2 (ja) | 電源制御装置 | |
| KR0155719B1 (ko) | 로봇 제어기의 데이타 처리방법 | |
| JPH06311199A (ja) | 無中断通信制御ソフトウェア変更方法 | |
| JP3271698B2 (ja) | 周辺装置電源切断システム | |
| KR100487242B1 (ko) | 이중화 구현장치 | |
| JPS59114619A (ja) | 電源制御方式 | |
| JPH06138984A (ja) | 情報処理装置 | |
| JPS61184619A (ja) | 電源制御装置 | |
| JPS61221941A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH07129282A (ja) | 計算機システム | |
| JPS6115217A (ja) | 電源投入切断制御装置 | |
| KR100385454B1 (ko) | 컨트롤시스템에있어서오동작방지회로 | |
| JP2663487B2 (ja) | デジタル通信装置 | |
| JPH10171558A (ja) | コンピュータの電源制御回路 | |
| JP2004054560A (ja) | 電源管理装置 | |
| JPH04205014A (ja) | 電源制御装置 |