CN118394196A - 基于电源的开关电控制方法及芯片 - Google Patents

Abstract

本申请公开基于电源的开关电控制方法及芯片，所述开关电控制方法包括：在芯片存在开电请求的情况下，根据输入所述时序逻辑控制模块的开电使能信号，控制所述时序逻辑控制模块向开关模块发起开关请求；然后通过所述开关模块引入所述工作电源给待开关电模块，然后所述时序逻辑控制模块解除对所述待开关电模块的隔离和复位控制，以使所述待开关电模块完成开电且进入工作状态；在芯片存在关电请求的情况下，根据输入所述时序逻辑控制模块的开电使能信号，控制所述时序逻辑控制模块开始执行对所述待开关电模块进行隔离和复位控制；再通过向所述开关模块发起开关请求来阻断所述工作电源输入，以使所述待开关电模块完成关电。

Description

基于电源的开关电控制方法及芯片

技术领域

本申请涉及电源开关电的技术领域，尤其涉及基于电源的开关电控制方法及芯片。

背景技术

在芯片内部电路设计中，往往需要多个电源域，并且根据不同的应用场景，为降低功耗，会关闭一部分电路的电源域，中国发明专利申请号为CN202110721379.5的发明专利公开了一种RTC的硬件架构及其读写控制方法，该发明专利采用硬件电路的方式，将RTC的高频工作的总线接口与低频工作电路分开，高频工作的总线接口消耗主控电源域的电，RTC低频工作电路消耗RTC工作电源域的电，这2部分电路中间以电平转换器连接，从而其在需要关闭的电源域与其它电源域之间设置带隔离功能的电平转换器，然后直接通过电源域外围的主控单元关闭电源，但是这一实现方式存在的技术缺陷包括，开关电源的过程不可控，芯片内部的供电电源电压受跨时钟域和电源域的影响而不稳定，具体在关电时，需要关闭的电源域中的电路输出信号的无电状态会传递到与其相连的电路里面，造成电路漏电或电路状态紊乱；在开电的过程中，多个电源域中的电路会同时打开，如果电路规模大的话，形成的抽电电流会很大，造成电源抖动，甚至会导致电源因剧烈抖动而将芯片复位，影响芯片的可靠性。

发明内容

本申请公开基于电源的开关电控制方法及芯片，具体的技术方案如下：

基于电源的开关电控制方法，时序逻辑控制模块、待开关电模块和开关模块均设置在同一芯片内，工作电源设置在芯片的外部；所述开关电控制方法包括：在芯片存在开电请求的情况下，根据输入所述时序逻辑控制模块的开电使能信号，控制所述时序逻辑控制模块向开关模块发起开关请求；然后通过所述开关模块引入所述工作电源给待开关电模块，然后所述时序逻辑控制模块解除对所述待开关电模块的隔离和复位控制，以使所述待开关电模块完成开电且进入工作状态；在芯片存在关电请求的情况下，根据输入所述时序逻辑控制模块的开电使能信号，控制所述时序逻辑控制模块开始执行对所述待开关电模块进行隔离和复位控制；再通过向所述开关模块发起开关请求来阻断所述工作电源输入，以使所述待开关电模块完成关电。综上，本申请在芯片内部，所述时序逻辑控制模块通过所述开关模块对所述待开关电模块进行电路开关电控制，从开电使能信号开始按照一定的时序先触发所述开关模块接通并引入工作电源，再解除对所述待开关电模块的隔离和复位控制，带动所述待开关电模块开电成功；也从开电使能信号开始按照一定的时序，先对所述待开关电模块执行隔离和复位，再触发所述开关模块关断所述待开关电模与工作电源之间的通道，带动所述待开关电模块关电成功；从而在芯片外部的工作电源不关电的情况下，达到芯片内部电路安全开关电的目的，提高芯片的可靠性。

进一步地，所述由所述时序逻辑控制模块控制所述开关模块引入所述工作电源的方法包括：第一级电源开关器件的输出信号与最后一级电源开关器件的输出信号均由第一无效电平翻转为第一有效电平的情况下，控制所述开关模块输出的开电确认信号由第一无效电平翻转为第一有效电平后并保持第一有效电平不变，并确定所述开关模块内各级电源开关器件均导通，实现逐级为所述待开关电模块传输所述工作电源输出的电源电压，启动所述待开关电模块开电。从而按一定的时序启动所述待开关电模块开电。

所述通过向开关模块发起开关请求来阻断所述工作电源输入的方法包括：第一级电源开关器件的输出信号由第一有效电平翻转为第一无效电平时，控制所述开关模块输出的开电确认信号由第一有效电平翻转为第一无效电平并保持第一无效电平不变，并确定第一级电源开关器件断开，阻断所述工作电源输出的电源电压进入所述开关模块。

其中，所述开关模块包括多个级联连接的电源开关器件，第一级电源开关器件的输出信号与最后一级电源开关器件的输出信号作逻辑与操作的结果是所述开关模块输出的开电确认信号。级联的多个电源开关器件按时序输出确认信号并进行组合逻辑计算，通过多个电源开关器逐级导通，为所述待开关电模块提供开电确认信号，并形成延迟时间让所述待开关电模块做好开电准备，进而实现让工作电源输出的电源电压通过开关模块延迟输出至做好开电准备的待开关电模块。

进一步地，在芯片存在开电请求的情况下，所述开关电控制方法具体包括：步骤A、若输入所述时序逻辑控制模块的开电使能信号由第一无效电平翻转为第一有效电平，则经过第一预设开电时间，所述时序逻辑控制模块输出给开关模块的开关请求信号由第一无效电平翻转为第一有效电平；然后执行步骤B；步骤B、所述开关请求信号由第一无效电平翻转为第一有效电平后，经过第二预设开电时间，通过所述开关模块输出给所述时序逻辑控制模块的开电确认信号由第一无效电平翻转为第一有效电平；然后执行步骤C；步骤C、所述开电确认信号由第一无效电平翻转为第一有效电平后，经过第三预设开电时间，所述时序逻辑控制模块输出给所述待开关电模块的隔离信号由第二有效电平翻转为第二无效电平，解除对所述待开关电模块的输出信号的隔离；然后执行步骤D；步骤D、所述隔离信号由第二有效电平翻转为第二无效电平后，经过第四预设开电时间，所述时序逻辑控制模块输出给所述待开关电模块的开电复位信号由第二有效电平翻转为第二无效电平，则确定所述待开关电模块完成开电且进入工作状态。综合前述步骤A至步骤D，本申请为芯片内部电路开电时，按照所述时序逻辑控制模块配置的硬件时序，先使所述开关模块导通以输入所述工作电源，再解除隔离和复位以控制所述待开关电模块开电成功并进入工作状态，从而采用硬件时序控制机制，在工作电源不关电的情况下，防止待供电的系列电路同时打开出现抽电电流会很大的问题，减少造成工作电源抖动，达到芯片内部电路安全开电的目的，提高芯片的可靠性和安全性。

进一步地，在执行步骤A的情况下，所述时序逻辑控制模块对所述开电使能信号作同步处理，经过所述第一预设开电时间，输出开关请求信号给所述开关模块，首先使能所述开关模块的第一级电源开关器件导通，启动所述工作电源开始给所述待开关电模块供电，使第一级电源开关器件的输出信号发生电平翻转。

进一步地，在执行步骤C的情况下，确定所述开关模块开电后，经过第三预设开电时间，控制所述隔离信号第二有效电平翻转为第二无效电平，至少建立起所述待开关电模块与所述工作电源之间电气联系，允许所述待开关电模块的输出信号变化，以解除对所述待开关电模块的输出信号的隔离。从而确定所述待开关电模块已经开电，甚至视为进入工作状态之前完成所述待开关电模块的供电操作，然后，等待在步骤D中撤销复位状态，即可进入工作状态。

进一步地，在芯片存在关电请求的情况下，所述开关电控制方法具体包括：步骤E、若输入所述时序逻辑控制模块的开电使能信号由第一有效电平翻转为第一无效电平，则经过第一预设关电时间，所述时序逻辑控制模块输出给所述待开关电模块的隔离信号由第二无效电平翻转为第二有效电平，对所述待开关电模块进行隔离，而且，所述时序逻辑控制模块输出给所述待开关电模块的开电复位信号由第二无效电平翻转为第二有效电平，触发所述待开关电模块进入复位状态；然后执行步骤F；步骤F、所述隔离信号由第二无效电平翻转为第二有效电平后，经过第二预设关电时间，所述时序逻辑控制模块输出给所述开关模块的开关请求信号由第一有效电平翻转为第一无效电平，以启动所述开关模块阻断所述工作电源输出电源电压至所述待开关电模块；然后执行步骤G；步骤G、所述开关请求信号由第一有效电平翻转为第一无效电平后，经过第三预设关电时间，通过所述开关模块输出给所述时序逻辑控制模块的开电确认信号由第一有效电平翻转为第一无效电平，确定所述待开关电模块完成关电。

进一步地，在执行步骤G之后，经过预配置的误差延迟时间，所述开关模块内各级电源开关器件均关断，确定所述待开关电模块完全关电成功，使所述工作电源作用于所述待开关电模块的电源电压完全消失，其中，所述开关模块输出的开电确认信号在步骤G所述的第三预设开电时间内保持第一有效电平不变；所述第三预设关电时间与预配置的误差延迟时间之和大于或等于所述开关模块内各级电源开关器件传输同一电压信号累计消耗的时间。

进一步地，所述开关请求信号在步骤E的第一预设关电时间内保持置为第一有效电平，直至所述隔离信号在步骤F中由第二无效电平翻转为第二有效电平且经过第二预设关电时间，控制所述开关请求信号由第一有效电平翻转为第一无效电平，至少使能所述开关模块的第一级电源开关器件在步骤G所述的第三预设关电时间内启动关断，当所述开电确认信号在步骤G中由第一有效电平翻转为第一无效电平时，第一级电源开关器件完成关断。

综合前述步骤E至步骤G，本申请公开的所述时序逻辑控制模块先对所述待开关电模块进行隔离和复位控制，再通过开关模块关断工作电源对所述待开关电模块的通电路径，基于此时序逻辑控制所述工作电源停止为芯片内部电路开电，从而采用硬件时序控制机制，在工作电源不关电且芯片存在关电请求的情况下，有效防止所述待开关电模块输出信号的无电状态传递到芯片外部，避免造成芯片内部电路漏电或外部的工作电源所在电路状态紊乱，提高芯片的可靠性和安全性。

进一步地，第一有效电平等于第二无效电平，第一无效电平等于第二有效电平，第一有效电平不等于第一无效电平；开电使能信号、开关请求信号以及开电确认信号之间的有效电平是相等且均等于第一有效电平，隔离信号与开电复位信号之间的有效电平是相等且均等于第二有效电平；开电使能信号、开关请求信号以及开电确认信号之间的无效电平是相等且均等于第一无效电平，隔离信号与开电复位信号之间的无效电平是相等且均等于第二无效电平。

一种芯片，该芯片用于所述开关电控制方法；其中：所述芯片发起开电请求并得到响应后，输入所述时序逻辑控制模块的开电使能信号由第一无效电平翻转为第一有效电平；所述芯片发起关电请求并得到响应后，输入所述时序逻辑控制模块的开电使能信号由第一有效电平翻转为第一无效电平。

芯片存在开电请求的情况下，本申请公开的所述时序逻辑控制模块先通过开关模块导通工作电源对芯片内部电路的通电路径，再解除对所述待开关电模块的隔离和复位控制，基于此时序逻辑控制所述工作电源为芯片内部电路开电，在工作电源不关电的情况下，防止待供电的系列电路同时打开出现抽电电流会很大的问题，减少造成工作电源抖动，提高芯片的可靠性和安全性。

综上，在芯片存在关电请求的情况下，本申请公开的所述时序逻辑控制模块先对所述待开关电模块进行隔离和复位控制，再通过开关模块关断工作电源对所述待开关电模块的通电路径，基于此时序逻辑控制所述工作电源停止为芯片内部电路开电，在工作电源不关电的情况下，有效防止所述待开关电模块输出信号的无电状态传递到芯片外部，避免造成芯片内部电路漏电或外部的工作电源所在电路状态紊乱，提高芯片的可靠性和安全性。

附图说明

图1是本申请一实施例公开的基于电源的开关电控制方法的流程示意图。

图2是本申请另一实施例公开的基于电源的开关电控制方法的流程示意图。

图3是本申请一实施例公开的芯片内部模块的连接框架示意图。

图4是本申请一实施例公开的时序逻辑控制模块的输入信号和输出信号的时序示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行详细描述。为进一步说明各实施例，本申请提供有附图。这些附图为本发明揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。除非另作定义，本申请所涉及的技术术语或科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一种”、“该”等词语并不表示数量限制，可以表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含，如：包含了一系列步骤或模块的过程、方法、系统产品或者设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或模块，或者还可以包括对于这些过程、方法、产品或设备固有的其他步骤或单元。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是用于区别类似的对应，不代表针对对象的特定排序，其中，第一有效电平和第二有效电平均可以代表逻辑电路中的高电平，高电平一般处于3V至5V之间；而第一无效电平和第二无效电平均可以代表逻辑电路中的低电平，低电平一般处于0V至1.5V之间。

芯片内部的部分电路进行开关电的过程中，需要关闭的电源域电路输出信号的无电状态会传递到与其相连的电路内部，容易造成电路漏电或电路状态紊乱，例如外围总线在部分电源域断电时引入不受控的杂波信号；在开电的过程中，若多个电源域中的电路会同时打开，则产生的电流会很大，造成电源抖动，导致电源因剧烈抖动而将芯片复位，出现错误的总线读写操作。

针对前述技术缺陷，本申请通过硬件时序控制方式实施电路芯片的开关电操作，确保芯片内部电路的开关电是安全可靠。对应到各种上下电应用场景中，从芯片的内部划分出时序逻辑控制模块、待开关电模块和开关模块，但不限于此，而芯片的外部连接工作电源，如图3所示，时序逻辑控制模块与所述待开关电模块电性连接，开关模块与所述待开关电模块电性连接，时序逻辑控制模块与开关模块电性连接，开关模块与工作电源连接，时序逻辑控制模块与常开电源电性连接。所述工作电源通过开关模块与待开关电模块连接，可以视为工作电源为芯片供电，在时序逻辑控制模块的控制下，开电之前，先通过开关模块逐步导通与工作电源的通电路径，再解除对待开关电模块的隔离，实现通过开关模块选择待开关电模块开电；关电之前，先建立对待开关电模块的隔离（隔离芯片内部电路与工作电源之间的信号联系），再通过开关模块关掉与工作电源的通电路径，实现通过开关模块控制所述待开关电模块关电。

在芯片中，时序逻辑控制模块是一种依靠硬件时序信息控制所述工作电源对整个芯片内部电路或本身的电源端进行上下电的硬件电路，实际是按照所述时序逻辑控制模块输出的各种逻辑电平的时序关系，时序逻辑控制模块利用芯片外部的常开电源进行供电，常开电源保持一直打开的，不关闭，时序逻辑控制模块还配置有时钟控制功能、复位控制功能等。所述工作电源也没有关闭，保持打开状态，等待所述时序逻辑控制模块发出相关控制信号来为所述待开关电模块选择开电或关电。其中，所述待开关电模块可以是电源检测电路、电源工作电路或其它需要外部工作电源开闭的功能电路，而时序逻辑控制模块可以是硬件实现的时钟控制电路、复位控制电路、电源上下电控制电路等。需要说明的是，时序逻辑控制模块的输入和输出信号可以依赖软件代码实现控制。

本申请公开一种基于电源的开关电控制方法，所述开关电控制方法应用于前述芯片，具体的执行主体可以是时序逻辑控制模块、芯片内外部的软件系统、或独立的控制器；前述芯片外部的工作电源是预先配置好且保持打开状态；本申请通过执行所述开关电控制方法来控制前述芯片中的待开关电模块开电或关电。所述开关电控制方法包括：

在芯片存在开电请求的情况下，根据输入所述时序逻辑控制模块的开电使能信号，控制所述时序逻辑控制模块向开关模块发起开关请求，然后所述时序逻辑控制模块通过所述开关模块引入所述工作电源给待开关电模块，导通工作电源对芯片内部电路（包括所述待开关电模块）的通电路径，启动所述待开关电模块开电，若产生开电确认信息则确定所述待开关电模块开电成功，所述待开关电模块输出信号有了确定的状态，然后所述时序逻辑控制模块解除对所述待开关电模块的隔离和复位控制，以使所述待开关电模块完成开电且进入工作状态，也可视为检测到所述待开关电模块完成开电（或开电成功）且进入工作状态。

示意性地，芯片存在向工作电源发起开电请求的情况下，结合图3和图4可知，所述时序逻辑控制模块的使能端输入的开电使能信号pwr_up_en会从逻辑电平0变为逻辑电平1，所述时序逻辑控制模块输出信号pwr_up_req会从逻辑电平0变为逻辑电平1，向所述开关模块发起开电请求，但还没让所述工作电源为所述待开关电模块供电；直至在所述开关模块为所述时序逻辑控制模块输入的信号pwr_up_ack从逻辑电平0变为逻辑电平1，才通过所述开关模块引入所述工作电源给所述待开关电模块，让所述待开关电模块整体开电成功；而在信号pwr_up_ack从逻辑电平0变为逻辑电平1之前，所述时序逻辑控制模块对所述待开关电模块输出的隔离信号pwr_up_iso_n一直为逻辑电平0，所述待开关电模块的电路输出保持隔离状态，不允许所述待开关电模块的输出对外施加影响和允许外部的信号调整所述待开关电模块的输出，而且，所述时序逻辑控制模块对所述待开关电模块输出的开电复位信号pwr_up_rst_n也一直保持为逻辑电平0，表示电路一直处于复位状态。直到所述开关模块为所述时序逻辑控制模块输入的信号pwr_up_ack变成逻辑电平1并保持不变，然后经过一段延时时间，隔离信号pwr_up_iso_n会从逻辑电平0变为逻辑电平1，对所述待开关电模块的隔离解除，再经过几个周期之后，开电复位信号pwr_up_rst_n会从逻辑电平0变为逻辑电平1，复位撤销，然后所述待开关电模块及其所在的芯片就可以正常工作，因此，本申请公开的所述时序逻辑控制模块先通过开关模块导通工作电源对芯片内部电路的通电路径，再解除对所述待开关电模块的隔离和复位控制，基于此时序逻辑控制所述工作电源为芯片内部电路开电，在工作电源不关电的情况下，防止待供电的系列电路同时打开出现抽电电流会很大的问题，减少造成工作电源抖动，提高芯片的可靠性和安全性。

在芯片存在关电请求的情况下，根据输入所述时序逻辑控制模块的开电使能信号，控制所述时序逻辑控制模块开始执行对所述待开关电模块进行隔离和复位控制，再通过向所述开关模块发起开关请求来阻断所述工作电源输入，可以是从最接近所述工作电源的开关器件开始，逐个周期或逐个开关器件地关断所述待开关电模块与工作电源之间的通电路径，以使所述待开关电模块完成关电，也可视为检测到所述待开关电模块完成关电/关电成功，从而在所述待开关电模块完成关电之后，能够隔离所述待开关电模块的输出信号以防止出现漏电或引起外部有电的电路状态紊乱。

在一些实施例中，还会确保所述待开关电模块完全关电成功，确保所述待开关电模块完全关电成功的前提是：所述开关模块内各个开关器件均被使能关断且没有传输电源电压给所述待开关电模块，然后确定所述工作电源通过开关模块作用于所述待开关电模块的电源电压完全消失但所述工作电源没有关闭。

示意性地，芯片存在向工作电源发起关电请求/下电请求的情况下，结合图3和图4可知，所述时序逻辑控制模块的使能端输入的开电使能信号pwr_up_en会从逻辑电平1变为逻辑电平0后，首先让所述时序逻辑控制模块对所述待开关电模块输出的隔离信号pwr_up_iso_n从逻辑电平1变为逻辑电平0，控制所述待开关电模块的电路输出进行隔离以防止输出扰乱外部电路，然后所述时序逻辑控制模块对所述待开关电模块输出的开电复位信号pwr_up_rst_n从逻辑电平1变为逻辑电平0，使所述待开关电模块处于复位状态；然后所述时序逻辑控制模块对所述开关模块输出的信号pwr_up_req会从逻辑电平1变为逻辑电平0，不向所述开关模块发起开电请求，而是让所述工作电源开始停止为所述待开关电模块供电，然后等待所述开关模块为所述时序逻辑控制模块输入的信号pwr_up_ack从逻辑电平1变为逻辑电平0，此时已经阻断所述工作电源输出电源电压至所述待开关电模块，可以确认对所述待开关电模块的关电完成/关电成功，然后一直保持关电状态，直到下一次开电请求到来(pwr_up_en从逻辑电平0变成逻辑电平1），再重复前述的开电过程。因此，本申请公开的所述时序逻辑控制模块先对所述待开关电模块进行隔离和复位控制，再通过开关模块关断工作电源对所述待开关电模块的通电路径，基于此时序逻辑控制所述工作电源停止为芯片内部电路开电，在工作电源不关电的情况下，有效防止所述待开关电模块输出信号的无电状态传递到芯片外部，避免造成芯片内部电路漏电或外部的工作电源所在电路状态紊乱，提高芯片的可靠性和安全性。

综上，本申请在芯片内部，所述时序逻辑控制模块通过所述开关模块对所述待开关电模块进行电路开关电控制，从开电使能信号开始按照一定的时序先触发所述开关模块接通并引入工作电源，再解除对所述待开关电模块的隔离和复位控制，带动所述待开关电模块开电成功；也从开电使能信号开始按照一定的时序，先对所述待开关电模块执行隔离和复位，再触发所述开关模块关断所述待开关电模与工作电源之间的通道，带动所述待开关电模块关电成功；从而在芯片外部的工作电源不关电的情况下，达到芯片内部电路安全开关电的目的，提高芯片的可靠性。

作为一种实施例，所述开关模块包括多个级联连接的电源开关器件，第一级电源开关器件的输出信号与最后一级电源开关器件的输出信号作逻辑与操作的结果是所述开关模块输出的开电确认信号；在硬件实现所述开关模块时，电源开关器件由开关管组成，开关管可以是但不限于MOS管、三极管等。在开关模块内，不同电源开关器件彼此串联，组成级联链条，每个电源开关器件均接收请求信号req和输出确认信号ack,而且，从第一级电源开关器件开始，第一级电源开关器件的输入端用于输入开电请求信号pwr_up_req，当前一级电源开关器件的输出端与下一级电源开关器件的输入端连接，当前一级电源开关器件输出的确认信号ack与下一级电源开关器件输入的请求信号req连接，一级一级地串联起来。而且，采用与门逻辑电路将第一级电源开关器件输出和最后一级电源开关器件输出作逻辑与操作，获得逻辑与操作结果，再将所述逻辑与操作结果作为所述开关模块输出的开电确认信号pwr_up_ack。

基于前述实施例，所述由所述时序逻辑控制模块控制所述开关模块引入所述工作电源的方法包括：第一级电源开关器件的输出信号与最后一级电源开关器件的输出信号均由第一无效电平翻转为第一有效电平的情况下，控制所述开关模块输出的开电确认信号由第一无效电平翻转为第一有效电平后并保持第一有效电平不变，并确定所述开关模块内各级电源开关器件均导通，实现逐级为所述待开关电模块传输所述工作电源输出的电源电压，从而按一定的时序启动所述待开关电模块开电。

示意性地，在由所述时序逻辑控制模块控制所述开关模块引入所述工作电源的过程中，由于各级电源开关器件是串联连接，所以第一级电源开关器件的输入端输入的开电请求信号pwr_up_req会逐级传输到其余各级电源开关器件，使每级第一级电源开关器件均输出开电请求信号pwr_up_req，第一无效电平是逻辑电平0，第一有效电平是逻辑电平1；结合图3和图4可知，当开电请求信号pwr_up_req由逻辑电平0变为逻辑电平1时，第一级电源开关器件的输出信号与最后一级电源开关器件的输出信号均置为逻辑电平1，然后所述开关模块输出的开电确认信号pwr_up_ack置为逻辑电平1并保持逻辑电平1不变，并确定所述开关模块内各级电源开关器件均导通，以启动所述待开关电模块开电。

因此，级联的多个电源开关器件按时序输出确认信号并进行组合逻辑计算，通过多个电源开关器逐级导通，为所述待开关电模块提供开电确认信号pwr_up_ack，并形成延迟时间让所述待开关电模块做好开电准备，进而实现让工作电源输出的电源电压通过开关模块延迟输出至做好开电准备的待开关电模块。

另外，基于前述实施例，所述通过向开关模块发起开关请求来阻断所述工作电源输入的方法包括：第一级电源开关器件的输出信号由第一有效电平翻转为第一无效电平时，控制所述开关模块输出的开电确认信号由第一有效电平翻转为第一无效电平并保持第一无效电平不变，也确定第一级电源开关器件断开，阻断所述工作电源输出的电源电压进入所述开关模块，并确定所述待开关电模块开始关电的时间；实现为所述待开关电模块切断其与所述工作电源之间的通电通道，从而按一定的时序控制所述待开关电模块关电。

示意性地，在通过向开关模块发起开关请求来阻断所述工作电源输入的过程中，第一级电源开关器件的输入端输入的开电请求信号pwr_up_req由逻辑电平1翻转为逻辑电平0时，第一级电源开关器件的输出信号由逻辑电平1翻转为逻辑电平0，由于各级电源开关器件是串联连接，所以第一级电源开关器件的输出的逻辑电平0会逐级传输到其余各级电源开关器件，此时其余各级电源开关器件的输出信号均保持为逻辑电平1，可能部分电源开关器件的输出信号置为逻辑电平0，但是，由于本申请使用第一级电源开关器件的输出信号和最后一级电源开关器件的输出信号作逻辑与操作，所以，在时序上首先出现第一级电源开关器件的输出置为逻辑电平0，而后无论最后一级电源开关器件的输出信号是否为逻辑电平0，所述开关模块输出的开电确认信号pwr_up_ack都置为逻辑电平0并保持逻辑电平0，即在时序上第一级电源开关器件的输出决定所述开关模块输出的开电确认信号pwr_up_ack，则将第一级电源开关器件的输出由逻辑电平1翻转为逻辑电平0的时间为启动关电的时间，也是工作电源开始停止为所述待开关电模块供电的时间；又由于前述实施例预先让所述时序逻辑控制模块对所述待开关电模块进行隔离和复位控制，所以，所述待开关电模块不受外部电源电路的影响，也不对外部施加无电状态信号，也不产生漏电。

作为一种开电实施例，在芯片存在开电请求的情况下，如图1所示，所述开关电控制方法具体包括，即所述根据输入所述时序逻辑控制模块的开电使能信号，控制所述时序逻辑控制模块向开关模块发起开关请求；然后通过所述开关模块引入所述工作电源给待开关电模块，然后所述时序逻辑控制模块解除对所述待开关电模块的隔离和复位控制，以使所述待开关电模块完成开电且进入工作状态的方法包括：

步骤A、若输入所述时序逻辑控制模块的开电使能信号由第一无效电平翻转为第一有效电平，例如，图3的时序逻辑控制模块的开电使能端在外部软件指令的控制下，其输入的开电使能信号pwr_up_en由逻辑电平0翻转为逻辑电平1以表示以表示芯片发起的开电请求得到外围总线软件的响应，则经过第一预设开电时间后，所述时序逻辑控制模块输出给开关模块的开关请求信号由第一无效电平翻转为第一有效电平，示意性地，在控制所述时序逻辑控制模块按照时钟端输入的系统时钟信号clk计时所述第一预设开电时间后，输出给开关模块的开关请求信号由逻辑电平0翻转为逻辑电平1，使所述开关模块的相关电源开关器件开始导通以输入所述工作电源，具体是控制所述开关模块启动所述工作电源输出电源电压给所述芯片，则所述开关模块中的电源开关器件导通准备为所述待开关电模块传输外部输入的电源电压，但不是立即输出到所述待开关电模块，而是让所述待开关电模块先进入准备阶段。然后执行步骤B。

在一些实施例中，执行步骤A时，所述时序逻辑控制模块对所述开电使能信号作同步处理，这里的同步处理是将外部（包括外围总线）传输给所述时序逻辑控制模块的开电使能信号（包括命令、待访问数据及待访问地址）锁存，然后经过所述第一预设开电时间，输出开关请求信号给所述开关模块，此时，开关请求信号置为第一有效电平，具体是将当前锁存的开电使能信号延时传输给所述开关模块，能够形成开关请求信号同步到所述开关模块的工作时钟，其中延时时间是所述第一预设开电时间。或者，执行步骤A的过程中，开电使能信号由第一无效电平翻转为第一有效电平后，所述开关请求信号经过所述第一预设开电时间后由第一无效电平翻转为第一有效电平。

基于开关请求信号，首先使能所述开关模块的第一级电源开关器件导通，启动所述工作电源开始给所述待开关电模块供电，使第一级电源开关器件的输出信号发生电平翻转，其中，所述第一级电源开关器件的输入端视为所述开关模块的输入端；需要说明的是，通过导通所述第一级电源开关器件来将所述工作电源产生的电源电压输入所述待开关电模块，但所述开关模块与所述时序逻辑控制模块均是使用常开电源供电，不需所述工作电源供电，所述开关模块负责在所述开关请求信号的控制下传输所述电源电压给所述待开关电模块进行供电。

结合图3和图4可知，当所述时序逻辑控制模块的复位端输入的复位信号rst_n由逻辑电平0翻转为逻辑电平1，驱动所述时序逻辑控制模块开始工作，经过系统时钟信号clk的一个时钟周期，芯片需要对内部的待开关电模块开电，在时刻t0，输入所述时序逻辑控制模块的使能端的开电使能信号pwr_up_en由逻辑电平0翻转为逻辑电平1，然后所述时序逻辑控制模块按照系统时钟信号clk将输入的开电使能信号pwr_up_en打拍延迟系统时钟信号clk的2.5个时钟周期，所述时序逻辑控制模块在时刻t1输出开关请求信号pwr_up_req，则所述时序逻辑控制模块完成对开电使能信号pwr_up_en的同步处理，对应到图4中是在时刻t1处，所述时序逻辑控制模块对所述开关模块输出的开关请求信号pwr_up_req由逻辑电平0翻转为逻辑电平1，第一预设开电时间则设置为2.5个时钟周期，可以理解为开关请求信号pwr_up_req从时刻t0开始在所述第一预设开电时间内保持逻辑电平0，等到时刻t1由逻辑电平0翻转为逻辑电平1；此时，实际上将输入第一级电源开关器件的开关请求信号pwr_up_req置为逻辑电平1，表示所述时序逻辑控制模块向所述开关模块请求开始给所述待开关电模块开电/上电。

步骤B、所述开关请求信号由第一无效电平翻转为第一有效电平后，经过第二预设开电时间，通过所述开关模块输出给所述时序逻辑控制模块的开电确认信号由第一无效电平翻转为第一有效电平，以启动所述待开关电模块开电，可以确定所述待开关电模块开电成功；然后执行步骤C。具体地，在执行步骤B的情况下，通过输出所述开关请求信号给所述开关模块，逐级导通各个电源开关器件，所述时序逻辑控制模块计时过所述第二预设开电时间，各个电源开关器件均完成导通，所述开关模块输出的开电确认信号由第一无效电平翻转为第一有效电平，确定所述时序逻辑控制模块已经完成导通所述开关模块，能够在所述待开关电模块仍处于复位工作状态和隔离工作状态的情况下，完全打开所述待开关电模块与所述工作电源之间的通电路径，确定所述待开关电模块开电成功，并视为进入准备工作状态，后续触发步骤C对所述待开关电模块解除隔离，并触发步骤D对所述待开关电模块撤销复位状态。

示意性地，结合图3和图4可知，在时刻t1，开关请求信号pwr_up_req由逻辑电平0翻转为逻辑电平1，然后所述开关模块按照系统时钟信号clk将输入的开关请求信号pwr_up_req逐个电源开关器件地传输过所述系统时钟信号clk的2.5个时钟周期，让所述开关模块输出给所述时序逻辑控制模块的开电确认信号pwr_up_ack在时刻t2由逻辑电平0翻转为逻辑电平1，所述第二预设开电时间则设置为2.5个时钟周期，从而在时刻t2确定第一级电源开关器件的输出和最后一级电源开关器件的输出均由逻辑电平0翻转为逻辑电平1。

值得注意的是，结合图4可知，在开电确认信号pwr_up_ack由逻辑电平0翻转为逻辑电平1之前，输出隔离信号pwr_up_iso_n会一直为0，即电路的输出信号保持隔离状态，对所述待开关电模块输出的隔离信号pwr_up_iso_n保持为逻辑电平0；同时，对所述待开关电模块输出的开电复位信号pwr_up_rst_n保持为逻辑电平0，表示所述待开关电模块处于复位状态。从而，在开电确认信号pwr_up_ack由逻辑电平0翻转为逻辑电平1之前，隔离信号pwr_up_iso_n一直保持有效状态，会一直将所述待开关电模块的输出信号进行隔离，保证其处于无效状态，所述待开关电模块不会对外部电路产生信号影响。

步骤C、所述开电确认信号由第一无效电平翻转为第一有效电平后，经过第三预设开电时间，所述时序逻辑控制模块输出给所述待开关电模块的隔离信号由第二有效电平翻转为第二无效电平，解除对所述待开关电模块的输出信号的隔离；然后执行步骤D。具体地，在执行步骤C的情况下，确定所述开关模块开电后，所述时序逻辑控制模块按照系统时钟信号计时过第三预设开电时间，控制所述隔离信号第二有效电平翻转为第二无效电平，至少建立起所述待开关电模块与所述工作电源之间电气联系，允许所述待开关电模块的输出信号变化，以解除对所述待开关电模块的输出信号的隔离，包括允许接受外部电路对所述待开关电模块的输出信号动态调整以维持所述待开关电模块执行所需的功能，从而确定所述待开关电模块已经开电，甚至视为进入工作状态之前完成所述待开关电模块的供电操作，然后，等待在步骤D中撤销复位状态，即可进入工作状态。

示意性地，第一无效电平是逻辑电平0，第一有效电平是逻辑电平1，第二无效电平是逻辑电平1，第二有效电平是逻辑电平0；结合图3和图4可知，开电确认信号pwr_up_ack在时刻t2由逻辑电平0翻转为逻辑电平1并保持为逻辑电平1，经过所述系统时钟信号clk的2.5个时钟周期，即第三预设开电时间是系统时钟信号clk的2.5个时钟周期，其中，第三预设开电时间是系统时钟信号clk的2.5个时钟周期；到达时刻t3，所述隔离信号pwr_up_iso_n由逻辑电平0翻转为逻辑电平1，所述隔离信号pwr_up_iso_n置为无效状态，撤销所述待开关电模块的隔离状态，所述待开关电模块的输出信号可以变化，所述待开关电模块进入开电/上电状态以通过所述开关模块接收所述工作电源输出的电源电压。

步骤D、所述隔离信号由第二有效电平翻转为第二无效电平后，经过第四预设开电时间，所述时序逻辑控制模块输出给所述待开关电模块的开电复位信号由第二有效电平翻转为第二无效电平，确定所述待开关电模块开电成功且进入工作状态。在一些实施例中，所述隔离信号由第二有效电平翻转为第二无效电平后，可认为所述待开关电模块开电成功，然后所述时序逻辑控制模块按照系统时钟信号clk计时过第四预设开电时间，输出的开电复位信号pwr_up_rst_n由逻辑电平0翻转为逻辑电平1，开电复位信号pwr_up_rst_n以逻辑电平1为有效电平状态，所述时序逻辑控制模块撤销所述待开关电模块的复位状态，让所述待开关电模块可以正常工作。示意性地，结合图3和图4可知，时刻t3处的隔离信号pwr_up_iso_n由逻辑电平0翻转为逻辑电平1，然后，开电复位信号pwr_up_rst_n在延时所述系统时钟信号clk的2.5个时钟周期之后由逻辑电平0翻转为逻辑电平1，此时所述待开关电模块的复位状态撤销，至此，所述待开关电模块开电成功并进入工作状态。其中，第四预设开电时间是所述系统时钟信号clk的2.5个时钟周期。

综合前述步骤A至步骤D，本申请为芯片内部电路开电时，按照所述时序逻辑控制模块配置的硬件时序，先使所述开关模块导通以输入所述工作电源，再解除隔离和复位以控制所述待开关电模块开电成功并进入工作状态，从而采用硬件时序控制机制，在工作电源不关电的情况下，防止待供电的系列电路同时打开出现抽电电流会很大的问题，减少造成工作电源抖动，达到芯片内部电路安全开电的目的，提高芯片的可靠性和安全性。

作为一种关电实施例，如图2所示，在芯片存在关电请求的情况下，所述开关电控制方法具体包括，对应地，所述根据输入所述时序逻辑控制模块的开电使能信号，控制所述时序逻辑控制模块开始执行对所述待开关电模块进行隔离和复位控制；再通过向所述开关模块发起开关请求来阻断所述工作电源输入，以使所述待开关电模块完成关电的方法包括：

步骤E、若输入所述时序逻辑控制模块的开电使能信号由第一有效电平翻转为第一无效电平，则经过第一预设关电时间，所述时序逻辑控制模块输出给所述待开关电模块的隔离信号由第二无效电平翻转为第二有效电平，开始对所述待开关电模块进行隔离，同时所述时序逻辑控制模块输出给所述待开关电模块的开电复位信号由第二无效电平翻转为第二有效电平，触发所述待开关电模块进入复位状态；然后执行步骤F。

示意性地，第一无效电平是逻辑电平0，第一有效电平是逻辑电平1，第二无效电平是逻辑电平1，第二有效电平是逻辑电平0；结合图3和图4可知，时序逻辑控制模块的开电使能端在外部软件指令的控制下，时序逻辑控制模块的开电使能端输入的开电使能信号pwr_up_en在时刻t4由逻辑电平1翻转为逻辑电平0，以表示芯片发起的关电请求得到外围总线的指令响应；然后按照系统时钟信号clk计时过所述系统时钟信号的2.5个时钟周期，开电使能信号pwr_up_en从时刻t4开始在所述第一预设关电时间内保持逻辑电平0，其中，第一预设关电时间等于所述系统时钟信号的2.5个时钟周期；到达时刻t5，隔离信号pwr_up_iso_n由逻辑电平1翻转为逻辑电平0，将所述待开关电模块的输出信号进行隔离，使所述待开关电模块的输出信号固定不变，防止输出信号的无电状态传递到外部相连的电路，同时控制所述开电复位信号pwr_up_rst_n由逻辑电平1翻转为逻辑电平0，使所述待开关电模块处于复位状态，因而所述待开关电模块中止工作，进入不工作状态；虽然不允许接受外部电路对所述待开关电模块的输出信号变化且处于不工作状态，但是所述待开关电模块仍开电/上电，可以通过所述开关模块接收所述工作电源输出的电源电压。

步骤F、所述隔离信号由第二无效电平翻转为第二有效电平后，经过第二预设关电时间，所述时序逻辑控制模块输出给所述开关模块的开关请求信号由第一有效电平翻转为第一无效电平，以启动所述开关模块阻断所述工作电源输出电源电压至所述待开关电模块；然后执行步骤G。在步骤F中，所述隔离信号由第二无效电平翻转为第二有效电平后，按照系统时钟信号clk计时所述第二预设关电时间，开关请求信号由第一有效电平翻转为第一无效电平，使所述开关模块的相关电源开关器件关断以开始阻断所述工作电源输出的电源电压传输给所述待开关电模块，则所述待开关电模块与所述工作电源之间的通电路径开始被逐级切断。在一些实施例中，基于步骤F中发生翻转的开关请求信号，首先使能所述开关模块的第一级电源开关器件关断，使第一级电源开关器件的输出信号发生电平翻转，启动启动所述开关模块阻断所述工作电源输出电源电压至所述待开关电模块，其中，所述第一级电源开关器件的输入端视为所述开关模块的输入端。

示意性地，结合图3和图4可知，在时刻t5，隔离信号pwr_up_iso_n由逻辑电平1翻转为逻辑电平0，然后所述时序逻辑控制模块按照系统时钟信号clk打拍延迟所述系统时钟信号clk的2.5个时钟周期，隔离信号pwr_up_iso_n从时刻t5开始在第二预设关电时间内保持为逻辑电平0，其中，第二预设关电时间则设置为等于所述系统时钟信号clk的2.5个时钟周期；所述时序逻辑控制模块在时刻t6输出的开关请求信号pwr_up_req由逻辑电平1翻转为逻辑电平0，实际上是将输入第一级电源开关器件的开关请求信号pwr_up_req置为逻辑电平0，表示所述时序逻辑控制模块向所述开关模块请求开始给所述待开关电模块关电，使第一级电源开关器件的输出信号发生电平翻转，至少从所述开关模块的第一级电源开关器件开始关断，再在时刻t6之后逐级关断更高一级的电源开关器件。

步骤G、所述开关请求信号由第一有效电平翻转为第一无效电平后，经过第三预设关电时间，通过所述开关模块输出给所述时序逻辑控制模块的开电确认信号由第一有效电平翻转为第一无效电平，确定所述待开关电模块完成关电，确定所述工作电源已经停止向所述芯片供电。

需要说明的是，所述开关请求信号在步骤E的第一预设关电时间内保持置为第一有效电平以保持所述开关模块的各级电源开关器件为所述待开关电模块供电，直至所述隔离信号在步骤F中由第二无效电平翻转为第二有效电平且延迟过所述第二预设关电时间，控制所述开关请求信号由第一有效电平翻转为第一无效电平，至少使能所述开关模块的第一级电源开关器件在步骤G的第三预设关电时间内启动关断，使所述开电确认信号后续由第一有效电平翻转为第一无效电平时，才可确定所述待开关电模块是否关电，具体是当所述开电确认信号在在步骤G中由第一有效电平翻转为第一无效电平时，所述开关模块的第一级电源开关器件完成关断。

在通过向开关模块发起开关请求来阻断所述工作电源输入的过程中，示意性地，结合图3和图4可知，第一级电源开关器件的输入端输入的开电请求信号pwr_up_req在时刻t6由逻辑电平1翻转为逻辑电平0时，第一级电源开关器件的输出信号由逻辑电平1翻转为逻辑电平0，由于各级电源开关器件是串联连接，所以第一级电源开关器件的输出的逻辑电平0会逐级传输到其余各级电源开关器件，此时其余各级电源开关器件的输出信号均保持为逻辑电平1，可能部分电源开关器件的输出信号置为逻辑电平0，但是，由于本申请使用第一级电源开关器件的输出信号和最后一级电源开关器件的输出信号作逻辑与操作，所以，在时序上首先出现第一级电源开关器件的输出置为逻辑电平0，而后无论最后一级电源开关器件的输出信号是否为逻辑电平0，所述开关模块输出的开电确认信号pwr_up_ack都置为逻辑电平0，因此，从时刻t6开始按照系统时钟信号clk打拍延迟系统时钟信号clk的2.5个时钟周期，开电请求信号pwr_up_req在系统时钟信号clk的2.5个时钟周期内保持为逻辑电平0，其中，第三预设关电时间则设置为系统时钟信号clk的2.5个时钟周期；所述开关模块在时刻t7输出的开电确认信号pwr_up_ack由逻辑电平1翻转为逻辑电平0，此时可视为所述待开关电模块关电的起始时间，又由于时刻t5已经通过所述时序逻辑控制模块对所述待开关电模块进行隔离和复位控制，所以，所述待开关电模块不受外部电源电路的影响，也不对外部施加无电状态信号，也不产生漏电，则在时刻t7可以检测为所述待开关电模块关电成功/完成关电。

基于前述关电实施例，在执行步骤G之后，经过预配置的误差延迟时间，所述开关模块内各级电源开关器件均关断，确定所述待开关电模块完全关电成功，进而确定所述芯片关电成功，使所述工作电源作用于所述芯片或所述待开关电模块或所述开关模块的电源电压完全消失。其中，所述开关模块输出的开电确认信号在步骤G所述的第三预设开电时间内保持第一有效电平不变，直至从所述开关请求信号翻转为第一无效电平开始计时所述第三预设关电时间后，所述开关模块输出的开电确认信号由第一有效电平翻转为第一无效电平，其中，至少使能一级电源开关器件在步骤G所述的第三预设关电时间内保持关断，首先使能的一级电源开关器件是第一级电源开关器件，即从第一级电源开关器件开始对所述待开关电模块进行关电，而且所述开电确认信号在在步骤G中由第一有效电平翻转为第一无效电平的时刻确定为所述待开关电模块开始关电的时刻，然后，仍需所述时序逻辑控制模块继续计时所述预配置的误差延迟时间，才能通过所述开关请求信号完全使能所述开关模块内各级电源开关器件均关断，彻底阻断给所述待开关电模块传输电源电压的通路，让所述工作电源通过开关模块作用于所述待开关电模块的电源电压完全消失。等到计时所述预配置的误差延迟时间后，与所述开关模块连接的所述待开关电模块的电源端没有电源电压，所述待开关电模块信号输出端的电压固定不变，此时，才能让芯片发起开电请求以重新开始对所述待开关电模块进行上电和访问，让输入所述时序逻辑控制模块的开电使能信号由第一无效电平翻转为第一有效电平，再通过执行步骤A至步骤D对所述待开关电模块再次上电。

所述第三预设关电时间与预配置的误差延迟时间之和大于或等于所述开关模块内各级电源开关器件传输同一信号累计消耗的时间，所述第三预设关电时间与预配置的误差延迟时间之和可以记为所述待开关电模块完全关电成功的时间；在对所述待开关电模块进行关电的场景下，置为第一无效电平的开关请求信号从第一级电源开关器件开始，在所述开关模块内各级电源开关器件当中传输，累计消耗的时间作为所述开关模块内各级电源开关器件传输同一信号累计消耗的时间，若不考虑延迟误差的影响，则所述第三预设关电时间与预配置的误差延迟时间之和等于所述开关模块内各级电源开关器件传输同一信号累计消耗的时间。优选地，所述待开关电模块完全关电成功的时间，一般只有几十个us，最大不超过1ms，软件可以根据所述芯片的关电延迟误差情况或引脚抗干扰性能对这个时间进行调节，包括预配置的误差延迟时间以及所述第三预设关电时间。

综合前述步骤E至步骤G，本申请公开的所述时序逻辑控制模块先对所述待开关电模块进行隔离和复位控制，再通过开关模块关断工作电源对所述待开关电模块的通电路径，基于此时序逻辑控制所述工作电源停止为芯片内部电路开电，从而采用硬件时序控制机制，在工作电源不关电且芯片存在关电请求的情况下，有效防止所述待开关电模块输出信号的无电状态传递到芯片外部，避免造成芯片内部电路漏电或外部的工作电源所在电路状态紊乱，提高芯片的可靠性和安全性。

在一些实施例中，通过执行步骤A至步骤D来控制所述待开关电模块开电，然后通过执行步骤E至步骤G来控制所述芯片开始关电；其中，步骤E是在步骤D执行结束后执行，对应到图4中,所述时序逻辑控制模块按照系统时钟信号clk工作的过程中，时刻t4延迟于时刻t3到来以实现对所述待开关电模块先后执行一次开电和一次关电操作。

需要说明的是，在步骤D执行结束后，且执行步骤E之前，输入所述时序逻辑控制模块的开电使能信号置为第一有效电平，所述时序逻辑控制模块输出的隔离信号置为第二无效电平以支持所述待开关电模块的输出信号发生变化，所述时序逻辑控制模块输出的开电复位信号置为第二无效电平以配置所述待开关电模块处于工作状态。

在另一些实施例中，通过执行步骤E至步骤G来控制所述待开关电模块关电，然后通过执行步骤A至步骤D来控制所述待开关电模块开电；其中，步骤A是在步骤G执行结束后执行，输出给所述时序所述待开关电模块关电完成并保持关电状态，直至下一次开电请求到来(输入所述时序逻辑控制模块的开电使能信号由第一无效电平翻转为第一有效电平），再通过重复前述步骤A至步骤D对所述待开关电模块进行开电。如此，所述时序逻辑控制模块按照系统时钟信号工作，以实现对所述待开关电模块先后执行一次关电和一次开电操作。

需要说明的是，在步骤G执行结束后，且执行步骤A之前，输入所述时序逻辑控制模块的开电使能信号置为第一无效电平，所述时序逻辑控制模块输出的隔离信号置为第二有效电平以配置所述待开关电模块的输出信号固定不变，所述时序逻辑控制模块输出的开电复位信号置为第二有效电平以配置所述待开关电模块处于复位状态。

在前述实施例中，第一有效电平等于第二无效电平，第一无效电平等于第二有效电平，第一有效电平不等于第一无效电平，第二有效电平不等于第二无效电平，示意性地，第一无效电平是逻辑电平0，第一有效电平是逻辑电平1，第二无效电平是逻辑电平1，第二有效电平是逻辑电平0。

开电使能信号、开关请求信号以及开电确认信号之间的有效电平是相等且均等于第一有效电平，分别使所述时序逻辑控制模块启动控制所述待开关电模块的开电控制工作、所述开关模块打开以及确定所述待开关电模块完成上电；隔离信号与开电复位信号之间的有效电平是相等且均等于第二有效电平，分别使所述待开关电模块的输出信号进入隔离状态以及所述待开关电模块进入复位状态。

另一方面，开电使能信号、开关请求信号以及开电确认信号之间的无效电平是相等且均等于第一无效电平，分别使所述时序逻辑控制模块启动控制所述待开关电模块的关电控制工作、所述开关模块断开以及确定所述待开关电模块完成关电；隔离信号与开电复位信号之间的无效电平是相等且均等于第二无效电平，分别撤销所述待开关电模块的输出信号的隔离状态以及所述待开关电模块的复位状态。

本申请还公开一种芯片，该芯片用于执行所述开关电控制方法，其中，执行所述开关电控制方法的主体可以是芯片内部固化存储的代码程序或芯片内部的时序逻辑控制模块；对于芯片内部的模块划分、芯片内部各个模块之间输入出的信号时序以及所执行的功能特征和技术效果可参阅上述实施例，在此不再赘述。

所述芯片发起开电请求并得到响应后，输入所述时序逻辑控制模块的开电使能信号由第一无效电平翻转为第一有效电平，通过执行前述步骤A至步骤D，可以建立所述芯片内部的待开关电模块与所述工作电源之间的供电连接关系，使所述芯片内部的待开关电模块完成上电。

所述芯片发起关电请求并得到响应后，输入所述时序逻辑控制模块的开电使能信号由第一有效电平翻转为第一无效电平，通过执行前述步骤E至步骤G，可以切断所述芯片内部的待开关电模块与所述工作电源之间的供电连接关系，使所述芯片内部的待开关电模块完成关电。

上述实施例只为说明本申请的技术构思及特点，其目的是让熟悉该技术领域的技术人员能够了解本申请的内容并据以实施，并不能以此来限制本发明的保护范围。凡根据本申请精神实质所作出的等同变换或修饰，都应涵盖在本申请的保护范围之内。

Claims (10)

1.基于电源的开关电控制方法，其特征在于，时序逻辑控制模块、待开关电模块和开关模块均设置在同一芯片内，工作电源设置在芯片的外部；

所述开关电控制方法包括：

在芯片存在开电请求的情况下，根据输入所述时序逻辑控制模块的开电使能信号，控制所述时序逻辑控制模块向开关模块发起开关请求；然后通过所述开关模块引入所述工作电源给待开关电模块，然后所述时序逻辑控制模块解除对所述待开关电模块的隔离和复位控制，以使所述待开关电模块完成开电且进入工作状态；

在芯片存在关电请求的情况下，根据输入所述时序逻辑控制模块的开电使能信号，控制所述时序逻辑控制模块开始执行对所述待开关电模块进行隔离和复位控制；再通过向所述开关模块发起开关请求来阻断所述工作电源输入，以使所述待开关电模块完成关电。

2.根据权利要求1所述开关电控制方法，其特征在于，所述由所述时序逻辑控制模块控制所述开关模块引入所述工作电源的方法包括：第一级电源开关器件的输出信号与最后一级电源开关器件的输出信号均由第一无效电平翻转为第一有效电平的情况下，控制所述开关模块输出的开电确认信号由第一无效电平翻转为第一有效电平后并保持第一有效电平不变，并确定所述开关模块内各级电源开关器件均导通，实现逐级为所述待开关电模块传输所述工作电源输出的电源电压，启动所述待开关电模块开电；

所述通过向开关模块发起开关请求来阻断所述工作电源输入的方法包括：第一级电源开关器件的输出信号由第一有效电平翻转为第一无效电平时，控制所述开关模块输出的开电确认信号由第一有效电平翻转为第一无效电平并保持第一无效电平不变，并确定第一级电源开关器件断开，阻断所述工作电源输出的电源电压进入所述开关模块；

其中，所述开关模块包括多个级联连接的电源开关器件，第一级电源开关器件的输出信号与最后一级电源开关器件的输出信号作逻辑与操作的结果是所述开关模块输出的开电确认信号。

3.根据权利要求2所述开关电控制方法，其特征在于，在芯片存在开电请求的情况下，所述开关电控制方法具体包括：

步骤A、若输入所述时序逻辑控制模块的开电使能信号由第一无效电平翻转为第一有效电平，则经过第一预设开电时间，所述时序逻辑控制模块输出给开关模块的开关请求信号由第一无效电平翻转为第一有效电平；然后执行步骤B；

步骤B、所述开关请求信号由第一无效电平翻转为第一有效电平后，经过第二预设开电时间，通过所述开关模块输出给所述时序逻辑控制模块的开电确认信号由第一无效电平翻转为第一有效电平；然后执行步骤C；

步骤C、所述开电确认信号由第一无效电平翻转为第一有效电平后，经过第三预设开电时间，所述时序逻辑控制模块输出给所述待开关电模块的隔离信号由第二有效电平翻转为第二无效电平，解除对所述待开关电模块的输出信号的隔离；然后执行步骤D；

步骤D、所述隔离信号由第二有效电平翻转为第二无效电平后，经过第四预设开电时间，所述时序逻辑控制模块输出给所述待开关电模块的开电复位信号由第二有效电平翻转为第二无效电平，则确定所述待开关电模块完成开电且进入工作状态。

4.根据权利要求3所述开关电控制方法，其特征在于，在执行步骤A的情况下，所述时序逻辑控制模块对所述开电使能信号作同步处理，经过所述第一预设开电时间，输出开关请求信号给所述开关模块，首先使能所述开关模块的第一级电源开关器件导通，启动所述工作电源开始给所述待开关电模块供电，使第一级电源开关器件的输出信号发生电平翻转。

5.根据权利要求3所述开关电控制方法，其特征在于，在执行步骤C的情况下，确定所述开关模块开电后，经过第三预设开电时间，控制所述隔离信号第二有效电平翻转为第二无效电平，至少建立起所述待开关电模块与所述工作电源之间电气联系，允许所述待开关电模块的输出信号变化，以解除对所述待开关电模块的输出信号的隔离。

6.根据权利要求2所述开关电控制方法，其特征在于，在芯片存在关电请求的情况下，所述开关电控制方法具体包括：

步骤E、若输入所述时序逻辑控制模块的开电使能信号由第一有效电平翻转为第一无效电平，则经过第一预设关电时间，所述时序逻辑控制模块输出给所述待开关电模块的隔离信号由第二无效电平翻转为第二有效电平，对所述待开关电模块进行隔离，而且，所述时序逻辑控制模块输出给所述待开关电模块的开电复位信号由第二无效电平翻转为第二有效电平，触发所述待开关电模块进入复位状态；然后执行步骤F；

步骤F、所述隔离信号由第二无效电平翻转为第二有效电平后，经过第二预设关电时间，所述时序逻辑控制模块输出给所述开关模块的开关请求信号由第一有效电平翻转为第一无效电平，以启动所述开关模块阻断所述工作电源输出电源电压至所述待开关电模块；然后执行步骤G；

步骤G、所述开关请求信号由第一有效电平翻转为第一无效电平后，经过第三预设关电时间，通过所述开关模块输出给所述时序逻辑控制模块的开电确认信号由第一有效电平翻转为第一无效电平，确定所述待开关电模块完成关电。

7.根据权利要求6所述开关电控制方法，其特征在于，在执行步骤G之后，经过预配置的误差延迟时间，所述开关模块内各级电源开关器件均关断，确定所述待开关电模块完全关电成功，使所述工作电源作用于所述待开关电模块的电源电压完全消失，其中，所述开关模块输出的开电确认信号在步骤G所述的第三预设开电时间内保持第一有效电平不变；所述第三预设关电时间与预配置的误差延迟时间之和大于或等于所述开关模块内各级电源开关器件传输同一电压信号累计消耗的时间。

8.根据权利要求6所述开关电控制方法，其特征在于，所述开关请求信号在步骤E的第一预设关电时间内保持置为第一有效电平，直至所述隔离信号在步骤F中由第二无效电平翻转为第二有效电平且经过第二预设关电时间，控制所述开关请求信号由第一有效电平翻转为第一无效电平，至少使能所述开关模块的第一级电源开关器件在步骤G所述的第三预设关电时间内启动关断，当所述开电确认信号在步骤G中由第一有效电平翻转为第一无效电平时，第一级电源开关器件完成关断。

9.根据权利要求3或6所述开关电控制方法，其特征在于，第一有效电平等于第二无效电平，第一无效电平等于第二有效电平，第一有效电平不等于第一无效电平；

开电使能信号、开关请求信号以及开电确认信号之间的有效电平是相等且均等于第一有效电平，隔离信号与开电复位信号之间的有效电平是相等且均等于第二有效电平；

开电使能信号、开关请求信号以及开电确认信号之间的无效电平是相等且均等于第一无效电平，隔离信号与开电复位信号之间的无效电平是相等且均等于第二无效电平。

10.一种芯片，其特征在于，该芯片用于执行权利要求1至8任一项所述开关电控制方法；其中：

所述芯片发起开电请求并得到响应后，输入所述时序逻辑控制模块的开电使能信号由第一无效电平翻转为第一有效电平；

所述芯片发起关电请求并得到响应后，输入所述时序逻辑控制模块的开电使能信号由第一有效电平翻转为第一无效电平。