JP2922704B2 - 制御された冷陰極電界誘導電子放出装置 - Google Patents
制御された冷陰極電界誘導電子放出装置Info
- Publication number
- JP2922704B2 JP2922704B2 JP3013692A JP3013692A JP2922704B2 JP 2922704 B2 JP2922704 B2 JP 2922704B2 JP 3013692 A JP3013692 A JP 3013692A JP 3013692 A JP3013692 A JP 3013692A JP 2922704 B2 JP2922704 B2 JP 2922704B2
- Authority
- JP
- Japan
- Prior art keywords
- insulator layer
- disposed
- layer
- support substrate
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J21/00—Vacuum tubes
- H01J21/02—Tubes with a single discharge path
- H01J21/06—Tubes with a single discharge path having electrostatic control means only
- H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
- H01J21/105—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Micro-Organisms Or Cultivation Processes Thereof (AREA)
- Radiation-Therapy Devices (AREA)
- Waveguide Aerials (AREA)
Description
【0001】
【産業上の利用分野】この発明は一般的には電界誘導電
子放出装置(field−inducedelectr
on emission devices)に関し、よ
り詳細には、アクティブ制御冷陰極電界誘導電子放出装
置に関する。
子放出装置(field−inducedelectr
on emission devices)に関し、よ
り詳細には、アクティブ制御冷陰極電界誘導電子放出装
置に関する。
【0002】
【従来の技術】冷陰極(cold cathode)電
界誘導電子放出装置(FED)が技術上知られている。
FEDは典型的には電子を真空または他の低密度物質環
境内に直接放出するために通常単数または複数の放出部
(emitter)を使用する。電子放出は一般に小さ
な曲率半径の幾何学的に不連続を示す領域における放出
部(単数または複数)に対し適切な電界を印加すること
により引起こされる。幾何学的な不連続は印加された電
界の増強をもたらし、かつ適切な状況の下では電子の放
出部の表面からの通り抜け(tunnelling)を
可能にする。必要とされる電界は適切なアノード、ゲー
ト電極、または直接放出部に電位を印加することにより
得られる。
界誘導電子放出装置(FED)が技術上知られている。
FEDは典型的には電子を真空または他の低密度物質環
境内に直接放出するために通常単数または複数の放出部
(emitter)を使用する。電子放出は一般に小さ
な曲率半径の幾何学的に不連続を示す領域における放出
部(単数または複数)に対し適切な電界を印加すること
により引起こされる。幾何学的な不連続は印加された電
界の増強をもたらし、かつ適切な状況の下では電子の放
出部の表面からの通り抜け(tunnelling)を
可能にする。必要とされる電界は適切なアノード、ゲー
ト電極、または直接放出部に電位を印加することにより
得られる。
【0003】単一のFEDおよび多くのFEDのアレイ
の電子放出をアクティブに制御することが望ましい。典
型的には、電流源および/または電圧源が使用されFE
Dを所望の電子放出をもたらすように使用することがで
きる。FED制御のいくつかの従来技術の実施例は、個
別的にあるいはグループで、FEDの放出をアクティブ
に変調するための手段はFED構造内の相互接続ライン
に直接構築されかつ結合されなければならないことを示
している。
の電子放出をアクティブに制御することが望ましい。典
型的には、電流源および/または電圧源が使用されFE
Dを所望の電子放出をもたらすように使用することがで
きる。FED制御のいくつかの従来技術の実施例は、個
別的にあるいはグループで、FEDの放出をアクティブ
に変調するための手段はFED構造内の相互接続ライン
に直接構築されかつ結合されなければならないことを示
している。
【0004】
【発明が解決しようとする課題】しかしながら、FED
またはFEDのアレイが存在する同じ構造内にアクティ
ブ電子放出変調および制御回路を直接設けることができ
る装置構成は示されていない。
またはFEDのアレイが存在する同じ構造内にアクティ
ブ電子放出変調および制御回路を直接設けることができ
る装置構成は示されていない。
【0005】従って、アクティブ電子放出変調ネットワ
ークおよびFED駆動源の一体的な導入を可能にするF
ED構造の必要性が存在する。
ークおよびFED駆動源の一体的な導入を可能にするF
ED構造の必要性が存在する。
【0006】
【課題を解決しようとする手段および作用】この必要性
および他のものは実質的に本発明に係わる電子装置の構
造によって満たされ、該構造は、少なくとも、制御され
た冷陰極電界誘導電子放出装置(FED)を具備し、該
制御された冷陰極FEDは少なくとも、少なくとも第1
の主要面を備えた支持基板、前記支持基板内に実質的に
配設された電流源、少なくとも第1および第2の面から
なる第1の絶縁層であって、該第1の絶縁層の前記少な
くとも第1の面の少なくとも一部は前記支持基板の少な
くとも第1の主要面の少なくとも一部の上に配設され、
前記少なくとも第1の絶縁層は作動可能に前記電流源に
結合されかつ前記第1の絶縁層を通って横断するよう配
置された少なくとも第1の導通経路を有するもの、前記
第1の絶縁層の少なくとも第2の面上に少なくとも部分
的に配設されかつ少なくとも第1の導通経路に動作可能
に結合された、電子放出のための、電子放出部(エミッ
タ)、そして前記電子放出部に関し末端部に配置され、
放出された電子の少なくともいくらかを集めるためのア
ノードを具備する。
および他のものは実質的に本発明に係わる電子装置の構
造によって満たされ、該構造は、少なくとも、制御され
た冷陰極電界誘導電子放出装置(FED)を具備し、該
制御された冷陰極FEDは少なくとも、少なくとも第1
の主要面を備えた支持基板、前記支持基板内に実質的に
配設された電流源、少なくとも第1および第2の面から
なる第1の絶縁層であって、該第1の絶縁層の前記少な
くとも第1の面の少なくとも一部は前記支持基板の少な
くとも第1の主要面の少なくとも一部の上に配設され、
前記少なくとも第1の絶縁層は作動可能に前記電流源に
結合されかつ前記第1の絶縁層を通って横断するよう配
置された少なくとも第1の導通経路を有するもの、前記
第1の絶縁層の少なくとも第2の面上に少なくとも部分
的に配設されかつ少なくとも第1の導通経路に動作可能
に結合された、電子放出のための、電子放出部(エミッ
タ)、そして前記電子放出部に関し末端部に配置され、
放出された電子の少なくともいくらかを集めるためのア
ノードを具備する。
【0007】
【実施例】図1は、本発明に係わる制御されたFED構
造の第1の実施例の拡大斜視図を示し、支持基板(10
1)が描かれており、該支持基板には少なくとも部分的
にアクティブでありかつ、もし望むならば、部分的にパ
ッシブな、制御電子ネットワーク(102)が形成され
る。制御電子ネットワーク(102)は典型的には電流
源、電圧源、電流源ドライバおよび選択論理ネットワー
ク、および/または電圧源ドライバおよび選択論理ネッ
トワークからなるアクティブネットワークを具備し、該
アクティブネットワークはさらに所望の回路動作を達成
するために必要に応じてパッシブ構成要素を含むことが
できる。電流源、電圧源、電流源ドライバおよび選択論
理ネットワーク、そして電圧源ドライバおよび選択論理
ネットワークは技術上よく知られかつ理解されており、
従ってここではこれ以上説明しない。これらの発生源お
よびネットワークの任意の好ましい構成を本発明に従っ
て所望の電子装置を得るために用いることができる。
造の第1の実施例の拡大斜視図を示し、支持基板(10
1)が描かれており、該支持基板には少なくとも部分的
にアクティブでありかつ、もし望むならば、部分的にパ
ッシブな、制御電子ネットワーク(102)が形成され
る。制御電子ネットワーク(102)は典型的には電流
源、電圧源、電流源ドライバおよび選択論理ネットワー
ク、および/または電圧源ドライバおよび選択論理ネッ
トワークからなるアクティブネットワークを具備し、該
アクティブネットワークはさらに所望の回路動作を達成
するために必要に応じてパッシブ構成要素を含むことが
できる。電流源、電圧源、電流源ドライバおよび選択論
理ネットワーク、そして電圧源ドライバおよび選択論理
ネットワークは技術上よく知られかつ理解されており、
従ってここではこれ以上説明しない。これらの発生源お
よびネットワークの任意の好ましい構成を本発明に従っ
て所望の電子装置を得るために用いることができる。
【0008】制御電子ネットワーク(102)は外部環
境にかつFED電極に該制御電子ネットワーク(10
2)を支持基板(101)の中に/上に形成された少な
くとも第1の導電ライン(103)に結合することによ
り、接続される。少なくとも第1の導電ライン(10
3)は典型的には、これに限定されるものではないが、
イオン注入および不純物拡散を含む知られた技術によっ
て支持基板(101)内に形成される。あるいは、該少
なくとも第1の導電ライン(103)は、これに限定さ
れるものまではないが、スパッタリングおよび蒸着を含
む知られた被着技術によって支持基板(101)上に形
成される。
境にかつFED電極に該制御電子ネットワーク(10
2)を支持基板(101)の中に/上に形成された少な
くとも第1の導電ライン(103)に結合することによ
り、接続される。少なくとも第1の導電ライン(10
3)は典型的には、これに限定されるものではないが、
イオン注入および不純物拡散を含む知られた技術によっ
て支持基板(101)内に形成される。あるいは、該少
なくとも第1の導電ライン(103)は、これに限定さ
れるものまではないが、スパッタリングおよび蒸着を含
む知られた被着技術によって支持基板(101)上に形
成される。
【0009】典型的には、制御電子ネットワーク(10
2)および少なくとも第1の導電性ライン(103)を
支持基板(101)上にあるいはその中に設けた後、少
なくとも第1の絶縁層(104)が支持基板に実質的に
平行に配設され、この場合該少なくとも第1の絶縁層
(104)の少なくとも第1の面は支持基板の少なくと
も第1の主要面と接触し該支持基板(101)上にある
いはその中に制御電子ネットワーク(102)および少
なくとも第1の導電性ライン(103)が配置されるよ
うになる。少なくとも第1の導電性経路(105)が知
られたエッチングおよび被着技術によって少なくとも第
1の絶縁層(104)内に形成され、この場合前記少な
くとも第1の導電性経路(105)が前記少なくとも第
1の絶縁層の第1の面に関し実質的に横断するように少
なくとも第1の絶縁層(104)の厚みを横断し、かつ
また前記少なくとも第1の導電性経路(105)が前記
少なくとも第1の導電性経路(105)を少なくとも第
1の導電性ライン(103)に動作可能に結合するよう
にする。
2)および少なくとも第1の導電性ライン(103)を
支持基板(101)上にあるいはその中に設けた後、少
なくとも第1の絶縁層(104)が支持基板に実質的に
平行に配設され、この場合該少なくとも第1の絶縁層
(104)の少なくとも第1の面は支持基板の少なくと
も第1の主要面と接触し該支持基板(101)上にある
いはその中に制御電子ネットワーク(102)および少
なくとも第1の導電性ライン(103)が配置されるよ
うになる。少なくとも第1の導電性経路(105)が知
られたエッチングおよび被着技術によって少なくとも第
1の絶縁層(104)内に形成され、この場合前記少な
くとも第1の導電性経路(105)が前記少なくとも第
1の絶縁層の第1の面に関し実質的に横断するように少
なくとも第1の絶縁層(104)の厚みを横断し、かつ
また前記少なくとも第1の導電性経路(105)が前記
少なくとも第1の導電性経路(105)を少なくとも第
1の導電性ライン(103)に動作可能に結合するよう
にする。
【0010】図1はまた、必要であれば、通常前記少な
くとも第1の絶縁層(104)の第2の面上に配設さ
れ、かつ動作可能に前記少なくとも第1の導電性経路
(105)に結合される少なくとも第1の非絶縁体層
(106)を示している。電子放出部(エレクトロンエ
ミッタ:electron emitter)(10
7)がさらに示されており、これは実質的に前記少なく
とも第1の非絶縁体層(106)上に配設されている。
このように構成することにより、支持基板(101)内
にある制御電子ネットワーク(102)が前記少なくと
も第1の介在的な導電性ライン(103)および前記少
なくとも第1の導電性経路(105)を通って動作可能
に結合され、かつ電子放出部(107)から電子放出の
制御を提供する。非絶縁体層(106)は典型的には金
属/半導体材料によって構成される。
くとも第1の絶縁層(104)の第2の面上に配設さ
れ、かつ動作可能に前記少なくとも第1の導電性経路
(105)に結合される少なくとも第1の非絶縁体層
(106)を示している。電子放出部(エレクトロンエ
ミッタ:electron emitter)(10
7)がさらに示されており、これは実質的に前記少なく
とも第1の非絶縁体層(106)上に配設されている。
このように構成することにより、支持基板(101)内
にある制御電子ネットワーク(102)が前記少なくと
も第1の介在的な導電性ライン(103)および前記少
なくとも第1の導電性経路(105)を通って動作可能
に結合され、かつ電子放出部(107)から電子放出の
制御を提供する。非絶縁体層(106)は典型的には金
属/半導体材料によって構成される。
【0011】図1はさらに少なくとも第1の開口(10
9)を含む少なくとも第2の絶縁体層(108)を示し
ており、該少なくとも第2の絶縁体層は、もし望むなら
ば、前記少なくとも第1の絶縁体層(104)の少なく
とも第2の面の少なくとも一部の上に配設される。前記
少なくとも第2の絶縁体層(108)は実質的に前記少
なくとも第1の非絶縁体層(106)の少なくとも一部
上に配設され、かつ電子放出部(107)が実質的に前
記少なくとも第2の絶縁体層の少なくとも第1の開口
(109)内に対称に配設されるように構成されてい
る。必要であれば、前記第2の絶縁体層(108)内の
少なくとも第1の開口(109)に実質的に対応する少
なくとも第1のゲート開口(111)とともに示され
た、ゲート電極(110)がほぼ前記少なくとも第2の
絶縁体層(108)の少なくとも第2の面の少なくとも
一部上に配設されている。
9)を含む少なくとも第2の絶縁体層(108)を示し
ており、該少なくとも第2の絶縁体層は、もし望むなら
ば、前記少なくとも第1の絶縁体層(104)の少なく
とも第2の面の少なくとも一部の上に配設される。前記
少なくとも第2の絶縁体層(108)は実質的に前記少
なくとも第1の非絶縁体層(106)の少なくとも一部
上に配設され、かつ電子放出部(107)が実質的に前
記少なくとも第2の絶縁体層の少なくとも第1の開口
(109)内に対称に配設されるように構成されてい
る。必要であれば、前記第2の絶縁体層(108)内の
少なくとも第1の開口(109)に実質的に対応する少
なくとも第1のゲート開口(111)とともに示され
た、ゲート電極(110)がほぼ前記少なくとも第2の
絶縁体層(108)の少なくとも第2の面の少なくとも
一部上に配設されている。
【0012】単一の層が見られるが、複数の被着および
酸化物成長技術を用いて上に述べた実施例を生み出すこ
とができ、かつそのような技術は明らかに本発明の範囲
内にあることは直ちに明らかである。
酸化物成長技術を用いて上に述べた実施例を生み出すこ
とができ、かつそのような技術は明らかに本発明の範囲
内にあることは直ちに明らかである。
【0013】図2は、本発明に係わる単一構造の範囲内
で複数の制御ネットワーク(102)およびFED構成
を有する制御されたFEDの拡大斜視図を示す。図2は
支持基板(101)が複数の制御電子ネットワーク(1
02)を有し、その内の少なくとも第1のものが動作可
能に複数の導電性ラインの少なくとも第1の導電性ライ
ン(103)に結合されている実施例を示す。前に述べ
た実施例と同様に、複数の導電性ラインが全体的に/部
分的に支持基板(101)の中に/上に形成できる。ま
た、前に述べた実施例と同様に、制御電子ネットワーク
(102)は典型的には電流源、電圧源、電流源ドライ
バおよび選択論理ネットワーク、および電流源ドライバ
および選択論理ネットワークの選択された組合わせを備
える。
で複数の制御ネットワーク(102)およびFED構成
を有する制御されたFEDの拡大斜視図を示す。図2は
支持基板(101)が複数の制御電子ネットワーク(1
02)を有し、その内の少なくとも第1のものが動作可
能に複数の導電性ラインの少なくとも第1の導電性ライ
ン(103)に結合されている実施例を示す。前に述べ
た実施例と同様に、複数の導電性ラインが全体的に/部
分的に支持基板(101)の中に/上に形成できる。ま
た、前に述べた実施例と同様に、制御電子ネットワーク
(102)は典型的には電流源、電圧源、電流源ドライ
バおよび選択論理ネットワーク、および電流源ドライバ
および選択論理ネットワークの選択された組合わせを備
える。
【0014】少なくとも第1の絶縁体層(104)が示
されており、この実施例では、複数の導電性経路(10
5B)を含む。該少なくとも第1の絶縁体層は実質的に
その中に/その上に制御電子ネッワーク(102)およ
び複数の導電性ライン(103)が配置された支持基板
(101)の少なくとも第1の主要面と実質的に平行
に、かつ実質的に接触して配設されている。典型的に
は、複数の導電性経路(105B)の内の少なくともい
くつかは前記複数の導電性ライン(103)の内の少な
くともいくつかに動作可能に結合されている。
されており、この実施例では、複数の導電性経路(10
5B)を含む。該少なくとも第1の絶縁体層は実質的に
その中に/その上に制御電子ネッワーク(102)およ
び複数の導電性ライン(103)が配置された支持基板
(101)の少なくとも第1の主要面と実質的に平行
に、かつ実質的に接触して配設されている。典型的に
は、複数の導電性経路(105B)の内の少なくともい
くつかは前記複数の導電性ライン(103)の内の少な
くともいくつかに動作可能に結合されている。
【0015】図2はさらに、複数の電子放出部(107
A,107B)を示しており、これらの内のいくつか
(107A)は実質的に第1の絶縁体層(104)の少
なくとも第2の面上に配設されかつ前記複数の導電性経
路の内の少なくとも第1の導電性経路(105B)に動
作可能に結合され、かつそのいくつか(107B)は少
なくとも第1の非絶縁体層(106)上にあるものとし
て示されており、その少なくとも第1の非絶縁体層(1
06)は実質的に前記少なくとも第1の絶縁体層(10
4)の少なくとも第2の面上に配設され、かつその少な
くとも第1の非絶縁体層(106)は前記複数の導電性
経路の内の少なくとも1つの導電性経路(105B)に
動作可能に結合されている。必要であれば、少なくとも
第1および第2の面を有する、少なくとも第2の絶縁体
層(108)が使用され、この場合複数の開口(10
9)が形成されかつさらに、図示の如く、少なくとも第
1の導電性経路(105A)を含む。必要であれば、少
なくとも第2の絶縁体層は典型的には少なくとも第1の
絶縁体層(104)の第2の面および少なくとも第1の
非絶縁体層(106)の一面に関し実質的に平行に配設
されかつ実質的に接触し、かつまた典型的には電子放出
部(107)が実質的に前記少なくとも第2の絶縁体層
(108)の開口(109)内で対称に配置されるよう
構成されている。前記少なくとも第2の絶縁体層(10
8)における少なくとも第1の導電経路(105A)は
前に述べたように形成され、かつ前記少なくとも第1の
絶縁体層(104)における複数の導電性経路(105
B)の内の少なくとも1つの導電性経路に動作可能に結
合されている。その後、必要であれば、少なくとも第2
の非絶縁体層が前記第2の絶縁体層(108)の少なく
とも第2の面上に選択的にパターン化されかつ配設され
その中にゲート開口(111)が形成されるゲート電極
(110)のパターンを生成する。この実施例において
は、複数のゲート電極(110)の少なくとも第1のも
のが実質的に少なくとも第2の絶縁体層(108)に配
置された少なくとも第1の導電性経路(105A)に動
作可能に結合されている。このように結合することによ
り、前記複数のゲート電極(110)の少なくとも第1
のものが実質的に下層にある支持基板(101)に存在
する制御電子ネットワークによって制御される。選択さ
れた電圧源および電圧源ドライバおよび選択論理ネット
ワークの使用は少なくとも第1の結合されたゲート電極
湯110)の一体的な制御を可能にし前記少なくとも第
1のゲート電極(110)に関連する電子放出部(10
7B)における電子放出を誘起/禁止する。1つの実施
例においては、図2に示されるように、複数のゲート電
極(110)の内のいくつかは制御電子ネットワークの
導電性経路(105A,105B)に動作可能に結合さ
れておらず、本発明の外部制御/スイッチングに備えて
いることを示している。必要に応じて、外部制御はまた
上に述べた内部制御電子ネットワーク(102)ととも
に用いることができる。
A,107B)を示しており、これらの内のいくつか
(107A)は実質的に第1の絶縁体層(104)の少
なくとも第2の面上に配設されかつ前記複数の導電性経
路の内の少なくとも第1の導電性経路(105B)に動
作可能に結合され、かつそのいくつか(107B)は少
なくとも第1の非絶縁体層(106)上にあるものとし
て示されており、その少なくとも第1の非絶縁体層(1
06)は実質的に前記少なくとも第1の絶縁体層(10
4)の少なくとも第2の面上に配設され、かつその少な
くとも第1の非絶縁体層(106)は前記複数の導電性
経路の内の少なくとも1つの導電性経路(105B)に
動作可能に結合されている。必要であれば、少なくとも
第1および第2の面を有する、少なくとも第2の絶縁体
層(108)が使用され、この場合複数の開口(10
9)が形成されかつさらに、図示の如く、少なくとも第
1の導電性経路(105A)を含む。必要であれば、少
なくとも第2の絶縁体層は典型的には少なくとも第1の
絶縁体層(104)の第2の面および少なくとも第1の
非絶縁体層(106)の一面に関し実質的に平行に配設
されかつ実質的に接触し、かつまた典型的には電子放出
部(107)が実質的に前記少なくとも第2の絶縁体層
(108)の開口(109)内で対称に配置されるよう
構成されている。前記少なくとも第2の絶縁体層(10
8)における少なくとも第1の導電経路(105A)は
前に述べたように形成され、かつ前記少なくとも第1の
絶縁体層(104)における複数の導電性経路(105
B)の内の少なくとも1つの導電性経路に動作可能に結
合されている。その後、必要であれば、少なくとも第2
の非絶縁体層が前記第2の絶縁体層(108)の少なく
とも第2の面上に選択的にパターン化されかつ配設され
その中にゲート開口(111)が形成されるゲート電極
(110)のパターンを生成する。この実施例において
は、複数のゲート電極(110)の少なくとも第1のも
のが実質的に少なくとも第2の絶縁体層(108)に配
置された少なくとも第1の導電性経路(105A)に動
作可能に結合されている。このように結合することによ
り、前記複数のゲート電極(110)の少なくとも第1
のものが実質的に下層にある支持基板(101)に存在
する制御電子ネットワークによって制御される。選択さ
れた電圧源および電圧源ドライバおよび選択論理ネット
ワークの使用は少なくとも第1の結合されたゲート電極
湯110)の一体的な制御を可能にし前記少なくとも第
1のゲート電極(110)に関連する電子放出部(10
7B)における電子放出を誘起/禁止する。1つの実施
例においては、図2に示されるように、複数のゲート電
極(110)の内のいくつかは制御電子ネットワークの
導電性経路(105A,105B)に動作可能に結合さ
れておらず、本発明の外部制御/スイッチングに備えて
いることを示している。必要に応じて、外部制御はまた
上に述べた内部制御電子ネットワーク(102)ととも
に用いることができる。
【0016】図2は電流源および/または電圧源をFE
Dの選択された電極/アレイに動作可能に結合しかつ所
望のドライバおよび選択論理ネットワークを用いること
によりFEDの制御を行なうための選択された構成を示
し、これらすべては、必要に応じて、支持基板層(10
1)に導入され、FEDのFED/アレイからの電子放
出を誘起し/禁止し/変調する。図2の構造はさらにい
ずれかの放出された電子の少なくともいくらかを集める
ために電子放出部(107A,107B)に関し末端に
配設されたアノード(201)を示している。
Dの選択された電極/アレイに動作可能に結合しかつ所
望のドライバおよび選択論理ネットワークを用いること
によりFEDの制御を行なうための選択された構成を示
し、これらすべては、必要に応じて、支持基板層(10
1)に導入され、FEDのFED/アレイからの電子放
出を誘起し/禁止し/変調する。図2の構造はさらにい
ずれかの放出された電子の少なくともいくらかを集める
ために電子放出部(107A,107B)に関し末端に
配設されたアノード(201)を示している。
【0017】図3は、本発明に従って相互接続導電性ラ
インを有する電流源および電流源ドライバおよび選択論
理ネットワークの上面図を示し、電流源(302)およ
び電流源ドライバおよび選択論理ネットワーク(30
3)を具備する制御電子ネットワークの1実施例を示
し、これらの各要素の各々は選択的に複数の導電性ライ
ン(103)のいくつかに動作可能に結合され、該導電
性ラインのすべては実質的に、必要に応じて、FED構
造の支持基板層/介在層として機能する半導体材料層
(301)内に/上に配設されている。該半導体材料層
(301)は、これに限定されるものではないが、アモ
ルファスポリシリコンの被着、エピタキシャル層成長、
および/または埋込み酸化物層注入を含む、任意の知ら
れた方法によって形成できる。
インを有する電流源および電流源ドライバおよび選択論
理ネットワークの上面図を示し、電流源(302)およ
び電流源ドライバおよび選択論理ネットワーク(30
3)を具備する制御電子ネットワークの1実施例を示
し、これらの各要素の各々は選択的に複数の導電性ライ
ン(103)のいくつかに動作可能に結合され、該導電
性ラインのすべては実質的に、必要に応じて、FED構
造の支持基板層/介在層として機能する半導体材料層
(301)内に/上に配設されている。該半導体材料層
(301)は、これに限定されるものではないが、アモ
ルファスポリシリコンの被着、エピタキシャル層成長、
および/または埋込み酸化物層注入を含む、任意の知ら
れた方法によって形成できる。
【0018】図4は電圧源ドライバを備えた電圧源およ
び選択論理ネットワーク(401)および相互接続導電
性ライン(103)の上面図を示し、本発明に係わるF
EDの制御電子ネットワークの1実施例を示す。電圧源
および電圧源ドライバおよび選択論理(401)は複数
の導電性ライン(103)の少なくとも第1のものに選
択的に動作可能に結合され、これらのすべては、必要に
応じて、FED構造の支持基板層/介在層として機能す
る半導体材料層(301)内に/上に配設されている。
前と同様に、半導体材料層(301)は、これに限定さ
れるものではないが、アモルファス−/ポリシリコン、
エピタキシャル層成長および/または埋込み酸化物層注
入を含む任意の知られた方法によって形成することがで
きる。
び選択論理ネットワーク(401)および相互接続導電
性ライン(103)の上面図を示し、本発明に係わるF
EDの制御電子ネットワークの1実施例を示す。電圧源
および電圧源ドライバおよび選択論理(401)は複数
の導電性ライン(103)の少なくとも第1のものに選
択的に動作可能に結合され、これらのすべては、必要に
応じて、FED構造の支持基板層/介在層として機能す
る半導体材料層(301)内に/上に配設されている。
前と同様に、半導体材料層(301)は、これに限定さ
れるものではないが、アモルファス−/ポリシリコン、
エピタキシャル層成長および/または埋込み酸化物層注
入を含む任意の知られた方法によって形成することがで
きる。
【0019】図5は、本発明に係わる制御されたFED
の実施例の第1の選択されたグループを用いた第1の特
定の構造の拡大された側面切断図を示し、図5の(f)
は支持基板(101)を示し、該支持基板(101)に
は電流源、電圧源、電流源ドライバおよび選択論理ネッ
トワーク、電圧源ドライバおよび選択論理ネットワー
ク、そして特定のアプリケーションの所望の制御機能を
達成するようにこれらのすべての内の任意の所望の組合
わせとして構成できる制御電子ネットワーク(102)
が設けられる。複数の導電性ライン(103A,103
B)の内の少なくとも第1の導電性ラインが制御電子ネ
ットワーク(102)に関連して支持基板(101)の
少なくとも第1の主要面上に/中に配置されている。こ
の実施例では、複数の導電性ラインの内の少なくとも第
1の選択された導電性ラインが支持基板(101)の上
に/中に(103A/103B)配設されている。
の実施例の第1の選択されたグループを用いた第1の特
定の構造の拡大された側面切断図を示し、図5の(f)
は支持基板(101)を示し、該支持基板(101)に
は電流源、電圧源、電流源ドライバおよび選択論理ネッ
トワーク、電圧源ドライバおよび選択論理ネットワー
ク、そして特定のアプリケーションの所望の制御機能を
達成するようにこれらのすべての内の任意の所望の組合
わせとして構成できる制御電子ネットワーク(102)
が設けられる。複数の導電性ライン(103A,103
B)の内の少なくとも第1の導電性ラインが制御電子ネ
ットワーク(102)に関連して支持基板(101)の
少なくとも第1の主要面上に/中に配置されている。こ
の実施例では、複数の導電性ラインの内の少なくとも第
1の選択された導電性ラインが支持基板(101)の上
に/中に(103A/103B)配設されている。
【0020】図5の(e)はさらに、少なくとも第1お
よび第2の面を有する、少なくとも第1の絶縁体層(1
04)を示しており、該絶縁体層(104)には複数の
導電性経路(105)の内の少なくとも第1のものが形
成されている。少なくとも第1の絶縁体層(104)は
支持基板(101)の少なくとも第1の主要面に関し実
質的に平行に配設され、かつ該少なくとも第1の主要面
上に実質的に配置された少なくとも第1の面を有し、前
記支持基板(101)は少なくとも第1の制御電子ネッ
トワーク(102)および複数の導電性ラインの内の少
なくとも第1の導電性ラインを含む。複数の導電性経路
(105)の少なくとも第1の導電性経路は支持基板
(101)上に/中に配設された複数の導電性ライン
(103A,103B)の内の少なくとも第1の導電性
ラインに動作可能に結合されている。付加的な複数の導
電性ライン(103)が図示の如く第1の絶縁体層(1
04)の第2の面上とともに、いずれかの後続の非絶縁
体層、絶縁体層、または半導体層上に設けられる。
よび第2の面を有する、少なくとも第1の絶縁体層(1
04)を示しており、該絶縁体層(104)には複数の
導電性経路(105)の内の少なくとも第1のものが形
成されている。少なくとも第1の絶縁体層(104)は
支持基板(101)の少なくとも第1の主要面に関し実
質的に平行に配設され、かつ該少なくとも第1の主要面
上に実質的に配置された少なくとも第1の面を有し、前
記支持基板(101)は少なくとも第1の制御電子ネッ
トワーク(102)および複数の導電性ラインの内の少
なくとも第1の導電性ラインを含む。複数の導電性経路
(105)の少なくとも第1の導電性経路は支持基板
(101)上に/中に配設された複数の導電性ライン
(103A,103B)の内の少なくとも第1の導電性
ラインに動作可能に結合されている。付加的な複数の導
電性ライン(103)が図示の如く第1の絶縁体層(1
04)の第2の面上とともに、いずれかの後続の非絶縁
体層、絶縁体層、または半導体層上に設けられる。
【0021】図5の(d)は少なくとも第1および第2
の面を有しかつ典型的には少なくとも第1の絶縁体層
(104)に関し実質的に平行に配設され、かつさらに
前記少なくとも第2の半導体層(501)の少なくとも
第1の面が実質的に前記第1の絶縁体層(104)の少
なくとも第2の面上に配設されるように配設された介在
半導体層(501)を示している。第2の半導体層(5
01)もまた複数の導電性経路(105)の内の少なく
とも第1の導電性経路、少なくとも第1の一体化制御電
子ネットワーク(102)、そして少なくとも第1の導
電性ライン(103)を具備する。少なくとも第1の導
電性経路(105)が、FED構造の他の層に関連する
他の選択された導電性経路/導電性ライン(105/1
03)に動作可能に結合するよう選択的に配置された、
少なくとも第2の半導体中に実質的に配設されている。
図5は制御電子ネットワークが配設された複数の半導体
層を示しているが、集積度および制御密度を増大するた
めに2つより多くのそのような層を用いた実施例も本発
明の範囲内であることは明らかである。
の面を有しかつ典型的には少なくとも第1の絶縁体層
(104)に関し実質的に平行に配設され、かつさらに
前記少なくとも第2の半導体層(501)の少なくとも
第1の面が実質的に前記第1の絶縁体層(104)の少
なくとも第2の面上に配設されるように配設された介在
半導体層(501)を示している。第2の半導体層(5
01)もまた複数の導電性経路(105)の内の少なく
とも第1の導電性経路、少なくとも第1の一体化制御電
子ネットワーク(102)、そして少なくとも第1の導
電性ライン(103)を具備する。少なくとも第1の導
電性経路(105)が、FED構造の他の層に関連する
他の選択された導電性経路/導電性ライン(105/1
03)に動作可能に結合するよう選択的に配置された、
少なくとも第2の半導体中に実質的に配設されている。
図5は制御電子ネットワークが配設された複数の半導体
層を示しているが、集積度および制御密度を増大するた
めに2つより多くのそのような層を用いた実施例も本発
明の範囲内であることは明らかである。
【0022】図5の(c)は、複数の導電性経路(10
5)の内の少なくとも第1の導電性経路を含む第2の絶
縁体層(502)を示す。該第2の絶縁体層(502)
は典型的には少なくとも第1および第2の面を有しかつ
典型的に第2の半導体層(501)の前記少なくとも第
2の面に関し実質的に平行に配設され、かつ第1の面が
実質的にその上に配設される。複数の導電性ライン(1
03)がほぼ前記第2の絶縁体層(502)の少なくと
も第2の面上に配設され、複数の導電性ライン(10
3)の少なくとも第1の導電性ラインが前記複数の導電
性経路(105)の少なくとも第1の導電性経路に動作
可能に結合されている。電子放出部(107)が実質的
に前記複数の導電性ライン(105)の内の少なくとも
第1の導電性ライン上に配設されている。従って、電子
放出部は複数の導電性ラインの内の少なくとも1つの介
在導電性ライン(103)および前記複数の導電性経路
(105)の内の少なくとも第1の導電性経路を介して
結合された下層にある制御電子ネットワーク(102)
により効果的に制御される。
5)の内の少なくとも第1の導電性経路を含む第2の絶
縁体層(502)を示す。該第2の絶縁体層(502)
は典型的には少なくとも第1および第2の面を有しかつ
典型的に第2の半導体層(501)の前記少なくとも第
2の面に関し実質的に平行に配設され、かつ第1の面が
実質的にその上に配設される。複数の導電性ライン(1
03)がほぼ前記第2の絶縁体層(502)の少なくと
も第2の面上に配設され、複数の導電性ライン(10
3)の少なくとも第1の導電性ラインが前記複数の導電
性経路(105)の少なくとも第1の導電性経路に動作
可能に結合されている。電子放出部(107)が実質的
に前記複数の導電性ライン(105)の内の少なくとも
第1の導電性ライン上に配設されている。従って、電子
放出部は複数の導電性ラインの内の少なくとも1つの介
在導電性ライン(103)および前記複数の導電性経路
(105)の内の少なくとも第1の導電性経路を介して
結合された下層にある制御電子ネットワーク(102)
により効果的に制御される。
【0023】図5の(b)は、少なくとも第1および第
2の面を有する、少なくとも第3の絶縁体層(503)
を示し、該絶縁体層(503)は、前に図1および図2
を参照して説明したように、複数の開口(109)を含
み、かつ典型的には前記第2の絶縁体層(502)に関
し平行に配置され、かつ第3の絶縁体層(503)の前
記第1の面は少なくとも部分的に前記第2の絶縁体層
(502)上に配設されている。複数のゲート電極(1
10)として選択的に形成された、非絶縁体層はほぼ前
記少なくとも第3の絶縁体層(503)の少なくとも第
2の面の一部上に配設されている。図5の(a)の延長
した部分で示されている、アノード(201)はいずれ
かの放出された電子の少なくともいくらかを集めるため
電子放出部(107)に関し末端側に配設されている。
さらに、ゲート電極(110)が図2に関して前に説明
したのとほぼ同様にして少なくとも第1の導電性経路
(図示せず)に動作可能に結合され、下層にある少なく
とも第1の一体化制御電子ネットワーク(102)を用
いることによりゲート電極(110)に印加される電位
を効果的に制御する。
2の面を有する、少なくとも第3の絶縁体層(503)
を示し、該絶縁体層(503)は、前に図1および図2
を参照して説明したように、複数の開口(109)を含
み、かつ典型的には前記第2の絶縁体層(502)に関
し平行に配置され、かつ第3の絶縁体層(503)の前
記第1の面は少なくとも部分的に前記第2の絶縁体層
(502)上に配設されている。複数のゲート電極(1
10)として選択的に形成された、非絶縁体層はほぼ前
記少なくとも第3の絶縁体層(503)の少なくとも第
2の面の一部上に配設されている。図5の(a)の延長
した部分で示されている、アノード(201)はいずれ
かの放出された電子の少なくともいくらかを集めるため
電子放出部(107)に関し末端側に配設されている。
さらに、ゲート電極(110)が図2に関して前に説明
したのとほぼ同様にして少なくとも第1の導電性経路
(図示せず)に動作可能に結合され、下層にある少なく
とも第1の一体化制御電子ネットワーク(102)を用
いることによりゲート電極(110)に印加される電位
を効果的に制御する。
【0024】図6は、本発明に係わる制御されたFED
の第2の選択されたグループを用いた第2の特定の構造
の拡大側面切断図を示し、少なくとも第3の絶縁体層
(503)の少なくとも第2の面の実質的に少なくとも
一部上に配設された半導体層(601)を含む。少なく
とも第1のゲート電極または選択的にパターン化された
複数のゲート電極(110)が半導体層(601)の選
択的な不純物ドーピングにより形成される。ゲート電極
(単数または複数)(110)を具備する半導体層(6
01)の選択的にドープされた領域は、必要に応じて、
さらに選択的に動作可能に少なくとも第1の導電性経路
(図示せず)に結合され選択された制御電子ネットワー
ク(102)による一体化された制御が行なわれる。あ
るいは、必要に応じて、前に述べたように、外部制御電
子ネットワークが用いられ、単独で/他の一体化制御電
子ネットワーク(102)と一緒になって動作する。
の第2の選択されたグループを用いた第2の特定の構造
の拡大側面切断図を示し、少なくとも第3の絶縁体層
(503)の少なくとも第2の面の実質的に少なくとも
一部上に配設された半導体層(601)を含む。少なく
とも第1のゲート電極または選択的にパターン化された
複数のゲート電極(110)が半導体層(601)の選
択的な不純物ドーピングにより形成される。ゲート電極
(単数または複数)(110)を具備する半導体層(6
01)の選択的にドープされた領域は、必要に応じて、
さらに選択的に動作可能に少なくとも第1の導電性経路
(図示せず)に結合され選択された制御電子ネットワー
ク(102)による一体化された制御が行なわれる。あ
るいは、必要に応じて、前に述べたように、外部制御電
子ネットワークが用いられ、単独で/他の一体化制御電
子ネットワーク(102)と一緒になって動作する。
【0025】この発明に従って、制御されたFEDが提
供され、該制御されたFEDにおいては電子放出が一体
化構造内に設けられるアクティブ制御ネットワークによ
って指令されるように誘起され、変調され、切替えら
れ、かつ導かれ、前記一体化構造はさらにそれに対し制
御が行なわれるFED(単数または複数)を含む。これ
らのアクティブ制御ネットワークは支持基板内に形成す
ると好都合であり、該支持基板は、望むならば、半導体
材料、および/または付加的な半導体層である。多層構
造の各層の間の相互接続は個々の層の厚み部分を横断し
かつ効果的にFED/FEDのアレイの電極を導電性ラ
インおよび放出制御アクティブネットワークを用いて結
合する導電性経路を用いることにより行なわれる。
供され、該制御されたFEDにおいては電子放出が一体
化構造内に設けられるアクティブ制御ネットワークによ
って指令されるように誘起され、変調され、切替えら
れ、かつ導かれ、前記一体化構造はさらにそれに対し制
御が行なわれるFED(単数または複数)を含む。これ
らのアクティブ制御ネットワークは支持基板内に形成す
ると好都合であり、該支持基板は、望むならば、半導体
材料、および/または付加的な半導体層である。多層構
造の各層の間の相互接続は個々の層の厚み部分を横断し
かつ効果的にFED/FEDのアレイの電極を導電性ラ
インおよび放出制御アクティブネットワークを用いて結
合する導電性経路を用いることにより行なわれる。
【0026】本発明の1つの実施例においては、制御さ
れたFEDが提供され、該制御されたFEDにおいては
電流源または複数の電流源が支持基板層に形成されかつ
引続き構造体の種々の層上にまたは層内に被着されてい
る導電性ラインを介して装置の選択された放出部(単数
または複数)に結合され、かつさらに導電性経路を介し
て介在層を通るよう結合される。
れたFEDが提供され、該制御されたFEDにおいては
電流源または複数の電流源が支持基板層に形成されかつ
引続き構造体の種々の層上にまたは層内に被着されてい
る導電性ラインを介して装置の選択された放出部(単数
または複数)に結合され、かつさらに導電性経路を介し
て介在層を通るよう結合される。
【0027】本発明の別の実施例においては、前に述べ
た実施例のものと同様の構造はさらに増強されたレベル
の一体化制御をFEDに提供するために1つまたはそれ
以上の電流源ドライバおよび選択論理ネットワークを含
む。
た実施例のものと同様の構造はさらに増強されたレベル
の一体化制御をFEDに提供するために1つまたはそれ
以上の電流源ドライバおよび選択論理ネットワークを含
む。
【0028】本発明の他の実施例においては、種々の電
流源および電流源ドライバおよび選択論理ネットワーク
が半導体材料の介在層に、かつ、必要であれば、支持基
板内/上に配設される。上に述べた実施例と同様に、制
御ネットワークは、必要に応じて、互いにかつ個々のF
ED/FEDグループの選択された電極に、制御ネット
ワークおよびFEDを複数の導電性ラインの少なくとも
第1のものにかつ、もし必要であれば、少なくとも第1
の導電性経路に動作可能に結合することにより、相互接
続すると好都合である。
流源および電流源ドライバおよび選択論理ネットワーク
が半導体材料の介在層に、かつ、必要であれば、支持基
板内/上に配設される。上に述べた実施例と同様に、制
御ネットワークは、必要に応じて、互いにかつ個々のF
ED/FEDグループの選択された電極に、制御ネット
ワークおよびFEDを複数の導電性ラインの少なくとも
第1のものにかつ、もし必要であれば、少なくとも第1
の導電性経路に動作可能に結合することにより、相互接
続すると好都合である。
【0029】一体的に形成された電流源、電圧源、電流
源ドライバおよび選択論理ネットワーク、および電圧源
ドライバおよび選択論理ネットワークの付加的な組合わ
せを用いて、必要に応じ、増大した制御の一体化を備え
た実施例を提供するために、より大きな数の絶縁体層、
半導体層、および非絶縁体層の利用を含む本発明に係わ
る制御されたFED動作を達成することができる。
源ドライバおよび選択論理ネットワーク、および電圧源
ドライバおよび選択論理ネットワークの付加的な組合わ
せを用いて、必要に応じ、増大した制御の一体化を備え
た実施例を提供するために、より大きな数の絶縁体層、
半導体層、および非絶縁体層の利用を含む本発明に係わ
る制御されたFED動作を達成することができる。
【0030】
【発明の効果】本発明によれば、効率的にFED/FE
Dのアレイから電子放出を引起こし/禁止し/変調する
ためにFED構造に対する縦方向に一体化されたアクテ
ィブ制御が提供され、それにより超小型でありかつ無線
周波およびマイクロ波装置、テレビジョン、および数多
くの他の電子的装置にきわめて適した好ましいFED構
造が得られる。
Dのアレイから電子放出を引起こし/禁止し/変調する
ためにFED構造に対する縦方向に一体化されたアクテ
ィブ制御が提供され、それにより超小型でありかつ無線
周波およびマイクロ波装置、テレビジョン、および数多
くの他の電子的装置にきわめて適した好ましいFED構
造が得られる。
【図1】本発明に係わる制御されたFEDの第1の実施
例を示す拡大斜視図である。
例を示す拡大斜視図である。
【図2】本発明に係わる制御されたFEDの種々の別の
実施例を示す拡大斜視図である。
実施例を示す拡大斜視図である。
【図3】本発明に係わる相互接続導電性ラインを備えた
電流源および電流源ドライバおよび選択論理ネットワー
クを示す上面図である。
電流源および電流源ドライバおよび選択論理ネットワー
クを示す上面図である。
【図4】本発明に係わる電圧源ドライバを備えた電圧源
および選択論理ネットワークおよび相互接続導電性ライ
ンを示す上面図である。
および選択論理ネットワークおよび相互接続導電性ライ
ンを示す上面図である。
【図5】本発明に係わる第1の選択されたグループの実
施例の制御されたFEDを用いた第1の特定の構造を示
す拡大側面切断図である。
施例の制御されたFEDを用いた第1の特定の構造を示
す拡大側面切断図である。
【図6】本発明に係わる第2の選択されたグループの実
施例の制御されたFEDを用いた第2の特定の構造を示
す拡大側面切断図である。
施例の制御されたFEDを用いた第2の特定の構造を示
す拡大側面切断図である。
101 支持基板 102 制御電子ネットワーク 103 第1の導電性ライン 104 第1の絶縁体層 105 第1の導電性経路 106 第1の非絶縁体層 107 電子放出部 108 第2の絶縁体層 109 第1の開口 110 ゲート電極 111 第1のゲート開口 201 アノード 301 半導体材料層 302 電流源 303 電流源ドライバおよび選択論理ネットワーク 401 電圧源ドライバおよび選択論理ネットワーク 501 介在半導体層 502 第2の絶縁体層 503 第3の絶縁体層 601 半導体層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−295138(JP,A) 特開 平4−249026(JP,A) 特開 昭51−42464(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01J 1/30,29/04,31/12 JICSTファイル(JOIS)
Claims (5)
- 【請求項1】 制御された冷陰極電界誘導放出装置(F
ED)であって、 A)少なくとも第1の主要面を備えた支持基板、 B)前記支持基板内に実質的に配設された電流源、 C)少なくとも第1および第2の面を有する第1の絶縁
体層であって、前記第1の絶縁体層の少なくとも第1の
面の少なくとも一部は前記支持基板の少なくとも第1の
主要面の少なくとも一部上に配設されており、前記少な
くとも第1の絶縁体層は前記電流源に電気的に結合され
かつ前記第1の絶縁体層を横切って配設されている少な
くとも第1の導電性経路を有するもの、 D)電子を放出するために、少なくとも部分的に前記第
1の絶縁体層の少なくとも第2の面上に配設されかつ前
記少なくとも第1の導電性経路に動作可能に結合された
電子放出部、そして E)前記電子放出部から離れて配設され、放出された電
子の少なくともいくらかを集めるためのアノード、 を少なくとも具備することを特徴とする制御された冷陰
極電界誘導電子放出装置(FED)。 - 【請求項2】 制御された冷陰極電界誘導放出装置(F
ED)であって、 A)少なくとも第1の主要面を備えた支持基板、 B)前記支持基板内に実質的に配設された電圧源、 C)少なくとも第1および第2の面を有する第1の絶縁
体層であって、前記第1の絶縁体層の少なくとも第1の
面の少なくとも一部は前記支持基板の少なくとも第1の
主要面の少なくとも一部上に配設されており、前記少な
くとも第1の絶縁体層は前記電圧源に電気的に結合され
かつ前記第1の絶縁体層を横切って配設されている少な
くとも第1の導電性経路を有するもの、 D)電子を放出するために、少なくとも部分的に前記絶
縁体層の少なくとも第2の面上に配設されかつ前記少な
くとも第1の導電性経路に動作可能に結合された電子放
出部、そして E)前記電子放出部から離れて配設され、放出された電
子の少なくともいくらかを集めるためのアノード、 を少なくとも具備することを特徴とする制御された冷陰
極電界誘導電子放出装置(FED)。 - 【請求項3】 制御された冷陰極電界誘導電子放出装置
(FED)であって、 A)少なくとも第1の主要面を備えた支持基板、 B)前記支持基板に実質的に配設された電流源、 C)複数の導電性ラインであって、その少なくともいく
つかは電気的に前記電流源に結合されかつ前記支持基板
の少なくとも第1の主要面の一部上に配設されているも
の、 D)少なくとも第1および第2の面を備えた第1の絶縁
体層であって、該第1の絶縁体層の少なくとも第1の面
の少なくとも一部は前記支持基板の少なくとも第1の主
要面の少なくとも一部上に配設されており、前記第1の
絶縁体層は前記複数の導電性ラインの内の少なくとも第
1の導電性ラインに電気的に結合されかつ前記第1の絶
縁体層を横切って配設されている少なくとも第1の導電
性経路を有するもの、 E)前記第1の絶縁体層の少なくとも第2の面の少なく
とも一部上に実質的に配設されかつ電気的に少なくとも
前記第1の導電性経路に結合された第1の非絶縁体層、 F)電子を放出するための、少なくとも部分的に前記非
絶縁体層上に配設された電子放出部、 G)少なくとも第3および第4の面を備えた第2の絶縁
体層であって、該第2の絶縁体層は該第2の絶縁体層を
実質的に横切って配設された開口を有し、該第2の絶縁
体層の少なくとも第3の面は少なくとも部分的に前記非
絶縁体層上に配設され電子放出部が前記開口内に対称的
に配設されるように配置されているもの、そして H)前記第2の絶縁体層の前記第2の面の少なくとも一
部上に実質的に配設された第2の非絶縁体層を備えたゲ
ート電極、 を少なくとも具備することを特徴とする制御された冷陰
極電界誘導電子放出装置(FED)。 - 【請求項4】 制御された冷陰極電界誘導電子放出装置
(FED)であって、 A)少なくとも第1の主要面を備えた支持基板、 B)前記支持基板に実質的に配設された電圧源、 C)複数の導電性ラインであって、その少なくともいく
つかは電気的に前記電圧源に結合されかつその少なくと
もいくつかは前記支持基板の少なくとも第1の主要面の
一部上に配設されているもの、 D)少なくとも第1および第2の面を備えた第1の絶縁
体層であって、該第1の絶縁体層の少なくとも第1の面
の少なくとも一部は前記支持基板の少なくとも第1の主
要面の少なくとも一部上に配設されており、前記第1の
絶縁体層は前記複数の導電性ラインの内の少なくとも第
1の導電性ラインに電気的に結合されかつ前記第1の絶
縁体層を横切って配設されている少なくとも第1の導電
性経路を有するもの、 E)前記第1の絶縁体層の少なくとも第2の面の少なく
とも一部上に実質的に配設されかつ電気的に少なくとも
前記第1の導電性経路に結合された第1の非絶縁体層、 F)電子を放出するための、少なくとも部分的に前記第
1の非絶縁体層上に配設された第1の電子放出部、 G)少なくとも第3および第4の面を備えた第2の絶縁
体層であって、該第2の絶縁体層は該第2の絶縁体層を
実質的に横切って配設された開口を有し、該第2の絶縁
体層の少なくとも第3の面は少なくとも部分的に前記第
1の非絶縁体層上に配設されかつ前記少なくとも第1の
電子放出部が前記開口内に対称的に配設されるように配
置されているもの、そして H)前記第2の絶縁体層の前記少なくとも第2の面の少
なくとも一部上に実質的に配設された第2の非絶縁体層
を備えたゲート電極、 を少なくとも具備することを特徴とする制御された冷陰
極電界誘導電子放出装置(FED)。 - 【請求項5】 電子放出装置であって、該電子放出装置
は制御された冷陰極電界誘導電子放出装置(FED)の
アレイを具備し、該アレイは、 A)少なくとも第1の主要面を備えた支持基板、 B)前記支持基板に実質的に配設された少なくとも第1
の電流または電圧源、 C)複数の導電性ラインであって、その少なくともいく
つかは電気的に前記少なくとも第1の電流または電圧源
に結合されかつ前記支持基板の少なくとも第1の主要面
の一部上に配設されているもの、 D)少なくとも第1および第2の面を備えた第1の絶縁
体層であって、該第1の絶縁体層の少なくとも第1の面
の少なくとも一部は前記支持基板の少なくとも第1の主
要面の少なくとも一部上に配設されており、前記第1の
絶縁体層は前記複数の導電性ラインの内の少なくとも第
1の導電性ラインに電気的に結合されかつ前記第1の絶
縁体層を横切って配設されている少なくとも第1の導電
性経路を有するもの、 E)前記第1の絶縁体層の少なくとも第2の面の少なく
とも一部上に実質的に配設されかつ電気的に少なくとも
前記第1の導電性経路に結合された第1の非絶縁体層、 F)電子を放出するための、各々少なくとも部分的に前
記非絶縁体層上に配設された複数の電子放出部、 G)少なくとも第3および第4の面を備えた第2の絶縁
体層であって、該第2の絶縁体層は該第2の絶縁体層を
実質的に横切って配設された複数の開口を有し、該第2
の絶縁体層の少なくとも第1の面は少なくとも部分的に
前記非絶縁体層上に配設されかつ前記複数の電子放出部
の少なくともいくつかが前記複数の開口の少なくともい
くつかの中で実質的に対称的に配設されるように配置さ
れているもの、そして H)前記第2の絶縁体層の前記少なくとも第2の面の少
なくとも一部上に実質的に配設された第2の導電層を備
えたゲート電極、 を少なくとも具備することを特徴とする電子放出装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US645,523 | 1991-01-24 | ||
US07/645,523 US5075595A (en) | 1991-01-24 | 1991-01-24 | Field emission device with vertically integrated active control |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04308626A JPH04308626A (ja) | 1992-10-30 |
JP2922704B2 true JP2922704B2 (ja) | 1999-07-26 |
Family
ID=24589358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3013692A Expired - Fee Related JP2922704B2 (ja) | 1991-01-24 | 1992-01-21 | 制御された冷陰極電界誘導電子放出装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5075595A (ja) |
EP (1) | EP0496576B1 (ja) |
JP (1) | JP2922704B2 (ja) |
AT (1) | ATE131957T1 (ja) |
DE (1) | DE69206831T2 (ja) |
DK (1) | DK0496576T3 (ja) |
ES (1) | ES2081042T3 (ja) |
GR (1) | GR3018564T3 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5301284A (en) * | 1991-01-16 | 1994-04-05 | Walker-Estes Corporation | Mixed-resolution, N-dimensional object space method and apparatus |
JP2626276B2 (ja) * | 1991-02-06 | 1997-07-02 | 双葉電子工業株式会社 | 電子放出素子 |
US5155420A (en) * | 1991-08-05 | 1992-10-13 | Smith Robert T | Switching circuits employing field emission devices |
US5536193A (en) | 1991-11-07 | 1996-07-16 | Microelectronics And Computer Technology Corporation | Method of making wide band gap field emitter |
US5600200A (en) | 1992-03-16 | 1997-02-04 | Microelectronics And Computer Technology Corporation | Wire-mesh cathode |
US5675216A (en) | 1992-03-16 | 1997-10-07 | Microelectronics And Computer Technololgy Corp. | Amorphic diamond film flat field emission cathode |
US5763997A (en) * | 1992-03-16 | 1998-06-09 | Si Diamond Technology, Inc. | Field emission display device |
US6127773A (en) | 1992-03-16 | 2000-10-03 | Si Diamond Technology, Inc. | Amorphic diamond film flat field emission cathode |
US5679043A (en) * | 1992-03-16 | 1997-10-21 | Microelectronics And Computer Technology Corporation | Method of making a field emitter |
US5449970A (en) | 1992-03-16 | 1995-09-12 | Microelectronics And Computer Technology Corporation | Diode structure flat panel display |
US5543684A (en) | 1992-03-16 | 1996-08-06 | Microelectronics And Computer Technology Corporation | Flat panel display based on diamond thin films |
US5256888A (en) * | 1992-05-04 | 1993-10-26 | Motorola, Inc. | Transistor device apparatus employing free-space electron emission from a diamond material surface |
US5300862A (en) * | 1992-06-11 | 1994-04-05 | Motorola, Inc. | Row activating method for fed cathodoluminescent display assembly |
US5359256A (en) * | 1992-07-30 | 1994-10-25 | The United States Of America As Represented By The Secretary Of The Navy | Regulatable field emitter device and method of production thereof |
FR2697660B1 (fr) * | 1992-10-29 | 1995-03-03 | Pixel Int Sa | Ecran à adressage matriciel à prise de contacts lignes et colonnes au travers du support. |
WO1994017546A1 (en) * | 1993-01-19 | 1994-08-04 | Leonid Danilovich Karpov | Field-effect emitter device |
US5313140A (en) * | 1993-01-22 | 1994-05-17 | Motorola, Inc. | Field emission device with integral charge storage element and method for operation |
US5903243A (en) * | 1993-03-11 | 1999-05-11 | Fed Corporation | Compact, body-mountable field emission display device, and display panel having utility for use therewith |
FR2707787B1 (fr) * | 1993-07-16 | 1995-10-20 | Pixel Int Sa | Système de connexions électriques externes pour écrans plats de visualisation. |
US5340997A (en) * | 1993-09-20 | 1994-08-23 | Hewlett-Packard Company | Electrostatically shielded field emission microelectronic device |
JP2861755B2 (ja) * | 1993-10-28 | 1999-02-24 | 日本電気株式会社 | 電界放出型陰極装置 |
RU2141698C1 (ru) | 1993-11-04 | 1999-11-20 | Микроэлектроникс энд Компьютер Текнолоджи Корпорейшн | Способ изготовления систем дисплея с плоским экраном и компонентов |
JP2766174B2 (ja) * | 1993-12-28 | 1998-06-18 | 日本電気株式会社 | 電界放出冷陰極とこれを用いた電子管 |
FR2718269B1 (fr) * | 1994-03-31 | 1996-06-28 | Pixel Int Sa | Procédé d'amélioration de la conductivité des conducteurs colonnes des écrans plats à micropointes, et écrans ainsi obtenus. |
JP2897671B2 (ja) * | 1995-01-25 | 1999-05-31 | 日本電気株式会社 | 電界放出型冷陰極 |
US5591352A (en) * | 1995-04-27 | 1997-01-07 | Industrial Technology Research Institute | High resolution cold cathode field emission display method |
US5644327A (en) * | 1995-06-07 | 1997-07-01 | David Sarnoff Research Center, Inc. | Tessellated electroluminescent display having a multilayer ceramic substrate |
CN1202974A (zh) * | 1995-10-26 | 1998-12-23 | 图象技术公司 | 冷阴极场致发射体平面屏幕显示器 |
EP0896730B1 (en) * | 1996-05-03 | 2003-03-26 | Micron Technology, Inc. | Shielded field emission display |
JP3156755B2 (ja) * | 1996-12-16 | 2001-04-16 | 日本電気株式会社 | 電界放出型冷陰極装置 |
KR100453187B1 (ko) * | 1997-07-23 | 2004-12-29 | 삼성에스디아이 주식회사 | 전자총의음극구조체용전계방출소자 |
JPH11111156A (ja) * | 1997-10-02 | 1999-04-23 | Futaba Corp | 電界放出素子 |
US6897855B1 (en) * | 1998-02-17 | 2005-05-24 | Sarnoff Corporation | Tiled electronic display structure |
US6498592B1 (en) | 1999-02-16 | 2002-12-24 | Sarnoff Corp. | Display tile structure using organic light emitting materials |
US6392355B1 (en) | 2000-04-25 | 2002-05-21 | Mcnc | Closed-loop cold cathode current regulator |
CN101636810B (zh) * | 2006-12-29 | 2011-11-23 | 塞莱斯系统集成公司 | 高频冷阴极三极型场发射真空管及其制造过程 |
TW200929312A (en) * | 2007-12-28 | 2009-07-01 | Tatung Co | Active field emission substrate and active field emission display |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US490916A (en) * | 1893-01-31 | Bowling-alley | ||
US3789471A (en) * | 1970-02-06 | 1974-02-05 | Stanford Research Inst | Field emission cathode structures, devices utilizing such structures, and methods of producing such structures |
US3755704A (en) * | 1970-02-06 | 1973-08-28 | Stanford Research Inst | Field emission cathode structures and devices utilizing such structures |
US3812559A (en) * | 1970-07-13 | 1974-05-28 | Stanford Research Inst | Methods of producing field ionizer and field emission cathode structures |
US4020381A (en) * | 1974-12-09 | 1977-04-26 | Texas Instruments Incorporated | Cathode structure for a multibeam cathode ray tube |
US4006383A (en) * | 1975-11-28 | 1977-02-01 | Westinghouse Electric Corporation | Electroluminescent display panel with enlarged active display areas |
SU855782A1 (ru) * | 1977-06-28 | 1981-08-15 | Предприятие П/Я Г-4468 | Эмиттер электронов |
JPS58140781A (ja) * | 1982-02-17 | 1983-08-20 | 株式会社日立製作所 | 画像表示装置 |
US4498952A (en) * | 1982-09-17 | 1985-02-12 | Condesin, Inc. | Batch fabrication procedure for manufacture of arrays of field emitted electron beams with integral self-aligned optical lense in microguns |
FR2568394B1 (fr) * | 1984-07-27 | 1988-02-12 | Commissariat Energie Atomique | Dispositif de visualisation par cathodoluminescence excitee par emission de champ |
GB8621600D0 (en) * | 1986-09-08 | 1987-03-18 | Gen Electric Co Plc | Vacuum devices |
FR2604823B1 (fr) * | 1986-10-02 | 1995-04-07 | Etude Surfaces Lab | Dispositif emetteur d'electrons et son application notamment a la realisation d'ecrans plats de television |
US4721885A (en) * | 1987-02-11 | 1988-01-26 | Sri International | Very high speed integrated microelectronic tubes |
GB2204991B (en) * | 1987-05-18 | 1991-10-02 | Gen Electric Plc | Vacuum electronic devices |
FR2623013A1 (fr) * | 1987-11-06 | 1989-05-12 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source |
WO1989009479A1 (fr) * | 1988-03-25 | 1989-10-05 | Thomson-Csf | Procede de fabrication de sources d'electrons du type a emission de champ, et son application a la realisation de reseaux d'emetteurs |
US4874981A (en) * | 1988-05-10 | 1989-10-17 | Sri International | Automatically focusing field emission electrode |
JP2623738B2 (ja) * | 1988-08-08 | 1997-06-25 | 松下電器産業株式会社 | 画像表示装置 |
JPH02309541A (ja) * | 1989-05-23 | 1990-12-25 | Seiko Epson Corp | 蛍光表示装置 |
US5012153A (en) * | 1989-12-22 | 1991-04-30 | Atkinson Gary M | Split collector vacuum field effect transistor |
JP2656843B2 (ja) * | 1990-04-12 | 1997-09-24 | 双葉電子工業株式会社 | 表示装置 |
-
1991
- 1991-01-24 US US07/645,523 patent/US5075595A/en not_active Expired - Lifetime
-
1992
- 1992-01-21 EP EP92300499A patent/EP0496576B1/en not_active Expired - Lifetime
- 1992-01-21 DE DE69206831T patent/DE69206831T2/de not_active Expired - Fee Related
- 1992-01-21 ES ES92300499T patent/ES2081042T3/es not_active Expired - Lifetime
- 1992-01-21 DK DK92300499.8T patent/DK0496576T3/da active
- 1992-01-21 JP JP3013692A patent/JP2922704B2/ja not_active Expired - Fee Related
- 1992-01-21 AT AT92300499T patent/ATE131957T1/de not_active IP Right Cessation
-
1995
- 1995-12-29 GR GR950403701T patent/GR3018564T3/el unknown
Also Published As
Publication number | Publication date |
---|---|
JPH04308626A (ja) | 1992-10-30 |
US5075595A (en) | 1991-12-24 |
DK0496576T3 (da) | 1996-01-29 |
EP0496576A3 (en) | 1993-10-27 |
GR3018564T3 (en) | 1996-03-31 |
EP0496576B1 (en) | 1995-12-20 |
EP0496576A2 (en) | 1992-07-29 |
ATE131957T1 (de) | 1996-01-15 |
DE69206831D1 (de) | 1996-02-01 |
DE69206831T2 (de) | 1996-07-11 |
ES2081042T3 (es) | 1996-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2922704B2 (ja) | 制御された冷陰極電界誘導電子放出装置 | |
EP0500920B1 (en) | Cold-cathode filed emission device employing a current source means | |
JP3568345B2 (ja) | 電子発生装置 | |
JPH0635405A (ja) | カソードルミネセント表示装置 | |
JPH04502229A (ja) | 切替式陽極電界放出装置 | |
JPS62226530A (ja) | 電子ビ−ム発生用半導体デバイス | |
US5757138A (en) | Linear response field emission device | |
US5430348A (en) | Inversion mode diamond electron source | |
US5872421A (en) | Surface electron display device with electron sink | |
JPH08298067A (ja) | フラットパネル表示装置用の新規な電界放出素子 | |
KR100944731B1 (ko) | 전계 방출 디스플레이용 캐소드 구조 | |
US5631196A (en) | Method for making inversion mode diamond electron source | |
JP3104639B2 (ja) | 電界放出型冷陰極 | |
KR100334017B1 (ko) | 평판 디스플레이 | |
US5905330A (en) | Field emission cathode with uniform emission | |
US6218778B1 (en) | Field emission device having interlayer connections | |
JP3026484B2 (ja) | 電界放出型冷陰極 | |
JPS62229731A (ja) | 電子ビ−ム発生用半導体デバイス | |
JP3335836B2 (ja) | 電子放出デバイス | |
US6015324A (en) | Fabrication process for surface electron display device with electron sink | |
JP3139476B2 (ja) | 電界放出型冷陰極 | |
JP3319557B2 (ja) | 電子放出装置 | |
JP3107007B2 (ja) | 電界放出型冷陰極および電子管 | |
JPH09219141A (ja) | 電界放出素子 | |
JP3601275B2 (ja) | 電界電子放出素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |