JPH04308626A - 制御された冷陰極電界誘導電子放出装置 - Google Patents
制御された冷陰極電界誘導電子放出装置Info
- Publication number
- JPH04308626A JPH04308626A JP4030136A JP3013692A JPH04308626A JP H04308626 A JPH04308626 A JP H04308626A JP 4030136 A JP4030136 A JP 4030136A JP 3013692 A JP3013692 A JP 3013692A JP H04308626 A JPH04308626 A JP H04308626A
- Authority
- JP
- Japan
- Prior art keywords
- insulator layer
- disposed
- electrically conductive
- support substrate
- operably coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005684 electric field Effects 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000012212 insulator Substances 0.000 claims description 101
- 238000000034 method Methods 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 99
- 239000004065 semiconductor Substances 0.000 description 23
- 239000000463 material Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013270 controlled release Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J21/00—Vacuum tubes
- H01J21/02—Tubes with a single discharge path
- H01J21/06—Tubes with a single discharge path having electrostatic control means only
- H01J21/10—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
- H01J21/105—Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は一般的には電界誘導電
子放出装置（ｆｉｅｌｄ−ｉｎｄｕｃｅｄｅｌｅｃｔｒ
ｏｎ ｅｍｉｓｓｉｏｎ ｄｅｖｉｃｅｓ）に関し
、より詳細には、アクティブ制御冷陰極電界誘導電子放
出装置に関する。
子放出装置（ｆｉｅｌｄ−ｉｎｄｕｃｅｄｅｌｅｃｔｒ
ｏｎ ｅｍｉｓｓｉｏｎ ｄｅｖｉｃｅｓ）に関し
、より詳細には、アクティブ制御冷陰極電界誘導電子放
出装置に関する。
【０００２】
【従来の技術】冷陰極（ｃｏｌｄ ｃａｔｈｏｄｅ）
電界誘導電子放出装置（ＦＥＤ）が技術上知られている
。 ＦＥＤは典型的には電子を真空または他の低密度物質環
境内に直接放出するために通常単数または複数の放出部
（ｅｍｉｔｔｅｒ）を使用する。電子放出は一般に小さ
な曲率半径の幾何学的に不連続を示す領域における放出
部（単数または複数）に対し適切な電界を印加すること
により引起こされる。幾何学的な不連続は印加された電
界の増強をもたらし、かつ適切な状況の下では電子の放
出部の表面からの通り抜け（ｔｕｎｎｅｌｌｉｎｇ）を
可能にする。必要とされる電界は適切なアノード、ゲー
ト電極、または直接放出部に電位を印加することにより
得られる。
電界誘導電子放出装置（ＦＥＤ）が技術上知られている
。 ＦＥＤは典型的には電子を真空または他の低密度物質環
境内に直接放出するために通常単数または複数の放出部
（ｅｍｉｔｔｅｒ）を使用する。電子放出は一般に小さ
な曲率半径の幾何学的に不連続を示す領域における放出
部（単数または複数）に対し適切な電界を印加すること
により引起こされる。幾何学的な不連続は印加された電
界の増強をもたらし、かつ適切な状況の下では電子の放
出部の表面からの通り抜け（ｔｕｎｎｅｌｌｉｎｇ）を
可能にする。必要とされる電界は適切なアノード、ゲー
ト電極、または直接放出部に電位を印加することにより
得られる。
【０００３】単一のＦＥＤおよび多くのＦＥＤのアレイ
の電子放出をアクティブに制御することが望ましい。典
型的には、電流源および／または電圧源が使用されＦＥ
Ｄを所望の電子放出をもたらすように使用することがで
きる。ＦＥＤ制御のいくつかの従来技術の実施例は、個
別的にあるいはグループで、ＦＥＤの放出をアクティブ
に変調するための手段はＦＥＤ構造内の相互接続ライン
に直接構築されかつ結合されなければならないことを示
している。
の電子放出をアクティブに制御することが望ましい。典
型的には、電流源および／または電圧源が使用されＦＥ
Ｄを所望の電子放出をもたらすように使用することがで
きる。ＦＥＤ制御のいくつかの従来技術の実施例は、個
別的にあるいはグループで、ＦＥＤの放出をアクティブ
に変調するための手段はＦＥＤ構造内の相互接続ライン
に直接構築されかつ結合されなければならないことを示
している。
【０００４】
【発明が解決しようとする課題】しかしながら、ＦＥＤ
またはＦＥＤのアレイが存在する同じ構造内にアクティ
ブ電子放出変調および制御回路を直接設けることができ
る装置構成は示されていない。
またはＦＥＤのアレイが存在する同じ構造内にアクティ
ブ電子放出変調および制御回路を直接設けることができ
る装置構成は示されていない。
【０００５】従って、アクティブ電子放出変調ネットワ
ークおよびＦＥＤ駆動源の一体的な導入を可能にするＦ
ＥＤ構造の必要性が存在する。
ークおよびＦＥＤ駆動源の一体的な導入を可能にするＦ
ＥＤ構造の必要性が存在する。
【０００６】
【課題を解決しようとする手段および作用】この必要性
および他のものは実質的に本発明に係わる電子装置の構
造によって満たされ、該構造は、少なくとも、制御され
た冷陰極電界誘導電子放出装置（ＦＥＤ）を具備し、該
制御された冷陰極ＦＥＤは少なくとも、少なくとも第１
の主要面を備えた支持基板、前記支持基板内に実質的に
配設された電流源、少なくとも第１および第２の面から
なる第１の絶縁層であって、該第１の絶縁層の前記少な
くとも第１の面の少なくとも一部は前記支持基板の少な
くとも第１の主要面の少なくとも一部の上に配設され、
前記少なくとも第１の絶縁層は作動可能に前記電流源に
結合されかつ前記第１の絶縁層を通って横断するよう配
置された少なくとも第１の導通経路を有するもの、前記
第１の絶縁層の少なくとも第２の面上に少なくとも部分
的に配設されかつ少なくとも第１の導通経路に動作可能
に結合された、電子放出のための、電子放出部（エミッ
タ）、そして前記電子放出部に関し末端部に配置され、
放出された電子の少なくともいくらかを集めるためのア
ノードを具備する。
および他のものは実質的に本発明に係わる電子装置の構
造によって満たされ、該構造は、少なくとも、制御され
た冷陰極電界誘導電子放出装置（ＦＥＤ）を具備し、該
制御された冷陰極ＦＥＤは少なくとも、少なくとも第１
の主要面を備えた支持基板、前記支持基板内に実質的に
配設された電流源、少なくとも第１および第２の面から
なる第１の絶縁層であって、該第１の絶縁層の前記少な
くとも第１の面の少なくとも一部は前記支持基板の少な
くとも第１の主要面の少なくとも一部の上に配設され、
前記少なくとも第１の絶縁層は作動可能に前記電流源に
結合されかつ前記第１の絶縁層を通って横断するよう配
置された少なくとも第１の導通経路を有するもの、前記
第１の絶縁層の少なくとも第２の面上に少なくとも部分
的に配設されかつ少なくとも第１の導通経路に動作可能
に結合された、電子放出のための、電子放出部（エミッ
タ）、そして前記電子放出部に関し末端部に配置され、
放出された電子の少なくともいくらかを集めるためのア
ノードを具備する。
【０００７】
【実施例】図１は、本発明に係わる制御されたＦＥＤ構
造の第１の実施例の拡大斜視図を示し、支持基板（１０
１）が描かれており、該支持基板には少なくとも部分的
にアクティブでありかつ、もし望むならば、部分的にパ
ッシブな、制御電子ネットワーク（１０２）が形成され
る。制御電子ネットワーク（１０２）は典型的には電流
源、電圧源、電流源ドライバおよび選択論理ネットワー
ク、および／または電圧源ドライバおよび選択論理ネッ
トワークからなるアクティブネットワークを具備し、該
アクティブネットワークはさらに所望の回路動作を達成
するために必要に応じてパッシブ構成要素を含むことが
できる。電流源、電圧源、電流源ドライバおよび選択論
理ネットワーク、そして電圧源ドライバおよび選択論理
ネットワークは技術上よく知られかつ理解されており、
従ってここではこれ以上説明しない。これらの発生源お
よびネットワークの任意の好ましい構成を本発明に従っ
て所望の電子装置を得るために用いることができる。
造の第１の実施例の拡大斜視図を示し、支持基板（１０
１）が描かれており、該支持基板には少なくとも部分的
にアクティブでありかつ、もし望むならば、部分的にパ
ッシブな、制御電子ネットワーク（１０２）が形成され
る。制御電子ネットワーク（１０２）は典型的には電流
源、電圧源、電流源ドライバおよび選択論理ネットワー
ク、および／または電圧源ドライバおよび選択論理ネッ
トワークからなるアクティブネットワークを具備し、該
アクティブネットワークはさらに所望の回路動作を達成
するために必要に応じてパッシブ構成要素を含むことが
できる。電流源、電圧源、電流源ドライバおよび選択論
理ネットワーク、そして電圧源ドライバおよび選択論理
ネットワークは技術上よく知られかつ理解されており、
従ってここではこれ以上説明しない。これらの発生源お
よびネットワークの任意の好ましい構成を本発明に従っ
て所望の電子装置を得るために用いることができる。
【０００８】制御電子ネットワーク（１０２）は外部環
境にかつＦＥＤ電極に該制御電子ネットワーク（１０２
）を支持基板（１０１）の中に／上に形成された少なく
とも第１の導電ライン（１０３）に結合することにより
、接続される。少なくとも第１の導電ライン（１０３）
は典型的には、これに限定されるものではないが、イオ
ン注入および不純物拡散を含む知られた技術によって支
持基板（１０１）内に形成される。あるいは、該少なく
とも第１の導電ライン（１０３）は、これに限定される
ものまではないが、スパッタリングおよび蒸着を含む知
られた被着技術によって支持基板（１０１）上に形成さ
れる。
境にかつＦＥＤ電極に該制御電子ネットワーク（１０２
）を支持基板（１０１）の中に／上に形成された少なく
とも第１の導電ライン（１０３）に結合することにより
、接続される。少なくとも第１の導電ライン（１０３）
は典型的には、これに限定されるものではないが、イオ
ン注入および不純物拡散を含む知られた技術によって支
持基板（１０１）内に形成される。あるいは、該少なく
とも第１の導電ライン（１０３）は、これに限定される
ものまではないが、スパッタリングおよび蒸着を含む知
られた被着技術によって支持基板（１０１）上に形成さ
れる。
【０００９】典型的には、制御電子ネットワーク（１０
２）および少なくとも第１の導電性ライン（１０３）を
支持基板（１０１）上にあるいはその中に設けた後、少
なくとも第１の絶縁層（１０４）が支持基板に実質的に
平行に配設され、この場合該少なくとも第１の絶縁層（
１０４）の少なくとも第１の面は支持基板の少なくとも
第１の主要面と接触し該支持基板（１０１）上にあるい
はその中に制御電子ネットワーク（１０２）および少な
くとも第１の導電性ライン（１０３）が配置されるよう
になる。少なくとも第１の導電性経路（１０５）が知ら
れたエッチングおよび被着技術によって少なくとも第１
の絶縁層（１０４）内に形成され、この場合前記少なく
とも第１の導電性経路（１０５）が前記少なくとも第１
の絶縁層の第１の面に関し実質的に横断するように少な
くとも第１の絶縁層（１０４）の厚みを横断し、かつま
た前記少なくとも第１の導電性経路（１０５）が前記少
なくとも第１の導電性経路（１０５）を少なくとも第１
の導電性ライン（１０３）に動作可能に結合するように
する。
２）および少なくとも第１の導電性ライン（１０３）を
支持基板（１０１）上にあるいはその中に設けた後、少
なくとも第１の絶縁層（１０４）が支持基板に実質的に
平行に配設され、この場合該少なくとも第１の絶縁層（
１０４）の少なくとも第１の面は支持基板の少なくとも
第１の主要面と接触し該支持基板（１０１）上にあるい
はその中に制御電子ネットワーク（１０２）および少な
くとも第１の導電性ライン（１０３）が配置されるよう
になる。少なくとも第１の導電性経路（１０５）が知ら
れたエッチングおよび被着技術によって少なくとも第１
の絶縁層（１０４）内に形成され、この場合前記少なく
とも第１の導電性経路（１０５）が前記少なくとも第１
の絶縁層の第１の面に関し実質的に横断するように少な
くとも第１の絶縁層（１０４）の厚みを横断し、かつま
た前記少なくとも第１の導電性経路（１０５）が前記少
なくとも第１の導電性経路（１０５）を少なくとも第１
の導電性ライン（１０３）に動作可能に結合するように
する。
【００１０】図１はまた、必要であれば、通常前記少な
くとも第１の絶縁層（１０４）の第２の面上に配設され
、かつ動作可能に前記少なくとも第１の導電性経路（１
０５）に結合される少なくとも第１の非絶縁体層（１０
６）を示している。電子放出部（エレクトロンエミッタ
：ｅｌｅｃｔｒｏｎ ｅｍｉｔｔｅｒ）（１０７）が
さらに示されており、これは実質的に前記少なくとも第
１の非絶縁体層（１０６）上に配設されている。 このように構成することにより、支持基板（１０１）内
にある制御電子ネットワーク（１０２）が前記少なくと
も第１の介在的な導電性ライン（１０３）および前記少
なくとも第１の導電性経路（１０５）を通って動作可能
に結合され、かつ電子放出部（１０７）から電子放出の
制御を提供する。非絶縁体層（１０６）は典型的には金
属／半導体材料によって構成される。
くとも第１の絶縁層（１０４）の第２の面上に配設され
、かつ動作可能に前記少なくとも第１の導電性経路（１
０５）に結合される少なくとも第１の非絶縁体層（１０
６）を示している。電子放出部（エレクトロンエミッタ
：ｅｌｅｃｔｒｏｎ ｅｍｉｔｔｅｒ）（１０７）が
さらに示されており、これは実質的に前記少なくとも第
１の非絶縁体層（１０６）上に配設されている。 このように構成することにより、支持基板（１０１）内
にある制御電子ネットワーク（１０２）が前記少なくと
も第１の介在的な導電性ライン（１０３）および前記少
なくとも第１の導電性経路（１０５）を通って動作可能
に結合され、かつ電子放出部（１０７）から電子放出の
制御を提供する。非絶縁体層（１０６）は典型的には金
属／半導体材料によって構成される。
【００１１】図１はさらに少なくとも第１の開口（１０
９）を含む少なくとも第２の絶縁体層（１０８）を示し
ており、該少なくとも第２の絶縁体層は、もし望むなら
ば、前記少なくとも第１の絶縁体層（１０４）の少なく
とも第２の面の少なくとも一部の上に配設される。前記
少なくとも第２の絶縁体層（１０８）は実質的に前記少
なくとも第１の非絶縁体層（１０６）の少なくとも一部
上に配設され、かつ電子放出部（１０７）が実質的に前
記少なくとも第２の絶縁体層の少なくとも第１の開口（
１０９）内に対称に配設されるように構成されている。 必要であれば、前記第２の絶縁体層（１０８）内の少な
くとも第１の開口（１０９）に実質的に対応する少なく
とも第１のゲート開口（１１１）とともに示された、ゲ
ート電極（１１０）がほぼ前記少なくとも第２の絶縁体
層（１０８）の少なくとも第２の面の少なくとも一部上
に配設されている。
９）を含む少なくとも第２の絶縁体層（１０８）を示し
ており、該少なくとも第２の絶縁体層は、もし望むなら
ば、前記少なくとも第１の絶縁体層（１０４）の少なく
とも第２の面の少なくとも一部の上に配設される。前記
少なくとも第２の絶縁体層（１０８）は実質的に前記少
なくとも第１の非絶縁体層（１０６）の少なくとも一部
上に配設され、かつ電子放出部（１０７）が実質的に前
記少なくとも第２の絶縁体層の少なくとも第１の開口（
１０９）内に対称に配設されるように構成されている。 必要であれば、前記第２の絶縁体層（１０８）内の少な
くとも第１の開口（１０９）に実質的に対応する少なく
とも第１のゲート開口（１１１）とともに示された、ゲ
ート電極（１１０）がほぼ前記少なくとも第２の絶縁体
層（１０８）の少なくとも第２の面の少なくとも一部上
に配設されている。
【００１２】単一の層が見られるが、複数の被着および
酸化物成長技術を用いて上に述べた実施例を生み出すこ
とができ、かつそのような技術は明らかに本発明の範囲
内にあることは直ちに明らかである。
酸化物成長技術を用いて上に述べた実施例を生み出すこ
とができ、かつそのような技術は明らかに本発明の範囲
内にあることは直ちに明らかである。
【００１３】図２は、本発明に係わる単一構造の範囲内
で複数の制御ネットワーク（１０２）およびＦＥＤ構成
を有する制御されたＦＥＤの拡大斜視図を示す。図２は
支持基板（１０１）が複数の制御電子ネットワーク（１
０２）を有し、その内の少なくとも第１のものが動作可
能に複数の導電性ラインの少なくとも第１の導電性ライ
ン（１０３）に結合されている実施例を示す。前に述べ
た実施例と同様に、複数の導電性ラインが全体的に／部
分的に支持基板（１０１）の中に／上に形成できる。ま
た、前に述べた実施例と同様に、制御電子ネットワーク
（１０２）は典型的には電流源、電圧源、電流源ドライ
バおよび選択論理ネットワーク、および電流源ドライバ
および選択論理ネットワークの選択された組合わせを備
える。
で複数の制御ネットワーク（１０２）およびＦＥＤ構成
を有する制御されたＦＥＤの拡大斜視図を示す。図２は
支持基板（１０１）が複数の制御電子ネットワーク（１
０２）を有し、その内の少なくとも第１のものが動作可
能に複数の導電性ラインの少なくとも第１の導電性ライ
ン（１０３）に結合されている実施例を示す。前に述べ
た実施例と同様に、複数の導電性ラインが全体的に／部
分的に支持基板（１０１）の中に／上に形成できる。ま
た、前に述べた実施例と同様に、制御電子ネットワーク
（１０２）は典型的には電流源、電圧源、電流源ドライ
バおよび選択論理ネットワーク、および電流源ドライバ
および選択論理ネットワークの選択された組合わせを備
える。
【００１４】少なくとも第１の絶縁体層（１０４）が示
されており、この実施例では、複数の導電性経路（１０
５Ｂ）を含む。該少なくとも第１の絶縁体層は実質的に
その中に／その上に制御電子ネッワーク（１０２）およ
び複数の導電性ライン（１０３）が配置された支持基板
（１０１）の少なくとも第１の主要面と実質的に平行に
、かつ実質的に接触して配設されている。典型的には、
複数の導電性経路（１０５Ｂ）の内の少なくともいくつ
かは前記複数の導電性ライン（１０３）の内の少なくと
もいくつかに動作可能に結合されている。
されており、この実施例では、複数の導電性経路（１０
５Ｂ）を含む。該少なくとも第１の絶縁体層は実質的に
その中に／その上に制御電子ネッワーク（１０２）およ
び複数の導電性ライン（１０３）が配置された支持基板
（１０１）の少なくとも第１の主要面と実質的に平行に
、かつ実質的に接触して配設されている。典型的には、
複数の導電性経路（１０５Ｂ）の内の少なくともいくつ
かは前記複数の導電性ライン（１０３）の内の少なくと
もいくつかに動作可能に結合されている。
【００１５】図２はさらに、複数の電子放出部（１０７
Ａ，１０７Ｂ）を示しており、これらの内のいくつか（
１０７Ａ）は実質的に第１の絶縁体層（１０４）の少な
くとも第２の面上に配設されかつ前記複数の導電性経路
の内の少なくとも第１の導電性経路（１０５Ｂ）に動作
可能に結合され、かつそのいくつか（１０７Ｂ）は少な
くとも第１の非絶縁体層（１０６）上にあるものとして
示されており、その少なくとも第１の非絶縁体層（１０
６）は実質的に前記少なくとも第１の絶縁体層（１０４
）の少なくとも第２の面上に配設され、かつその少なく
とも第１の非絶縁体層（１０６）は前記複数の導電性経
路の内の少なくとも１つの導電性経路（１０５Ｂ）に動
作可能に結合されている。必要であれば、少なくとも第
１および第２の面を有する、少なくとも第２の絶縁体層
（１０８）が使用され、この場合複数の開口（１０９）
が形成されかつさらに、図示の如く、少なくとも第１の
導電性経路（１０５Ａ）を含む。必要であれば、少なく
とも第２の絶縁体層は典型的には少なくとも第１の絶縁
体層（１０４）の第２の面および少なくとも第１の非絶
縁体層（１０６）の一面に関し実質的に平行に配設され
かつ実質的に接触し、かつまた典型的には電子放出部（
１０７）が実質的に前記少なくとも第２の絶縁体層（１
０８）の開口（１０９）内で対称に配置されるよう構成
されている。前記少なくとも第２の絶縁体層（１０８）
における少なくとも第１の導電経路（１０５Ａ）は前に
述べたように形成され、かつ前記少なくとも第１の絶縁
体層（１０４）における複数の導電性経路（１０５Ｂ）
の内の少なくとも１つの導電性経路に動作可能に結合さ
れている。その後、必要であれば、少なくとも第２の非
絶縁体層が前記第２の絶縁体層（１０８）の少なくとも
第２の面上に選択的にパターン化されかつ配設されその
中にゲート開口（１１１）が形成されるゲート電極（１
１０）のパターンを生成する。この実施例においては、
複数のゲート電極（１１０）の少なくとも第１のものが
実質的に少なくとも第２の絶縁体層（１０８）に配置さ
れた少なくとも第１の導電性経路（１０５Ａ）に動作可
能に結合されている。このように結合することにより、
前記複数のゲート電極（１１０）の少なくとも第１のも
のが実質的に下層にある支持基板（１０１）に存在する
制御電子ネットワークによって制御される。選択された
電圧源および電圧源ドライバおよび選択論理ネットワー
クの使用は少なくとも第１の結合されたゲート電極湯１
１０）の一体的な制御を可能にし前記少なくとも第１の
ゲート電極（１１０）に関連する電子放出部（１０７Ｂ
）における電子放出を誘起／禁止する。１つの実施例に
おいては、図２に示されるように、複数のゲート電極（
１１０）の内のいくつかは制御電子ネットワークの導電
性経路（１０５Ａ，１０５Ｂ）に動作可能に結合されて
おらず、本発明の外部制御／スイッチングに備えている
ことを示している。必要に応じて、外部制御はまた上に
述べた内部制御電子ネットワーク（１０２）とともに用
いることができる。
Ａ，１０７Ｂ）を示しており、これらの内のいくつか（
１０７Ａ）は実質的に第１の絶縁体層（１０４）の少な
くとも第２の面上に配設されかつ前記複数の導電性経路
の内の少なくとも第１の導電性経路（１０５Ｂ）に動作
可能に結合され、かつそのいくつか（１０７Ｂ）は少な
くとも第１の非絶縁体層（１０６）上にあるものとして
示されており、その少なくとも第１の非絶縁体層（１０
６）は実質的に前記少なくとも第１の絶縁体層（１０４
）の少なくとも第２の面上に配設され、かつその少なく
とも第１の非絶縁体層（１０６）は前記複数の導電性経
路の内の少なくとも１つの導電性経路（１０５Ｂ）に動
作可能に結合されている。必要であれば、少なくとも第
１および第２の面を有する、少なくとも第２の絶縁体層
（１０８）が使用され、この場合複数の開口（１０９）
が形成されかつさらに、図示の如く、少なくとも第１の
導電性経路（１０５Ａ）を含む。必要であれば、少なく
とも第２の絶縁体層は典型的には少なくとも第１の絶縁
体層（１０４）の第２の面および少なくとも第１の非絶
縁体層（１０６）の一面に関し実質的に平行に配設され
かつ実質的に接触し、かつまた典型的には電子放出部（
１０７）が実質的に前記少なくとも第２の絶縁体層（１
０８）の開口（１０９）内で対称に配置されるよう構成
されている。前記少なくとも第２の絶縁体層（１０８）
における少なくとも第１の導電経路（１０５Ａ）は前に
述べたように形成され、かつ前記少なくとも第１の絶縁
体層（１０４）における複数の導電性経路（１０５Ｂ）
の内の少なくとも１つの導電性経路に動作可能に結合さ
れている。その後、必要であれば、少なくとも第２の非
絶縁体層が前記第２の絶縁体層（１０８）の少なくとも
第２の面上に選択的にパターン化されかつ配設されその
中にゲート開口（１１１）が形成されるゲート電極（１
１０）のパターンを生成する。この実施例においては、
複数のゲート電極（１１０）の少なくとも第１のものが
実質的に少なくとも第２の絶縁体層（１０８）に配置さ
れた少なくとも第１の導電性経路（１０５Ａ）に動作可
能に結合されている。このように結合することにより、
前記複数のゲート電極（１１０）の少なくとも第１のも
のが実質的に下層にある支持基板（１０１）に存在する
制御電子ネットワークによって制御される。選択された
電圧源および電圧源ドライバおよび選択論理ネットワー
クの使用は少なくとも第１の結合されたゲート電極湯１
１０）の一体的な制御を可能にし前記少なくとも第１の
ゲート電極（１１０）に関連する電子放出部（１０７Ｂ
）における電子放出を誘起／禁止する。１つの実施例に
おいては、図２に示されるように、複数のゲート電極（
１１０）の内のいくつかは制御電子ネットワークの導電
性経路（１０５Ａ，１０５Ｂ）に動作可能に結合されて
おらず、本発明の外部制御／スイッチングに備えている
ことを示している。必要に応じて、外部制御はまた上に
述べた内部制御電子ネットワーク（１０２）とともに用
いることができる。
【００１６】図２は電流源および／または電圧源をＦＥ
Ｄの選択された電極／アレイに動作可能に結合しかつ所
望のドライバおよび選択論理ネットワークを用いること
によりＦＥＤの制御を行なうための選択された構成を示
し、これらすべては、必要に応じて、支持基板層（１０
１）に導入され、ＦＥＤのＦＥＤ／アレイからの電子放
出を誘起し／禁止し／変調する。図２の構造はさらにい
ずれかの放出された電子の少なくともいくらかを集める
ために電子放出部（１０７Ａ，１０７Ｂ）に関し末端に
配設されたアノード（２０１）を示している。
Ｄの選択された電極／アレイに動作可能に結合しかつ所
望のドライバおよび選択論理ネットワークを用いること
によりＦＥＤの制御を行なうための選択された構成を示
し、これらすべては、必要に応じて、支持基板層（１０
１）に導入され、ＦＥＤのＦＥＤ／アレイからの電子放
出を誘起し／禁止し／変調する。図２の構造はさらにい
ずれかの放出された電子の少なくともいくらかを集める
ために電子放出部（１０７Ａ，１０７Ｂ）に関し末端に
配設されたアノード（２０１）を示している。
【００１７】図３は、本発明に従って相互接続導電性ラ
インを有する電流源および電流源ドライバおよび選択論
理ネットワークの上面図を示し、電流源（３０２）およ
び電流源ドライバおよび選択論理ネットワーク（３０３
）を具備する制御電子ネットワークの１実施例を示し、
これらの各要素の各々は選択的に複数の導電性ライン（
１０３）のいくつかに動作可能に結合され、該導電性ラ
インのすべては実質的に、必要に応じて、ＦＥＤ構造の
支持基板層／介在層として機能する半導体材料層（３０
１）内に／上に配設されている。該半導体材料層（３０
１）は、これに限定されるものではないが、アモルファ
スポリシリコンの被着、エピタキシャル層成長、および
／または埋込み酸化物層注入を含む、任意の知られた方
法によって形成できる。
インを有する電流源および電流源ドライバおよび選択論
理ネットワークの上面図を示し、電流源（３０２）およ
び電流源ドライバおよび選択論理ネットワーク（３０３
）を具備する制御電子ネットワークの１実施例を示し、
これらの各要素の各々は選択的に複数の導電性ライン（
１０３）のいくつかに動作可能に結合され、該導電性ラ
インのすべては実質的に、必要に応じて、ＦＥＤ構造の
支持基板層／介在層として機能する半導体材料層（３０
１）内に／上に配設されている。該半導体材料層（３０
１）は、これに限定されるものではないが、アモルファ
スポリシリコンの被着、エピタキシャル層成長、および
／または埋込み酸化物層注入を含む、任意の知られた方
法によって形成できる。
【００１８】図４は電圧源ドライバを備えた電圧源およ
び選択論理ネットワーク（４０１）および相互接続導電
性ライン（１０３）の上面図を示し、本発明に係わるＦ
ＥＤの制御電子ネットワークの１実施例を示す。電圧源
および電圧源ドライバおよび選択論理（４０１）は複数
の導電性ライン（１０３）の少なくとも第１のものに選
択的に動作可能に結合され、これらのすべては、必要に
応じて、ＦＥＤ構造の支持基板層／介在層として機能す
る半導体材料層（３０１）内に／上に配設されている。 前と同様に、半導体材料層（３０１）は、これに限定さ
れるものではないが、アモルファス−／ポリシリコン、
エピタキシャル層成長および／または埋込み酸化物層注
入を含む任意の知られた方法によって形成することがで
きる。
び選択論理ネットワーク（４０１）および相互接続導電
性ライン（１０３）の上面図を示し、本発明に係わるＦ
ＥＤの制御電子ネットワークの１実施例を示す。電圧源
および電圧源ドライバおよび選択論理（４０１）は複数
の導電性ライン（１０３）の少なくとも第１のものに選
択的に動作可能に結合され、これらのすべては、必要に
応じて、ＦＥＤ構造の支持基板層／介在層として機能す
る半導体材料層（３０１）内に／上に配設されている。 前と同様に、半導体材料層（３０１）は、これに限定さ
れるものではないが、アモルファス−／ポリシリコン、
エピタキシャル層成長および／または埋込み酸化物層注
入を含む任意の知られた方法によって形成することがで
きる。
【００１９】図５は、本発明に係わる制御されたＦＥＤ
の実施例の第１の選択されたグループを用いた第１の特
定の構造の拡大された側面切断図を示し、図５の（ｆ）
は支持基板（１０１）を示し、該支持基板（１０１）に
は電流源、電圧源、電流源ドライバおよび選択論理ネッ
トワーク、電圧源ドライバおよび選択論理ネットワーク
、そして特定のアプリケーションの所望の制御機能を達
成するようにこれらのすべての内の任意の所望の組合わ
せとして構成できる制御電子ネットワーク（１０２）が
設けられる。複数の導電性ライン（１０３Ａ，１０３Ｂ
）の内の少なくとも第１の導電性ラインが制御電子ネッ
トワーク（１０２）に関連して支持基板（１０１）の少
なくとも第１の主要面上に／中に配置されている。この
実施例では、複数の導電性ラインの内の少なくとも第１
の選択された導電性ラインが支持基板（１０１）の上に
／中に（１０３Ａ／１０３Ｂ）配設されている。
の実施例の第１の選択されたグループを用いた第１の特
定の構造の拡大された側面切断図を示し、図５の（ｆ）
は支持基板（１０１）を示し、該支持基板（１０１）に
は電流源、電圧源、電流源ドライバおよび選択論理ネッ
トワーク、電圧源ドライバおよび選択論理ネットワーク
、そして特定のアプリケーションの所望の制御機能を達
成するようにこれらのすべての内の任意の所望の組合わ
せとして構成できる制御電子ネットワーク（１０２）が
設けられる。複数の導電性ライン（１０３Ａ，１０３Ｂ
）の内の少なくとも第１の導電性ラインが制御電子ネッ
トワーク（１０２）に関連して支持基板（１０１）の少
なくとも第１の主要面上に／中に配置されている。この
実施例では、複数の導電性ラインの内の少なくとも第１
の選択された導電性ラインが支持基板（１０１）の上に
／中に（１０３Ａ／１０３Ｂ）配設されている。
【００２０】図５の（ｅ）はさらに、少なくとも第１お
よび第２の面を有する、少なくとも第１の絶縁体層（１
０４）を示しており、該絶縁体層（１０４）には複数の
導電性経路（１０５）の内の少なくとも第１のものが形
成されている。少なくとも第１の絶縁体層（１０４）は
支持基板（１０１）の少なくとも第１の主要面に関し実
質的に平行に配設され、かつ該少なくとも第１の主要面
上に実質的に配置された少なくとも第１の面を有し、前
記支持基板（１０１）は少なくとも第１の制御電子ネッ
トワーク（１０２）および複数の導電性ラインの内の少
なくとも第１の導電性ラインを含む。複数の導電性経路
（１０５）の少なくとも第１の導電性経路は支持基板（
１０１）上に／中に配設された複数の導電性ライン（１
０３Ａ，１０３Ｂ）の内の少なくとも第１の導電性ライ
ンに動作可能に結合されている。付加的な複数の導電性
ライン（１０３）が図示の如く第１の絶縁体層（１０４
）の第２の面上とともに、いずれかの後続の非絶縁体層
、絶縁体層、または半導体層上に設けられる。
よび第２の面を有する、少なくとも第１の絶縁体層（１
０４）を示しており、該絶縁体層（１０４）には複数の
導電性経路（１０５）の内の少なくとも第１のものが形
成されている。少なくとも第１の絶縁体層（１０４）は
支持基板（１０１）の少なくとも第１の主要面に関し実
質的に平行に配設され、かつ該少なくとも第１の主要面
上に実質的に配置された少なくとも第１の面を有し、前
記支持基板（１０１）は少なくとも第１の制御電子ネッ
トワーク（１０２）および複数の導電性ラインの内の少
なくとも第１の導電性ラインを含む。複数の導電性経路
（１０５）の少なくとも第１の導電性経路は支持基板（
１０１）上に／中に配設された複数の導電性ライン（１
０３Ａ，１０３Ｂ）の内の少なくとも第１の導電性ライ
ンに動作可能に結合されている。付加的な複数の導電性
ライン（１０３）が図示の如く第１の絶縁体層（１０４
）の第２の面上とともに、いずれかの後続の非絶縁体層
、絶縁体層、または半導体層上に設けられる。
【００２１】図５の（ｄ）は少なくとも第１および第２
の面を有しかつ典型的には少なくとも第１の絶縁体層（
１０４）に関し実質的に平行に配設され、かつさらに前
記少なくとも第２の半導体層（５０１）の少なくとも第
１の面が実質的に前記第１の絶縁体層（１０４）の少な
くとも第２の面上に配設されるように配設された介在半
導体層（５０１）を示している。第２の半導体層（５０
１）もまた複数の導電性経路（１０５）の内の少なくと
も第１の導電性経路、少なくとも第１の一体化制御電子
ネットワーク（１０２）、そして少なくとも第１の導電
性ライン（１０３）を具備する。少なくとも第１の導電
性経路（１０５）が、ＦＥＤ構造の他の層に関連する他
の選択された導電性経路／導電性ライン（１０５／１０
３）に動作可能に結合するよう選択的に配置された、少
なくとも第２の半導体中に実質的に配設されている。 図５は制御電子ネットワークが配設された複数の半導体
層を示しているが、集積度および制御密度を増大するた
めに２つより多くのそのような層を用いた実施例も本発
明の範囲内であることは明らかである。
の面を有しかつ典型的には少なくとも第１の絶縁体層（
１０４）に関し実質的に平行に配設され、かつさらに前
記少なくとも第２の半導体層（５０１）の少なくとも第
１の面が実質的に前記第１の絶縁体層（１０４）の少な
くとも第２の面上に配設されるように配設された介在半
導体層（５０１）を示している。第２の半導体層（５０
１）もまた複数の導電性経路（１０５）の内の少なくと
も第１の導電性経路、少なくとも第１の一体化制御電子
ネットワーク（１０２）、そして少なくとも第１の導電
性ライン（１０３）を具備する。少なくとも第１の導電
性経路（１０５）が、ＦＥＤ構造の他の層に関連する他
の選択された導電性経路／導電性ライン（１０５／１０
３）に動作可能に結合するよう選択的に配置された、少
なくとも第２の半導体中に実質的に配設されている。 図５は制御電子ネットワークが配設された複数の半導体
層を示しているが、集積度および制御密度を増大するた
めに２つより多くのそのような層を用いた実施例も本発
明の範囲内であることは明らかである。
【００２２】図５の（ｃ）は、複数の導電性経路（１０
５）の内の少なくとも第１の導電性経路を含む第２の絶
縁体層（５０２）を示す。該第２の絶縁体層（５０２）
は典型的には少なくとも第１および第２の面を有しかつ
典型的に第２の半導体層（５０１）の前記少なくとも第
２の面に関し実質的に平行に配設され、かつ第１の面が
実質的にその上に配設される。複数の導電性ライン（１
０３）がほぼ前記第２の絶縁体層（５０２）の少なくと
も第２の面上に配設され、複数の導電性ライン（１０３
）の少なくとも第１の導電性ラインが前記複数の導電性
経路（１０５）の少なくとも第１の導電性経路に動作可
能に結合されている。電子放出部（１０７）が実質的に
前記複数の導電性ライン（１０５）の内の少なくとも第
１の導電性ライン上に配設されている。従って、電子放
出部は複数の導電性ラインの内の少なくとも１つの介在
導電性ライン（１０３）および前記複数の導電性経路（
１０５）の内の少なくとも第１の導電性経路を介して結
合された下層にある制御電子ネットワーク（１０２）に
より効果的に制御される。
５）の内の少なくとも第１の導電性経路を含む第２の絶
縁体層（５０２）を示す。該第２の絶縁体層（５０２）
は典型的には少なくとも第１および第２の面を有しかつ
典型的に第２の半導体層（５０１）の前記少なくとも第
２の面に関し実質的に平行に配設され、かつ第１の面が
実質的にその上に配設される。複数の導電性ライン（１
０３）がほぼ前記第２の絶縁体層（５０２）の少なくと
も第２の面上に配設され、複数の導電性ライン（１０３
）の少なくとも第１の導電性ラインが前記複数の導電性
経路（１０５）の少なくとも第１の導電性経路に動作可
能に結合されている。電子放出部（１０７）が実質的に
前記複数の導電性ライン（１０５）の内の少なくとも第
１の導電性ライン上に配設されている。従って、電子放
出部は複数の導電性ラインの内の少なくとも１つの介在
導電性ライン（１０３）および前記複数の導電性経路（
１０５）の内の少なくとも第１の導電性経路を介して結
合された下層にある制御電子ネットワーク（１０２）に
より効果的に制御される。
【００２３】図５の（ｂ）は、少なくとも第１および第
２の面を有する、少なくとも第３の絶縁体層（５０３）
を示し、該絶縁体層（５０３）は、前に図１および図２
を参照して説明したように、複数の開口（１０９）を含
み、かつ典型的には前記第２の絶縁体層（５０２）に関
し平行に配置され、かつ第３の絶縁体層（５０３）の前
記第１の面は少なくとも部分的に前記第２の絶縁体層（
５０２）上に配設されている。複数のゲート電極（１１
０）として選択的に形成された、非絶縁体層はほぼ前記
少なくとも第３の絶縁体層（５０３）の少なくとも第２
の面の一部上に配設されている。図５の（ａ）の延長し
た部分で示されている、アノード（２０１）はいずれか
の放出された電子の少なくともいくらかを集めるため電
子放出部（１０７）に関し末端側に配設されている。 さらに、ゲート電極（１１０）が図２に関して前に説明
したのとほぼ同様にして少なくとも第１の導電性経路（
図示せず）に動作可能に結合され、下層にある少なくと
も第１の一体化制御電子ネットワーク（１０２）を用い
ることによりゲート電極（１１０）に印加される電位を
効果的に制御する。
２の面を有する、少なくとも第３の絶縁体層（５０３）
を示し、該絶縁体層（５０３）は、前に図１および図２
を参照して説明したように、複数の開口（１０９）を含
み、かつ典型的には前記第２の絶縁体層（５０２）に関
し平行に配置され、かつ第３の絶縁体層（５０３）の前
記第１の面は少なくとも部分的に前記第２の絶縁体層（
５０２）上に配設されている。複数のゲート電極（１１
０）として選択的に形成された、非絶縁体層はほぼ前記
少なくとも第３の絶縁体層（５０３）の少なくとも第２
の面の一部上に配設されている。図５の（ａ）の延長し
た部分で示されている、アノード（２０１）はいずれか
の放出された電子の少なくともいくらかを集めるため電
子放出部（１０７）に関し末端側に配設されている。 さらに、ゲート電極（１１０）が図２に関して前に説明
したのとほぼ同様にして少なくとも第１の導電性経路（
図示せず）に動作可能に結合され、下層にある少なくと
も第１の一体化制御電子ネットワーク（１０２）を用い
ることによりゲート電極（１１０）に印加される電位を
効果的に制御する。
【００２４】図６は、本発明に係わる制御されたＦＥＤ
の第２の選択されたグループを用いた第２の特定の構造
の拡大側面切断図を示し、少なくとも第３の絶縁体層（
５０３）の少なくとも第２の面の実質的に少なくとも一
部上に配設された半導体層（６０１）を含む。少なくと
も第１のゲート電極または選択的にパターン化された複
数のゲート電極（１１０）が半導体層（６０１）の選択
的な不純物ドーピングにより形成される。ゲート電極（
単数または複数）（１１０）を具備する半導体層（６０
１）の選択的にドープされた領域は、必要に応じて、さ
らに選択的に動作可能に少なくとも第１の導電性経路（
図示せず）に結合され選択された制御電子ネットワーク
（１０２）による一体化された制御が行なわれる。ある
いは、必要に応じて、前に述べたように、外部制御電子
ネットワークが用いられ、単独で／他の一体化制御電子
ネットワーク（１０２）と一緒になって動作する。
の第２の選択されたグループを用いた第２の特定の構造
の拡大側面切断図を示し、少なくとも第３の絶縁体層（
５０３）の少なくとも第２の面の実質的に少なくとも一
部上に配設された半導体層（６０１）を含む。少なくと
も第１のゲート電極または選択的にパターン化された複
数のゲート電極（１１０）が半導体層（６０１）の選択
的な不純物ドーピングにより形成される。ゲート電極（
単数または複数）（１１０）を具備する半導体層（６０
１）の選択的にドープされた領域は、必要に応じて、さ
らに選択的に動作可能に少なくとも第１の導電性経路（
図示せず）に結合され選択された制御電子ネットワーク
（１０２）による一体化された制御が行なわれる。ある
いは、必要に応じて、前に述べたように、外部制御電子
ネットワークが用いられ、単独で／他の一体化制御電子
ネットワーク（１０２）と一緒になって動作する。
【００２５】この発明に従って、制御されたＦＥＤが提
供され、該制御されたＦＥＤにおいては電子放出が一体
化構造内に設けられるアクティブ制御ネットワークによ
って指令されるように誘起され、変調され、切替えられ
、かつ導かれ、前記一体化構造はさらにそれに対し制御
が行なわれるＦＥＤ（単数または複数）を含む。これら
のアクティブ制御ネットワークは支持基板内に形成する
と好都合であり、該支持基板は、望むならば、半導体材
料、および／または付加的な半導体層である。多層構造
の各層の間の相互接続は個々の層の厚み部分を横断しか
つ効果的にＦＥＤ／ＦＥＤのアレイの電極を導電性ライ
ンおよび放出制御アクティブネットワークを用いて結合
する導電性経路を用いることにより行なわれる。
供され、該制御されたＦＥＤにおいては電子放出が一体
化構造内に設けられるアクティブ制御ネットワークによ
って指令されるように誘起され、変調され、切替えられ
、かつ導かれ、前記一体化構造はさらにそれに対し制御
が行なわれるＦＥＤ（単数または複数）を含む。これら
のアクティブ制御ネットワークは支持基板内に形成する
と好都合であり、該支持基板は、望むならば、半導体材
料、および／または付加的な半導体層である。多層構造
の各層の間の相互接続は個々の層の厚み部分を横断しか
つ効果的にＦＥＤ／ＦＥＤのアレイの電極を導電性ライ
ンおよび放出制御アクティブネットワークを用いて結合
する導電性経路を用いることにより行なわれる。
【００２６】本発明の１つの実施例においては、制御さ
れたＦＥＤが提供され、該制御されたＦＥＤにおいては
電流源または複数の電流源が支持基板層に形成されかつ
引続き構造体の種々の層上にまたは層内に被着されてい
る導電性ラインを介して装置の選択された放出部（単数
または複数）に結合され、かつさらに導電性経路を介し
て介在層を通るよう結合される。
れたＦＥＤが提供され、該制御されたＦＥＤにおいては
電流源または複数の電流源が支持基板層に形成されかつ
引続き構造体の種々の層上にまたは層内に被着されてい
る導電性ラインを介して装置の選択された放出部（単数
または複数）に結合され、かつさらに導電性経路を介し
て介在層を通るよう結合される。
【００２７】本発明の別の実施例においては、前に述べ
た実施例のものと同様の構造はさらに増強されたレベル
の一体化制御をＦＥＤに提供するために１つまたはそれ
以上の電流源ドライバおよび選択論理ネットワークを含
む。
た実施例のものと同様の構造はさらに増強されたレベル
の一体化制御をＦＥＤに提供するために１つまたはそれ
以上の電流源ドライバおよび選択論理ネットワークを含
む。
【００２８】本発明の他の実施例においては、種々の電
流源および電流源ドライバおよび選択論理ネットワーク
が半導体材料の介在層に、かつ、必要であれば、支持基
板内／上に配設される。上に述べた実施例と同様に、制
御ネットワークは、必要に応じて、互いにかつ個々のＦ
ＥＤ／ＦＥＤグループの選択された電極に、制御ネット
ワークおよびＦＥＤを複数の導電性ラインの少なくとも
第１のものにかつ、もし必要であれば、少なくとも第１
の導電性経路に動作可能に結合することにより、相互接
続すると好都合である。
流源および電流源ドライバおよび選択論理ネットワーク
が半導体材料の介在層に、かつ、必要であれば、支持基
板内／上に配設される。上に述べた実施例と同様に、制
御ネットワークは、必要に応じて、互いにかつ個々のＦ
ＥＤ／ＦＥＤグループの選択された電極に、制御ネット
ワークおよびＦＥＤを複数の導電性ラインの少なくとも
第１のものにかつ、もし必要であれば、少なくとも第１
の導電性経路に動作可能に結合することにより、相互接
続すると好都合である。
【００２９】一体的に形成された電流源、電圧源、電流
源ドライバおよび選択論理ネットワーク、および電圧源
ドライバおよび選択論理ネットワークの付加的な組合わ
せを用いて、必要に応じ、増大した制御の一体化を備え
た実施例を提供するために、より大きな数の絶縁体層、
半導体層、および非絶縁体層の利用を含む本発明に係わ
る制御されたＦＥＤ動作を達成することができる。
源ドライバおよび選択論理ネットワーク、および電圧源
ドライバおよび選択論理ネットワークの付加的な組合わ
せを用いて、必要に応じ、増大した制御の一体化を備え
た実施例を提供するために、より大きな数の絶縁体層、
半導体層、および非絶縁体層の利用を含む本発明に係わ
る制御されたＦＥＤ動作を達成することができる。
【００３０】
【発明の効果】本発明によれば、効率的にＦＥＤ／ＦＥ
Ｄのアレイから電子放出を引起こし／禁止し／変調する
ためにＦＥＤ構造に対する縦方向に一体化されたアクテ
ィブ制御が提供され、それにより超小型でありかつ無線
周波およびマイクロ波装置、テレビジョン、および数多
くの他の電子的装置にきわめて適した好ましいＦＥＤ構
造が得られる。
Ｄのアレイから電子放出を引起こし／禁止し／変調する
ためにＦＥＤ構造に対する縦方向に一体化されたアクテ
ィブ制御が提供され、それにより超小型でありかつ無線
周波およびマイクロ波装置、テレビジョン、および数多
くの他の電子的装置にきわめて適した好ましいＦＥＤ構
造が得られる。
【図１】本発明に係わる制御されたＦＥＤの第１の実施
例を示す拡大斜視図である。
例を示す拡大斜視図である。
【図２】本発明に係わる制御されたＦＥＤの種々の別の
実施例を示す拡大斜視図である。
実施例を示す拡大斜視図である。
【図３】本発明に係わる相互接続導電性ラインを備えた
電流源および電流源ドライバおよび選択論理ネットワー
クを示す上面図である。
電流源および電流源ドライバおよび選択論理ネットワー
クを示す上面図である。
【図４】本発明に係わる電圧源ドライバを備えた電圧源
および選択論理ネットワークおよび相互接続導電性ライ
ンを示す上面図である。
および選択論理ネットワークおよび相互接続導電性ライ
ンを示す上面図である。
【図５】本発明に係わる第１の選択されたグループの実
施例の制御されたＦＥＤを用いた第１の特定の構造を示
す拡大側面切断図である。
施例の制御されたＦＥＤを用いた第１の特定の構造を示
す拡大側面切断図である。
【図６】本発明に係わる第２の選択されたグループの実
施例の制御されたＦＥＤを用いた第２の特定の構造を示
す拡大側面切断図である。
施例の制御されたＦＥＤを用いた第２の特定の構造を示
す拡大側面切断図である。
１０１ 支持基板
１０２ 制御電子ネットワーク
１０３ 第１の導電性ライン
１０４ 第１の絶縁体層
１０５ 第１の導電性経路
１０６ 第１の非絶縁体層
１０７ 電子放出部
１０８ 第２の絶縁体層
１０９ 第１の開口
１１０ ゲート電極
１１１ 第１のゲート開口
２０１ アノード
３０１ 半導体材料層
３０２ 電流源
３０３ 電流源ドライバおよび選択論理ネットワーク
４０１ 電圧源ドライバおよび選択論理ネットワーク
５０１ 介在半導体層 ５０２ 第２の絶縁体層 ５０３ 第３の絶縁体層 ６０１ 半導体層
４０１ 電圧源ドライバおよび選択論理ネットワーク
５０１ 介在半導体層 ５０２ 第２の絶縁体層 ５０３ 第３の絶縁体層 ６０１ 半導体層
Claims (10)
- 【請求項１】 制御された冷陰極電界誘導放出装置（
ＦＥＤ）であって、Ａ）少なくとも第１の主要面を備え
た支持基板、Ｂ）前記支持基板内に実質的に配設された
電流源、Ｃ）少なくとも第１および第２の面を有する第
１の絶縁体層であって、前記第１の絶縁体層の少なくと
も第１の面の少なくとも一部は前記支持基板の少なくと
も第１の主要面の少なくとも一部上に配設されており、
前記少なくとも第１の絶縁体層は前記電流源に動作可能
に結合されかつ前記第１の絶縁体層を横切って配設され
ている少なくとも第１の導電性経路を有するもの、Ｄ）
電子を放出するために、少なくとも部分的に前記第１の
絶縁体層の少なくとも第２の面上に配設されかつ前記少
なくとも第１の導電性経路に動作可能に結合された電子
放出部、そしてＥ）前記電子放出部に関し末端に配設さ
れ、放出された電子の少なくともいくらかを集めるため
のアノード、を少なくとも具備することを特徴とする制
御された冷陰極電界誘導電子放出装置（ＦＥＤ）。 - 【請求項２】 さらに、（Ａ）複数の電子放出部であ
って、各々が少なくとも部分的に前記第１の絶縁体層の
少なくとも第２の面上に配設されており、前記複数の電
子放出部の少なくとも第１のものは動作可能に少なくと
も第１の導電性経路に結合されているもの、（Ｂ）前記
支持基板の少なくとも第１の主要面の一部に配設された
複数の導電性ラインであって、該複数の導電性ラインの
少なくともいくつかは動作可能に前記電流源に結合され
ているもの、（Ｃ）複数の導電性ラインであって、その
少なくともいくつかは実質的に前記支持基板内に配設さ
れかつ少なくともそのいくつかは動作可能に前記電流源
に結合されているもの、（Ｄ）前記第１の絶縁体層の少
なくとも第２の面の少なくとも一部上に実質的に配設さ
れた複数の導電性ラインであって、該複数の導電性ライ
ンの少なくともいくつかは動作可能に少なくとも第１の
導電性経路に結合されているもの、（Ｅ）前記第１の絶
縁体層の少なくとも第２の面の少なくとも一部上に実質
的に配設された少なくとも第１の導電性ラインであって
、前記少なくとも第１の導電性ラインは動作可能に前記
少なくとも第１の導電性経路に結合されたもの、および
前記支持基板の少なくとも第１の主要面の少なくとも一
部上に実質的に配設された少なくとも第２の導電性ライ
ンであって、該少なくとも第２の導電性ラインは動作可
能に前記電流源に結合されているもの、（Ｆ）前記第１
の絶縁体層の前記第２の面の少なくとも一部上に実質的
に配設された少なくとも１つの導電性ラインであって前
記少なくとも１つの導電性ラインの内の少なくとも１つ
の導電性ラインは動作可能に前記少なくとも１つの導電
性経路の内の少なくとも１つに結合されているもの、お
よび前記支持基板内に実質的に配設された少なくとも１
つの導電性ラインであって該少なくとも１つの導電性ラ
インの内の少なくとも１つは動作可能に前記電流源に結
合されているもの、そして（Ｇ）前記第１の絶縁体層の
少なくとも第２の面の少なくとも一部上に実質的に配設
された第２の絶縁体層、および前記少なくとも第２の絶
縁体層の少なくとも一部上に実質的に配設されかつ前記
電子放出部に関し実質的に外周的に対称に配設された非
絶縁ゲート電極層、の内の少なくとも１つを具備するこ
とを特徴とする請求項１に記載の制御された冷陰極電界
誘導電子放出装置。 - 【請求項３】 制御された冷陰極電界誘導放出装置（
ＦＥＤ）であって、Ａ）少なくとも第１の主要面を備え
た支持基板、Ｂ）前記支持基板内に実質的に配設された
電圧源、Ｃ）少なくとも第１および第２の面を有する第
１の絶縁体層であって、前記第１の絶縁体層の少なくと
も第１の面の少なくとも一部は前記支持基板の少なくと
も第１の主要面の少なくとも一部上に配設されており、
前記少なくとも第１の絶縁体層は前記電圧源に動作可能
に結合されかつ前記第１の絶縁体層を横切って配設され
ている少なくとも第１の導電性経路を有するもの、Ｄ）
電子を放出するために、少なくとも部分的に前記絶縁体
層の少なくとも第２の面上に配設されかつ前記少なくと
も第１の導電性経路に動作可能に結合された電子放出部
、そしてＥ）前記電子放出部に関し末端に配設され、放
出された電子の少なくともいくらかを集めるためのアノ
ード、を少なくとも具備することを特徴とする制御され
た冷陰極電界誘導電子放出装置（ＦＥＤ）。 - 【請求項４】 さらに、（Ａ）複数の電子放出部であ
って、各々が少なくとも部分的に前記第１の絶縁体層の
少なくとも第２の面上に配設されており、前記複数の電
子放出部の少なくとも第１のものは動作可能に少なくと
も第１の導電性経路に結合されているもの、（Ｂ）前記
支持基板の少なくとも第１の主要面の一部に実質的に配
設された複数の導電性ラインであって、該複数の導電性
ラインの少なくともいくつかは動作可能に前記電圧源に
結合されているもの、（Ｃ）複数の導電性ラインであっ
て、その少なくともいくつかは実質的に前記支持基板内
に配設されかつ少なくともそのいくつかは動作可能に前
記電圧源に結合されているもの、（Ｄ）前記第１の絶縁
体層の少なくとも第２の面の少なくとも一部上に実質的
に配設された複数の導電性ラインであって、該複数の導
電性ラインの少なくともいくつかは動作可能に少なくと
も第１の導電性経路に結合されているもの、（Ｅ）前記
第１の絶縁体層の少なくとも第２の面の少なくとも一部
上に実質的に配設された少なくとも第１の導電性ライン
であって、前記少なくとも第１の導電性ラインは動作可
能に前記少なくとも第１の導電性経路に結合されたもの
、および前記支持基板の少なくとも第１の主要面の少な
くとも一部上に実質的に配設された少なくとも第２の導
電性ラインであって、該少なくとも第２の導電性ライン
は動作可能に前記電圧源に結合されているもの、（Ｆ）
前記第１の絶縁体層の少なくとも前記第２の面の少なく
とも一部上に実質的に配設された少なくとも第１の導電
性ラインであって前記少なくとも第１の導電性ラインは
動作可能に前記少なくとも第１の導電性経路に結合され
ているもの、および前記支持基板内に実質的に配設され
た少なくとも第２の導電性ラインであって該少なくとも
第２の導電性ラインは動作可能に前記電圧源に結合され
ているもの、そして（Ｇ）前記第１の絶縁体層の少なく
とも第２の面の少なくとも一部上に実質的に配設された
第２の絶縁体層、および前記少なくとも第２の絶縁体層
の少なくとも一部上に実質的に配設されかつ前記電子放
出部に関し実質的に外周的に対称に配設された非絶縁ゲ
ート電極層、の内の少なくとも１つを具備することを特
徴とする請求項３に記載の制御された冷陰極電界誘導電
子放出装置。 - 【請求項５】 制御された冷陰極電界誘導電子放出装
置（ＦＥＤ）であって、Ａ）少なくとも第１の主要面を
備えた支持基板、Ｂ）前記支持基板に実質的に配設され
た電流源、Ｃ）複数の導電性ラインであって、その少な
くともいくつかは動作可能に前記電流源に結合されかつ
前記支持基板の少なくとも第１の主要面の一部上に配設
されているもの、Ｄ）少なくとも第１および第２の面を
備えた第１の絶縁体層であって、該第１の絶縁体層の少
なくとも第１の面の少なくとも一部は前記支持基板の少
なくとも第１の主要面の少なくとも一部上に配設されて
おり、前記第１の絶縁体層は前記複数の導電性ラインの
内の少なくとも第１の導電性ラインに動作可能に結合さ
れかつ前記第１の絶縁体層を横切って配設されている少
なくとも第１の導電性経路を有するもの、Ｅ）前記第１
の絶縁体層の少なくとも第２の面の少なくとも一部上に
実質的に配設されかつ動作可能に少なくとも前記第１の
導電性経路に結合された第１の非絶縁体層、Ｆ）電子を
放出するための、少なくとも部分的に前記非絶縁体層上
に配設された電子放出部、Ｇ）少なくとも第３および第
４の面を備えた第２の絶縁体層であって、該第２の絶縁
体層は該第２の絶縁体層を実質的に横切って配設された
開口を有し、該第２の絶縁体層の少なくとも第３の面は
少なくとも部分的に前記非絶縁体層上に配設され電子放
出部が前記開口内に対称的に配設されるように配置され
ているもの、そしてＨ）前記第２の絶縁体層の前記第２
の面の少なくとも一部上に実質的に配設された第２の非
絶縁体層を備えたゲート電極、を少なくとも具備するこ
とを特徴とする制御された冷陰極電界誘導電子放出装置
（ＦＥＤ）。 - 【請求項６】 さらに、前記電子放出部に関し末端的
に配設され、前記放出された電子の少なくともいくらか
を集めるためのアノードを具備することを特徴とする請
求項５に記載の制御された冷陰極電界誘導電子放出装置
。 - 【請求項７】 制御された冷陰極電界誘導電子放出装
置（ＦＥＤ）であって、Ａ）少なくとも第１の主要面を
備えた支持基板、Ｂ）前記支持基板に実質的に配設され
た電圧源、Ｃ）複数の導電性ラインであって、その少な
くともいくつかは動作可能に前記電圧源に結合されかつ
その少なくともいくつかは前記支持基板の少なくとも第
１の主要面の一部上に配設されているもの、Ｄ）少なく
とも第１および第２の面を備えた第１の絶縁体層であっ
て、該第１の絶縁体層の少なくとも第１の面の少なくと
も一部は前記支持基板の少なくとも第１の主要面の少な
くとも一部上に配設されており、前記第１の絶縁体層は
前記複数の導電性ラインの内の少なくとも第１の導電性
ラインに動作可能に結合されかつ前記第１の絶縁体層を
横切って配設されている少なくとも第１の導電性経路を
有するもの、Ｅ）前記第１の絶縁体層の少なくとも第２
の面の少なくとも一部上に実質的に配設されかつ動作可
能に少なくとも前記第１の導電性経路に結合された第１
の非絶縁体層、Ｆ）電子を放出するための、少なくとも
部分的に前記第１の非絶縁体層上に配設された第１の電
子放出部、Ｇ）少なくとも第３および第４の面を備えた
第２の絶縁体層であって、該第２の絶縁体層は該第２の
絶縁体層を実質的に横切って配設された開口を有し、該
第２の絶縁体層の少なくとも第３の面は少なくとも部分
的に前記第１の非絶縁体層上に配設されかつ前記少なく
とも第１の電子放出部が前記開口内に対称的に配設され
るように配置されているもの、そしてＨ）前記第２の絶
縁体層の前記少なくとも第２の面の少なくとも一部上に
実質的に配設された第２の非絶縁体層を備えたゲート電
極、を少なくとも具備することを特徴とする制御された
冷陰極電界誘導電子放出装置（ＦＥＤ）。 - 【請求項８】 さらに、前記少なくとも第１の電子放
出部に関し末端的に配設され、前記放出された電子の少
なくともいくらかを集めるためのアノードを具備するこ
とを特徴とする請求項７に記載の制御された冷陰極電界
誘導電子放出装置。 - 【請求項９】 電子放出装置であって、該電子放出装
置は制御された冷陰極電界誘導電子放出装置（ＦＥＤ）
のアレイを具備し、該アレイは、Ａ）少なくとも第１の
主要面を備えた支持基板、Ｂ）前記支持基板に実質的に
配設された少なくとも第１の電流／電圧源、Ｃ）複数の
導電性ラインであって、その少なくともいくつかは動作
可能に前記少なくとも第１の電流／電圧源に結合されか
つ前記支持基板の少なくとも第１の主要面の一部上に配
設されているもの、Ｄ）少なくとも第１および第２の面
を備えた第１の絶縁体層であって、該第１の絶縁体層の
少なくとも第１の面の少なくとも一部は前記支持基板の
少なくとも第１の主要面の少なくとも一部上に配設され
ており、前記第１の絶縁体層は前記複数の導電性ライン
の内の少なくとも第１の導電性ラインに動作可能に結合
されかつ前記第１の絶縁体層を横切って配設されている
少なくとも第１の導電性経路を有するもの、Ｅ）前記第
１の絶縁体層の少なくとも第２の面の少なくとも一部上
に実質的に配設されかつ動作可能に少なくとも前記第１
の導電性経路に結合された第１の非絶縁体層、Ｆ）電子
を放出するための、各々少なくとも部分的に前記非絶縁
体層上に配設された複数の電子放出部、Ｇ）少なくとも
第３および第４の面を備えた第２の絶縁体層であって、
該第２の絶縁体層は該第２の絶縁体層を実質的に横切っ
て配設された複数の開口を有し、該第２の絶縁体層の少
なくとも第１の面は少なくとも部分的に前記非絶縁体層
上に配設されかつ前記複数の電子放出部の少なくともい
くつかが前記複数の開口の少なくともいくつかの中で実
質的に対称的に配設されるように配置されているもの、
そしてＨ）前記第２の絶縁体層の前記少なくとも第２の
面の少なくとも一部上に実質的に配設された第２の導電
層を備えたゲート電極、を少なくとも具備することを特
徴とする電子放出装置。 - 【請求項１０】 さらに、前記複数の電子放出部に関
し末端的に配設され、前記放出された電子の少なくとも
いくらかを集めるためのアノードを具備することを特徴
とする請求項９に記載の制御された冷陰極電界誘導電子
放出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/645,523 US5075595A (en) | 1991-01-24 | 1991-01-24 | Field emission device with vertically integrated active control |
| US645,523 | 1991-01-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04308626A true JPH04308626A (ja) | 1992-10-30 |
| JP2922704B2 JP2922704B2 (ja) | 1999-07-26 |
Family
ID=24589358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3013692A Expired - Fee Related JP2922704B2 (ja) | 1991-01-24 | 1992-01-21 | 制御された冷陰極電界誘導電子放出装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5075595A (ja) |
| EP (1) | EP0496576B1 (ja) |
| JP (1) | JP2922704B2 (ja) |
| AT (1) | ATE131957T1 (ja) |
| DE (1) | DE69206831T2 (ja) |
| DK (1) | DK0496576T3 (ja) |
| ES (1) | ES2081042T3 (ja) |
| GR (1) | GR3018564T3 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201273A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 電界放出冷陰極とこれを用いた電子管 |
| US5994833A (en) * | 1996-12-16 | 1999-11-30 | Nec Corporation | Field emission cold cathode apparatus having a heater for heating emitters to decrease adsorption of a gas into the emitters |
| JP2010515217A (ja) * | 2006-12-29 | 2010-05-06 | セレックス システミ インテグラティ エッセ． ピ． ア． | 高周波、冷陰極、三極管タイプ、フィールドエミッタ真空管チューブおよびその製造方法 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5301284A (en) * | 1991-01-16 | 1994-04-05 | Walker-Estes Corporation | Mixed-resolution, N-dimensional object space method and apparatus |
| JP2626276B2 (ja) * | 1991-02-06 | 1997-07-02 | 双葉電子工業株式会社 | 電子放出素子 |
| US5155420A (en) * | 1991-08-05 | 1992-10-13 | Smith Robert T | Switching circuits employing field emission devices |
| US5536193A (en) | 1991-11-07 | 1996-07-16 | Microelectronics And Computer Technology Corporation | Method of making wide band gap field emitter |
| US5679043A (en) * | 1992-03-16 | 1997-10-21 | Microelectronics And Computer Technology Corporation | Method of making a field emitter |
| US5763997A (en) * | 1992-03-16 | 1998-06-09 | Si Diamond Technology, Inc. | Field emission display device |
| US5543684A (en) | 1992-03-16 | 1996-08-06 | Microelectronics And Computer Technology Corporation | Flat panel display based on diamond thin films |
| US5675216A (en) | 1992-03-16 | 1997-10-07 | Microelectronics And Computer Technololgy Corp. | Amorphic diamond film flat field emission cathode |
| US5600200A (en) | 1992-03-16 | 1997-02-04 | Microelectronics And Computer Technology Corporation | Wire-mesh cathode |
| US5449970A (en) | 1992-03-16 | 1995-09-12 | Microelectronics And Computer Technology Corporation | Diode structure flat panel display |
| US6127773A (en) | 1992-03-16 | 2000-10-03 | Si Diamond Technology, Inc. | Amorphic diamond film flat field emission cathode |
| US5256888A (en) * | 1992-05-04 | 1993-10-26 | Motorola, Inc. | Transistor device apparatus employing free-space electron emission from a diamond material surface |
| US5300862A (en) * | 1992-06-11 | 1994-04-05 | Motorola, Inc. | Row activating method for fed cathodoluminescent display assembly |
| US5359256A (en) * | 1992-07-30 | 1994-10-25 | The United States Of America As Represented By The Secretary Of The Navy | Regulatable field emitter device and method of production thereof |
| FR2697660B1 (fr) * | 1992-10-29 | 1995-03-03 | Pixel Int Sa | Ecran à adressage matriciel à prise de contacts lignes et colonnes au travers du support. |
| EP0681311B1 (en) * | 1993-01-19 | 2002-03-13 | KARPOV, Leonid Danilovich | Field-effect emitter device |
| US5313140A (en) * | 1993-01-22 | 1994-05-17 | Motorola, Inc. | Field emission device with integral charge storage element and method for operation |
| US5903098A (en) * | 1993-03-11 | 1999-05-11 | Fed Corporation | Field emission display device having multiplicity of through conductive vias and a backside connector |
| FR2707787B1 (fr) * | 1993-07-16 | 1995-10-20 | Pixel Int Sa | Système de connexions électriques externes pour écrans plats de visualisation. |
| US5340997A (en) * | 1993-09-20 | 1994-08-23 | Hewlett-Packard Company | Electrostatically shielded field emission microelectronic device |
| JP2861755B2 (ja) * | 1993-10-28 | 1999-02-24 | 日本電気株式会社 | 電界放出型陰極装置 |
| WO1995012835A1 (en) | 1993-11-04 | 1995-05-11 | Microelectronics And Computer Technology Corporation | Methods for fabricating flat panel display systems and components |
| FR2718269B1 (fr) * | 1994-03-31 | 1996-06-28 | Pixel Int Sa | Procédé d'amélioration de la conductivité des conducteurs colonnes des écrans plats à micropointes, et écrans ainsi obtenus. |
| US6377002B1 (en) * | 1994-09-15 | 2002-04-23 | Pixtech, Inc. | Cold cathode field emitter flat screen display |
| JP2897671B2 (ja) * | 1995-01-25 | 1999-05-31 | 日本電気株式会社 | 電界放出型冷陰極 |
| US5591352A (en) * | 1995-04-27 | 1997-01-07 | Industrial Technology Research Institute | High resolution cold cathode field emission display method |
| US5644327A (en) * | 1995-06-07 | 1997-07-01 | David Sarnoff Research Center, Inc. | Tessellated electroluminescent display having a multilayer ceramic substrate |
| JP2001501769A (ja) * | 1996-05-03 | 2001-02-06 | マイクロン テクノロジー インコーポレイテッド | シールド電界放出ディスプレイ |
| KR100453187B1 (ko) * | 1997-07-23 | 2004-12-29 | 삼성에스디아이 주식회사 | 전자총의음극구조체용전계방출소자 |
| JPH11111156A (ja) * | 1997-10-02 | 1999-04-23 | Futaba Corp | 電界放出素子 |
| US6897855B1 (en) * | 1998-02-17 | 2005-05-24 | Sarnoff Corporation | Tiled electronic display structure |
| US6498592B1 (en) | 1999-02-16 | 2002-12-24 | Sarnoff Corp. | Display tile structure using organic light emitting materials |
| US6392355B1 (en) | 2000-04-25 | 2002-05-21 | Mcnc | Closed-loop cold cathode current regulator |
| TW200929312A (en) * | 2007-12-28 | 2009-07-01 | Tatung Co | Active field emission substrate and active field emission display |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154426A (ja) * | 1987-11-06 | 1989-06-16 | Commiss Energ Atom | 電子源 |
| JPH0246636A (ja) * | 1988-08-08 | 1990-02-16 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| JPH02503728A (ja) * | 1988-03-25 | 1990-11-01 | トムソン‐セーエスエフ | 電界放出形ソースの製造方法及びエミッタアレイの製造へのその応用 |
| JPH02309541A (ja) * | 1989-05-23 | 1990-12-25 | Seiko Epson Corp | 蛍光表示装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US490916A (en) * | 1893-01-31 | Bowling-alley | ||
| US3755704A (en) * | 1970-02-06 | 1973-08-28 | Stanford Research Inst | Field emission cathode structures and devices utilizing such structures |
| US3789471A (en) * | 1970-02-06 | 1974-02-05 | Stanford Research Inst | Field emission cathode structures, devices utilizing such structures, and methods of producing such structures |
| US3812559A (en) * | 1970-07-13 | 1974-05-28 | Stanford Research Inst | Methods of producing field ionizer and field emission cathode structures |
| US4020381A (en) * | 1974-12-09 | 1977-04-26 | Texas Instruments Incorporated | Cathode structure for a multibeam cathode ray tube |
| US4006383A (en) * | 1975-11-28 | 1977-02-01 | Westinghouse Electric Corporation | Electroluminescent display panel with enlarged active display areas |
| SU855782A1 (ru) * | 1977-06-28 | 1981-08-15 | Предприятие П/Я Г-4468 | Эмиттер электронов |
| JPS58140781A (ja) * | 1982-02-17 | 1983-08-20 | 株式会社日立製作所 | 画像表示装置 |
| US4498952A (en) * | 1982-09-17 | 1985-02-12 | Condesin, Inc. | Batch fabrication procedure for manufacture of arrays of field emitted electron beams with integral self-aligned optical lense in microguns |
| FR2568394B1 (fr) * | 1984-07-27 | 1988-02-12 | Commissariat Energie Atomique | Dispositif de visualisation par cathodoluminescence excitee par emission de champ |
| GB8621600D0 (en) * | 1986-09-08 | 1987-03-18 | Gen Electric Co Plc | Vacuum devices |
| FR2604823B1 (fr) * | 1986-10-02 | 1995-04-07 | Etude Surfaces Lab | Dispositif emetteur d'electrons et son application notamment a la realisation d'ecrans plats de television |
| US4721885A (en) * | 1987-02-11 | 1988-01-26 | Sri International | Very high speed integrated microelectronic tubes |
| GB2204991B (en) * | 1987-05-18 | 1991-10-02 | Gen Electric Plc | Vacuum electronic devices |
| US4874981A (en) * | 1988-05-10 | 1989-10-17 | Sri International | Automatically focusing field emission electrode |
| US5012153A (en) * | 1989-12-22 | 1991-04-30 | Atkinson Gary M | Split collector vacuum field effect transistor |
| JP2656843B2 (ja) * | 1990-04-12 | 1997-09-24 | 双葉電子工業株式会社 | 表示装置 |
-
1991
- 1991-01-24 US US07/645,523 patent/US5075595A/en not_active Expired - Lifetime
-
1992
- 1992-01-21 AT AT92300499T patent/ATE131957T1/de not_active IP Right Cessation
- 1992-01-21 DE DE69206831T patent/DE69206831T2/de not_active Expired - Fee Related
- 1992-01-21 EP EP92300499A patent/EP0496576B1/en not_active Expired - Lifetime
- 1992-01-21 JP JP3013692A patent/JP2922704B2/ja not_active Expired - Fee Related
- 1992-01-21 ES ES92300499T patent/ES2081042T3/es not_active Expired - Lifetime
- 1992-01-21 DK DK92300499.8T patent/DK0496576T3/da active
-
1995
- 1995-12-29 GR GR950403701T patent/GR3018564T3/el unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154426A (ja) * | 1987-11-06 | 1989-06-16 | Commiss Energ Atom | 電子源 |
| JPH02503728A (ja) * | 1988-03-25 | 1990-11-01 | トムソン‐セーエスエフ | 電界放出形ソースの製造方法及びエミッタアレイの製造へのその応用 |
| JPH0246636A (ja) * | 1988-08-08 | 1990-02-16 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| JPH02309541A (ja) * | 1989-05-23 | 1990-12-25 | Seiko Epson Corp | 蛍光表示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201273A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 電界放出冷陰極とこれを用いた電子管 |
| US5994833A (en) * | 1996-12-16 | 1999-11-30 | Nec Corporation | Field emission cold cathode apparatus having a heater for heating emitters to decrease adsorption of a gas into the emitters |
| JP2010515217A (ja) * | 2006-12-29 | 2010-05-06 | セレックス システミ インテグラティ エッセ． ピ． ア． | 高周波、冷陰極、三極管タイプ、フィールドエミッタ真空管チューブおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0496576B1 (en) | 1995-12-20 |
| DE69206831T2 (de) | 1996-07-11 |
| EP0496576A3 (en) | 1993-10-27 |
| US5075595A (en) | 1991-12-24 |
| GR3018564T3 (en) | 1996-03-31 |
| DK0496576T3 (da) | 1996-01-29 |
| DE69206831D1 (de) | 1996-02-01 |
| JP2922704B2 (ja) | 1999-07-26 |
| ATE131957T1 (de) | 1996-01-15 |
| ES2081042T3 (es) | 1996-02-16 |
| EP0496576A2 (en) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2922704B2 (ja) | 制御された冷陰極電界誘導電子放出装置 | |
| CA1131795A (en) | Cold cathode semiconductor device | |
| AU621001B2 (en) | Switched anode field emission device | |
| JPH0567441A (ja) | 一体制御式電界放出フラツト型デイスプレイ装置 | |
| JP3568345B2 (ja) | 電子発生装置 | |
| JPH0635405A (ja) | カソードルミネセント表示装置 | |
| JP2001084927A5 (ja) | ||
| JPS62226530A (ja) | 電子ビ−ム発生用半導体デバイス | |
| US5757138A (en) | Linear response field emission device | |
| US5770919A (en) | Field emission device micropoint with current-limiting resistive structure and method for making same | |
| US5430348A (en) | Inversion mode diamond electron source | |
| US5872421A (en) | Surface electron display device with electron sink | |
| JPH0963463A (ja) | 冷電子放出素子 | |
| US5631196A (en) | Method for making inversion mode diamond electron source | |
| US5628663A (en) | Fabrication process for high-frequency field-emission device | |
| JP3156755B2 (ja) | 電界放出型冷陰極装置 | |
| JP3104639B2 (ja) | 電界放出型冷陰極 | |
| US6420827B1 (en) | Field emission display | |
| JPH04506435A (ja) | 制御し、または制御される非電界放出デバイスを一体的に有する冷陰極電界放出デバイス | |
| JP3026484B2 (ja) | 電界放出型冷陰極 | |
| US6015324A (en) | Fabrication process for surface electron display device with electron sink | |
| JP2697538B2 (ja) | 冷陰極 | |
| US6163103A (en) | Field emission type cold cathode and electron tube | |
| JP2600805B2 (ja) | 電子ビーム露光装置及び方法 | |
| JP3601275B2 (ja) | 電界電子放出素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |