JP2916011B2 - セラミック基板のパッド作成方法 - Google Patents

セラミック基板のパッド作成方法

Info

Publication number
JP2916011B2
JP2916011B2 JP3552691A JP3552691A JP2916011B2 JP 2916011 B2 JP2916011 B2 JP 2916011B2 JP 3552691 A JP3552691 A JP 3552691A JP 3552691 A JP3552691 A JP 3552691A JP 2916011 B2 JP2916011 B2 JP 2916011B2
Authority
JP
Japan
Prior art keywords
pads
pad
base
ceramic substrate
via holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3552691A
Other languages
English (en)
Other versions
JPH04249396A (ja
Inventor
隆春 宮本
文雄 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP3552691A priority Critical patent/JP2916011B2/ja
Publication of JPH04249396A publication Critical patent/JPH04249396A/ja
Application granted granted Critical
Publication of JP2916011B2 publication Critical patent/JP2916011B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子部品搭載用または
電子部品収納用のセラミック基板に備えられたメタライ
ズ導体が充填された複数個のヴィアホールの、セラミッ
ク基板の表面に露出した複数個のヴィアホールの端部上
に、パッドをそれぞれ独立させて形成する、セラミック
基板のパッド作成方法に関する。
【0002】
【従来の技術】電子回路接続用のパッドを、セラミック
基板の表面に露出した上記の複数個のヴィアホールの端
部上にそれぞれ独立させて形成するには、従来、次のよ
うにしている。セラミック基板の表面に露出した複数個
のヴィアホールの端部上に、タングステン等のメタライ
ズ導体からなるベースパッドを、ヴィアホールに充填さ
れたメタライズ導体に連ねてそれぞれ独立させて形成し
ている。そして、それらの複数個のベースパッドに、ろ
う材に濡れやすいめっきを施している。次いで、それら
の複数個のベースパッド上に、円板状、ピン状、ボール
状等をしたパッドをそれぞれ独立させてろう付けしてい
る。
【0003】
【発明が解決しようとする課題】ところで、近時は、セ
ラミック基板の高密度化が一段と進んで、セラミック基
板の表面に上記のヴィアホールの端部が小ピッチで多数
個並んで露出したものが多数出現している。このような
セラミック基板の表面に小ピッチで多数個並んで露出し
たヴィアホールの端部上に形成されたベースパッド上
に、上記のようにして、パッドを一個づつろう付けし
て、それらのベースパッド上にパッドをそれぞれ独立さ
せて備えることは、それらのパッドのろう付け作業に困
難を極め、それらのパッドのろう付け作業に多大な手数
と時間を要した。
【0004】本発明は、このような課題を解消するため
になされたもので、セラミック基板の表面に小ピッチで
多数個並んで露出したヴィアホールの端部上にそれぞれ
形成されたベースパッド上に、パッドを手数を掛けずに
容易かつ迅速にそれぞれ独立させて形成できる、セラミ
ック基板のパッド作成方法(以下、パッド作成方法とい
う)を提供することを目的としている。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1のパッド作成方法は、メタライズ導体
が充填された複数個のヴィアホールが備えられたセラミ
ック基板の表面に露出した複数個の前記ヴィアホールの
端部上に、前記メタライズ導体に連なるメタライズ導体
からなるベースパッドをそれぞれ独立させて形成して、
それらの複数個のベースパッドにろう材に濡れやすいめ
っきを施した後、それらの複数個のベースパッドに亙っ
てパッド作成用の板材を一連に広くろう付けし、次い
で、その板材にエッチング処理、または該処理に加えて
ハーフエッチング処理を施して、複数個の前記ベースパ
ッド上に前記板材からなるパッドをそれぞれ独立させて
形成することを特徴としている。
【0006】本発明の第2のパッド作成方法は、メタラ
イズ導体が充填された複数個のヴィアホールが備えられ
たセラミック基板の複数個の前記ヴィアホールの端部が
露出した表面を平滑化して、その平滑化したセラミック
基板の表面に薄膜からなる導体層を一連に広く形成した
後、その導体層にエッチング処理を施して、複数個の前
記ヴィアホールの端部上に、前記メタライズ導体に連な
る前記導体層からなるベースパッドをそれぞれ独立させ
て形成し、次いで、それらの複数個のベースパッドに亙
ってパッド作成用の板材を一連に広くろう付けした後、
その板材にエッチング処理、または該処理に加えてハー
フエッチング処理を施して、複数個の前記ベースパッド
上に前記板材からなるパッドをそれぞれ独立させて形成
することを特徴としている。
【0007】
【作用】上記の工程からなる第1、第2のパッド作成方
法においては、複数個のベースパッドに亙って一連に広
くろう付けしたパッド作成用の板材にエッチング処理、
または該処理に加えてハーフエッチング処理を施して、
それらの複数個のベースパッド上と該パッドの周辺部以
外の板材部分を除去できる。そして、セラミック基板の
表面に露出した複数個のヴィアホールの端部上にそれぞ
れ形成されたベースパッド上にパッドをいちいち一個づ
つろう付けすることなく、それらの複数個のベースパッ
ド上に板材からなるパッドを手数と時間を掛けずに同時
に一度にそれぞれ独立させて形成できる。
【0008】加えて、本発明の第2のパッド作成方法に
おいては、ベースパッドをろう材に濡れやすい銅等の薄
膜から形成できる。そして、ベースパッドに板材をろう
付けし易くするために、ベースパッドにろう材に濡れや
すいめっきを施す工程を省くことができる。
【0009】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図1(a),(b),(c)は本発明の第1のパッ
ド作成方法の好適な実施例を示し、詳しくはその作成工
程説明図を示している。以下に、この第1のパッド作成
方法を説明する。
【0010】図において、10は、メタライズ導体20
が充填された、直径0.1mm等の小径のヴィアホール
30が、0.4mm等の小ピッチで多数個並べて備えら
れたセラミック基板である。このセラミック基板10
は、タングステン、モリブデン等のメタライズペースト
を充填したヴィアホール(図示せず)を、セラミック基
板10焼成用のアルミナ等を主成分とするセラミックグ
リーンシート(図示せず)を貫通して小ピッチで多数個
並べて備えて、それらのヴィアホールに充填したメタラ
イズペーストをセラミックグリーンシートと共に一体焼
成して形成している。
【0011】セラミック基板10の表面に小ピッチで多
数個並んで露出したヴィアホール30の端部上には、図
1(a)に示したように、ヴィアホール30に充填され
たメタライズ導体20に連なるメタライズ導体20から
なるほぼ薄円板状等をしたベースパッド22をそれぞれ
独立させて形成している。このベースパッド22は、焼
成前の上記のセラミック基板10焼成用のセラミックグ
リーンシート表面に小ピッチで多数個並んで露出したヴ
ィアホールの端部上に、タングステン、モリブデン等の
メタライズペーストからなるベースパッド形成体(図示
せず)を、スクリーン印刷等の技法を用いて、ヴィアホ
ールに充填したメタライズペーストに連ねてそれぞれ独
立させて形成して、それらのベースパッド形成体をグリ
ーンシートおよびヴィアホールに充填したメタライズペ
ーストと共に一体焼成して形成している。あるいは、焼
成済のセラミック基板10の表面に小ピッチで多数個並
んで露出したヴィアホール30の端部上に、メタライズ
ペーストからなるベースパッド形成体(図示せず)を、
スクリーン印刷等の技法を用いて、ヴィアホール30に
充填されたメタライズ導体20に連ねてそれぞれ独立さ
せて形成して、それらのベースパッド形成体を焼成して
形成している。
【0012】上記のようにして形成した多数個のベース
パッド22には、銀ろう等のろう材に濡れやすいニッケ
ルめっき等のめっき(図示せず)を施している。
【0013】次いで、図1(b)に示したように、それ
らの多数個のベースパッド22に亙って、銅等からなる
パッド作成用の板材50を、銀ろう等のろう材60を用
いて、一連に広くろう付けしている。
【0014】次いで、図1(c)に示したように、板材
50にエッチング処理、または該処理に加えてハーフエ
ッチング処理(図では、エッチング処理のみとしてい
る)を施して、多数個のベースパッド22上と該ベース
パッド22の周辺部以外の板材50部分を除去してい
る。そして、多数個のベースパッド22上に、円板状等
をした板材50からなるパッド52を同時に一度にそれ
ぞれ分離、独立させて形成している。
【0015】図1(a),(b),(c)に示した第1
のパッド作成方法は、以上の工程からなる。
【0016】図2(a),(b),(c),(d)は本
発明の第2のパッド作成方法の好適な実施例を示し、詳
しくはその作成工程説明図を示している。以下に、この
第2のパッド作成方法を説明する。
【0017】図において、10は、前述と同様な、メタ
ライズ導体20が充填された小径のヴィアホール30が
小ピッチで多数個並べて備えられたセラミック基板であ
る。
【0018】この第2のパッド作成方法では、上記のセ
ラミック基板10のヴィアホール30の端部が小ピッチ
で多数個並んで露出したセラミック基板10の表面を、
研磨等して平滑化している。そして、その平滑化したセ
ラミック基板10の表面に、図2(a)に示したよう
に、銅等の薄膜からなる導体層70を、スパッタリン
グ、CVD(気相成長法)などにより、一連に広く形成
している。
【0019】次いで、そのセラミック基板10の表面に
形成した導体層70にエッチング処理を施して、多数個
のヴィアホール30の端部上と該ヴィアホール30の端
部の周辺部以外の導体層70部分を除去している。そし
て、図2(b)に示したように、セラミック基板10の
表面に多数個並んで露出したヴィアホール30の端部上
に、導体層70からなるほぼ薄円板状等をしたベースパ
ッド72を、ヴィアホール30に充填されたメタライズ
導体20に連ねて同時に一度にそれぞれ分離、独立させ
て形成している。導体層70は、銀−銅の共晶ろう等の
ろう材に濡れやすい、銅等の薄膜から形成している。そ
して、その導体層70をエッチング処理して形成したベ
ースパッド72に、後述の板材をベースパッド72にろ
う付けし易くするためのめっきを施す工程を省いてい
る。
【0020】なお、場合によっては、上記の導体層70
からなるベースパッド72に、後述の板材をベースパッ
ド72によりろう付けし易くするためのめっきを施した
り、または導体層70をろう材に濡れにくい薄膜から形
成して、導体層70をエッチング処理して形成したベー
スパッド72に、後述の板材をベースパッド72にろう
付けし易くするためのめっきを施したりしても良い。
【0021】次いで、図2(c)に示したように、上記
のようにして形成した多数個のベースパッド72に亙っ
て、銅等からなるパッド作成用の平板状をした板材50
を、銀−銅の共晶ろう等のろう材60を用いて、一連に
広くろう付けしている。
【0022】次いで、前述の第1のパッド作成方法と同
様にして、図2(d)に示したように、その板材50に
エッチング処理、または該処理に加えてハーフエッチン
グ処理(図では、エッチング処理のみとしている)を施
して、多数個のベースパッド72上と該ベースパッド7
2の周辺部以外の板材50部分を除去している。そし
て、それらの多数個のベースパッド72上に、板材50
からなるほぼ円板状等をしたパッド52を同時に一度に
それぞれ分離、独立させて形成している。
【0023】図2(a),(b),(c),(d)に示
した第2のパッド作成方法は、以上の工程からなる。
【0024】これらの第1、第2のパッド作成方法にお
いては、パッド作成用の板材50に、エッチング処理に
加えてハーフエッチング処理を施すことにより、ベース
パッド22,72上に、図3(a)に示したような、単
純な円板状をしたパッド52a以外の、図3(b)に示
したような、表面が半球状に窪んだコンタクトプローブ
接続用のパッド52b、図3(c)に示したような、表
面が半球状に膨出したレセプタクル接続用のパッド52
c、図3(d)に示したような、表面中央が山状に突出
したポリイミドフィルム上のケーブル接続用のパッド5
2d等の各種形状をしたパッド52を自在に形成でき
る。
【0025】なお、上述の第1、第2のパッド作成方法
において、場合によっては、ベースパッド作成用の導体
層70、またはパッド作成用の板材50にエッチング処
理、または該処理に加えてハーフエッチング処理を施す
際に、セラミック基板10の表面の一部の隣合う2個以
上のヴィアホール30の端部上に、2個以上のヴィアホ
ール30に充填されたメタライズ導体20に共通して連
なる1個のベースパッド(図示せず)を形成したり、ま
たはセラミック基板10の表面の一部の隣合う2個以上
のベースパッド22,72上に、2個以上のベースパッ
ド22,72に共通して連なる1個のパッド(図示せ
ず)を形成したりしても良い。そして、それらの2個以
上のヴィアホール30に充填されたメタライズ導体20
を、1個の共通のベースパッドに電気的に接続したり、
またはそれらの2個以上のベースパッド22,72を、
1個の共通のパッドに電気的に接続したりしても良い。
【0026】
【発明の効果】以上説明したように、本発明の第1、第
2のパッド作成方法によれば、セラミック基板の表面に
複数個並べて形成したベースパッド上にパッドを、手数
を掛けずに、同時に一度にそれぞれ分離、独立等させて
形成できる。このことは、特に、セラミック基板の表面
に小ピッチで多数個並ぶベースパッド上にパッドをそれ
ぞれ分離、独立等させて作成する場合に有効に作用す
る。
【0027】それと共に、パッド作成用の板材にエッチ
ング処理に加えてハーフエッチング処理を施して、パッ
ドに接続するコンタクトプローブ、レセプタクル、ポリ
イミドフィルム上のケーブル等に合わせて、ベースパッ
ド上に各種形状をしたパッドを自在に形成できる。
【0028】また、セラミック基板の表面の複数個のベ
ースパッドに亙って一連に広くろう付けした板材にエッ
チング処理、または該処理に加えてハーフエッチング処
理を施して、複数個のベースパッド上に板材からなるパ
ッドを同時に一度にそれぞれ独立させて形成するので、
複数個のベースパッド上にパッドを一個づつそれぞれ独
立させてろう付けした場合と比べて、複数個のベースパ
ッド上にそれぞれ形成するパッドの高さのばらつきやそ
の隣合うパッド間のピッチのばらつきを極少に抑えるこ
とができる。
【0029】加えて、本発明の第2の作成方法によれ
ば、ベースパッドをろう材に濡れやすい銅等の薄膜から
形成でき、ベースパッドにパッド作成用の板材をろう付
けし易くするためのめっきを施す工程を省くことが可能
となる。
【図面の簡単な説明】
【図1】本発明の第1のパッド作成方法を示す工程説明
図である。
【図2】本発明の第2のパッド作成方法を示す工程説明
図である。
【図3】本発明の第1、第2のパッド作成方法により形
成したパッド周辺の一部破断拡大正面図である。
【符号の説明】
10 セラミック基板 20 メタライズ導体 22 ベースパッド 30 ヴィアホール 50 板材 52 パッド 60 ろう材 70 導体層 72 ベースパッド
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H05K 3/46

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 メタライズ導体充填された複数個のヴ
    ィアホール備えられたセラミック基板の表面に露出し
    た複数個の前記ヴィアホール端部前記メタライ
    ズ導体に連なるメタライズ導体からなるベースパッドを
    それぞれ独立させて形成して、それらの複数個のベース
    パッドにろう材に濡れやすいめっきを施した後、それら
    複数個のベースパッドに亙ってパッド作成用の板材を
    一連に広くろう付けし、次いで、その板材にエッチング
    処理、または該処理に加えてハーフエッチング処理を施
    して、複数個の前記ベースパッド上に前記板材からなる
    パッドをそれぞれ独立させて形成することを特徴とする
    セラミック基板のパッド作成方法。
  2. 【請求項2】 メタライズ導体充填された複数個のヴ
    ィアホール備えられたセラミック基板の複数個の前記
    ヴィアホールの端部が露出した表面を平滑化して、その
    平滑化したセラミック基板表面に薄膜からなる導体層
    一連に広く形成した後、その導体層にエッチング処理
    を施して、複数個の前記ヴィアホールの端部上に、前記
    メタライズ導体に連なる前記導体層からなるベースパッ
    ドをそれぞれ独立させて形成し、次いで、それらの複数
    個のベースパッドに亙ってパッド作成用の板材を一連に
    広くろう付けした後、その板材にエッチング処理、また
    該処理に加えてハーフエッチング処理を施して、複数
    個の前記ベースパッド上に前記板材からなるパッドをそ
    れぞれ独立させて形成することを特徴とするセラミック
    基板のパッド作成方法。
JP3552691A 1991-02-04 1991-02-04 セラミック基板のパッド作成方法 Expired - Lifetime JP2916011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3552691A JP2916011B2 (ja) 1991-02-04 1991-02-04 セラミック基板のパッド作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3552691A JP2916011B2 (ja) 1991-02-04 1991-02-04 セラミック基板のパッド作成方法

Publications (2)

Publication Number Publication Date
JPH04249396A JPH04249396A (ja) 1992-09-04
JP2916011B2 true JP2916011B2 (ja) 1999-07-05

Family

ID=12444190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3552691A Expired - Lifetime JP2916011B2 (ja) 1991-02-04 1991-02-04 セラミック基板のパッド作成方法

Country Status (1)

Country Link
JP (1) JP2916011B2 (ja)

Also Published As

Publication number Publication date
JPH04249396A (ja) 1992-09-04

Similar Documents

Publication Publication Date Title
JP2552902B2 (ja) 相互接続形成方法
US5401689A (en) Method for forming a semiconductor chip carrier
US6326561B1 (en) Thin-film multilayer wiring board with wiring and via holes in a thickness of an insulating layer
US5786239A (en) Method of manufacturing a semiconductor package
JPH081936B2 (ja) チップ・キャリア及びその製造方法
JPS60251693A (ja) 頂面に相互接続端子を高密度で配設した多層基板及びその製造方法
JPH11163207A (ja) 半導体チップ搭載用基板の製造法および半導体装置
JPH05102382A (ja) I/oピンの修理構造および修理方法
JP4583213B2 (ja) 金属コンタクト・パッド上に微小バンプを作成する方法
US6609915B2 (en) Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same
US5669136A (en) Method of making high input/output density MLC flat pack
JP2916011B2 (ja) セラミック基板のパッド作成方法
JP2873645B2 (ja) セラミック多層配線基板の製造方法
JPH0234461B2 (ja) Hienkeipinanaakitasojudentaikibanoyobisonoseizohoho
JP2788656B2 (ja) 集積回路用パッケージの製造方法
JPH0951053A (ja) チップキャリアとその製造方法および素子のマウント方法
JP2002050715A (ja) 半導体パッケージの製造方法
JP3238074B2 (ja) 半導体装置用テープキャリア
JP2001053191A (ja) 電極突起を導出した基板及びその製造方法
JP3172267B2 (ja) 大規模配線基板及びその製造方法
JP2564297B2 (ja) 回路基板
JPS60180151A (ja) バンプ付基板及びその製作法
JPS6053093A (ja) ピングリッドアレイ型半導体パッケージ
JP2743524B2 (ja) 混成集積回路装置
JPH0736428B2 (ja) セラミック基板