JPS60180151A - バンプ付基板及びその製作法 - Google Patents
バンプ付基板及びその製作法Info
- Publication number
- JPS60180151A JPS60180151A JP3528084A JP3528084A JPS60180151A JP S60180151 A JPS60180151 A JP S60180151A JP 3528084 A JP3528084 A JP 3528084A JP 3528084 A JP3528084 A JP 3528084A JP S60180151 A JPS60180151 A JP S60180151A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bump
- substrate
- paste
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
- H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバンプ付基板及びその製作法に関する。
一般に、ＩＣ，ＬＳＩ等のチップを実装する際には、チ
ップキャリア、表示基板、及びマザーボード等が使用さ
れる。ここで、チップキャリアは表示基板上あるいはマ
ザーボードに実装され。
ップキャリア、表示基板、及びマザーボード等が使用さ
れる。ここで、チップキャリアは表示基板上あるいはマ
ザーボードに実装され。
表示基板はマザーボード上に実装される。これら実装は
一方の基板上に設けられた電極パッドと他方の基板上の
パッドとを半田付することによって行われている。
一方の基板上に設けられた電極パッドと他方の基板上の
パッドとを半田付することによって行われている。
電極パッド間を直接半田付した場合９両基板は極めて狭
い空間を介して対向することになる。
い空間を介して対向することになる。
基板間の空間が狭いと、基板間にフラックス。
半円環等の汚物が溜り易く、除去しにくくなってしまう
。汚物の滞留によって設計品質及び信頼性の維持が困難
になるから、汚物は確実に基板間の空間から除去されな
ければならない。
。汚物の滞留によって設計品質及び信頼性の維持が困難
になるから、汚物は確実に基板間の空間から除去されな
ければならない。
基板間の空間を広くするために、基板間にバンプと呼ば
れる半田付用突起を配置する方法がある。この方法では
、半田付時の汚物を洗浄によって確実に除去できるため
、信頼性を向上させることかできる。
れる半田付用突起を配置する方法がある。この方法では
、半田付時の汚物を洗浄によって確実に除去できるため
、信頼性を向上させることかできる。
従来、バンプを形成する方法として、銀−銅共晶ローの
溶融時における表面張力を利用して。
溶融時における表面張力を利用して。
バンプとして必要な高さを得る方法がある。ここで、バ
ンプは基板間の電気的接続をも保証する必要があるから
、高さに不揃いがあってはならない。しかし、上記した
表面張力を利用した方法では、バンプの高さを揃えるこ
とは困難である。このため、一方の基板の一表面にバン
プを形成した後、他方の基板上に半田付する前に。
ンプは基板間の電気的接続をも保証する必要があるから
、高さに不揃いがあってはならない。しかし、上記した
表面張力を利用した方法では、バンプの高さを揃えるこ
とは困難である。このため、一方の基板の一表面にバン
プを形成した後、他方の基板上に半田付する前に。
バンプを研磨して高さを揃える必要がある。
他の方法として、銅製のボールを高融点半田で包んだバ
ンプを個々に半田付によシ取り付ける方法がある。この
方法では、バンプの高さを揃えることができる反面、ボ
ールを一つずつ半田付する個別工程のため、製造コスト
が非常に高くなる。また、−個でも半田付不良になると
。
ンプを個々に半田付によシ取り付ける方法がある。この
方法では、バンプの高さを揃えることができる反面、ボ
ールを一つずつ半田付する個別工程のため、製造コスト
が非常に高くなる。また、−個でも半田付不良になると
。
基板全体が不良となるため１歩留シも低下する傾向があ
る。
る。
本発明の目的は高さのバラツキが少なく、且つ、安価な
バンプ付基板を提供することである。
バンプ付基板を提供することである。
本発明の他の目的はバンプを迅速且つ高精度に製作する
ことができるバンプ付基板の製作法を提供することであ
る。
ことができるバンプ付基板の製作法を提供することであ
る。
本発明によれば、−表面上に、外部取付用突起として役
立つバンプを形成した基板において。
立つバンプを形成した基板において。
バンプが導電性材料のほかに非導電性材料を含んでいる
バンプ付基板が得られる。
バンプ付基板が得られる。
更に１本発明によれば、導電性の金属粉に。
非導電性のガラス質粉を混入させたバンプ形成用ペース
トを用意し、所定の厚さを有する製版部材を用いて、ペ
ーストを基板の一表面に印刷してバンプを製作するバン
プ付基板の製作法が得られる。
トを用意し、所定の厚さを有する製版部材を用いて、ペ
ーストを基板の一表面に印刷してバンプを製作するバン
プ付基板の製作法が得られる。
以下９図面を参照して１本発明を説明する。
第１図を参照すると９本発明を適用できるバンプ１０が
チップキャリア１１をマザーボード１２に取り付けるた
めに使用されている。この例では。
チップキャリア１１をマザーボード１２に取り付けるた
めに使用されている。この例では。
バンプ１０はチップキャリア１１の下面に、後述するよ
うな方法で設けられており、マザーボード ３− １２に対して半田付されている。チップキャリア１１の
上表面には、 ＬＳＩ等のチップ（図示せず）が搭載さ
れ、チップの各電極はチップキャリア１１上に形成され
た電極パターン及びキャリア１１内部に形成された内部
電極パターン等を介して下面に設けられたバンプ１０に
電気的に接続されている。マザーボード１２上には、配
線パターンカ施されており、各バンプ１０は配線パター
ンに接続されている。
うな方法で設けられており、マザーボード ３− １２に対して半田付されている。チップキャリア１１の
上表面には、 ＬＳＩ等のチップ（図示せず）が搭載さ
れ、チップの各電極はチップキャリア１１上に形成され
た電極パターン及びキャリア１１内部に形成された内部
電極パターン等を介して下面に設けられたバンプ１０に
電気的に接続されている。マザーボード１２上には、配
線パターンカ施されており、各バンプ１０は配線パター
ンに接続されている。
図示したように、チップキャリア１１とマザーボード１
２との間に、バンプ１０を設置することにより、チップ
キャリア１１はマザーボード１２上に。
２との間に、バンプ１０を設置することにより、チップ
キャリア１１はマザーボード１２上に。
所定の間隔を置いて固定される。この間隔は半田滓等の
汚物が滞留しない範囲１例えば、５０〜２５０μｍの範
囲、好ましくは、１００〜１５０μｍの範囲である。
汚物が滞留しない範囲１例えば、５０〜２５０μｍの範
囲、好ましくは、１００〜１５０μｍの範囲である。
バンプ１０は単にチップキャリアとマザーボードの接続
の際だけでなく、チップキャリアと表示基板、並びに８
表示基板とマザーボードとの接続の際にも使用できる。
の際だけでなく、チップキャリアと表示基板、並びに８
表示基板とマザーボードとの接続の際にも使用できる。
４−
第２図を参照すると１本発明の一実施例に係るバンプ付
基板として、チップキャリア１１に。
基板として、チップキャリア１１に。
バンプ１０が形成された場合が示されている。この例で
は、チップキャリア１１の裏面が上に向けられており２
表面は下方向に向けられている。
は、チップキャリア１１の裏面が上に向けられており２
表面は下方向に向けられている。
チップキャリア１１の側面には９表裏に続く側面溝部１
３が設けられておシ、側面溝部１３には、メタライズパ
ターンが被着されている。メタライズパターンの一部は
チップキャリア１１の裏面に延びて電極パッド１４を形
成している。電極パッド１４上には、それぞれ本発明に
係るバンプ１０が印刷法を用いて形成される。
３が設けられておシ、側面溝部１３には、メタライズパ
ターンが被着されている。メタライズパターンの一部は
チップキャリア１１の裏面に延びて電極パッド１４を形
成している。電極パッド１４上には、それぞれ本発明に
係るバンプ１０が印刷法を用いて形成される。
ここで、バンプ１０の形成方法について説明する。まず
、セラミックグリーンシート上に、スルーホールを設け
、タングステン又はモリブデンを用いてメタライズを施
し、所定の配線パターン及びスルーホールメタライズ層
を印刷法を用いて形成する。この配線パターン形成の際
に使用される版材の厚さは７５〜１００μｍである。
、セラミックグリーンシート上に、スルーホールを設け
、タングステン又はモリブデンを用いてメタライズを施
し、所定の配線パターン及びスルーホールメタライズ層
を印刷法を用いて形成する。この配線パターン形成の際
に使用される版材の厚さは７５〜１００μｍである。
次に、上記した配線パターン印刷用版材よりも厚いバン
プ形成用の版材を用意する。バンプ印刷用版材としては
、２００μｍ程度の厚さを有するメタルマスクあるいは
メツシュタイプのマスクが適当である。
プ形成用の版材を用意する。バンプ印刷用版材としては
、２００μｍ程度の厚さを有するメタルマスクあるいは
メツシュタイプのマスクが適当である。
更に、バンプを印刷法により形成するために。
バンプ形成用ペーストを準備する。バンプ形成用ペース
トは配線用パターンを形成する際に用いられる配線用ペ
ーストを使用することは好ましくないことが判明した。
トは配線用パターンを形成する際に用いられる配線用ペ
ーストを使用することは好ましくないことが判明した。
これは配線用ペーストをバンプとして役立つ程度に厚く
形成した場合、焼成後、バンプにクラックが頻発するた
めである。また、バンプとしての機能を果すためには、
高さを充分高くできると共に、密着性及び熱膨張率がメ
タライズパターン及びセラミックと整合するペーストで
なければならない。更に、バンプは両基板間の電気的接
続にも役立つものでなければならないから、電気伝導度
が高すぎても実用的では々い。本発明者等の実験によれ
ば、電気伝導度はシート抵抗において１００ｍΩん以下
であれば、実用上問題ないことが判った。
形成した場合、焼成後、バンプにクラックが頻発するた
めである。また、バンプとしての機能を果すためには、
高さを充分高くできると共に、密着性及び熱膨張率がメ
タライズパターン及びセラミックと整合するペーストで
なければならない。更に、バンプは両基板間の電気的接
続にも役立つものでなければならないから、電気伝導度
が高すぎても実用的では々い。本発明者等の実験によれ
ば、電気伝導度はシート抵抗において１００ｍΩん以下
であれば、実用上問題ないことが判った。
各種の実験を行なった結果、バンプ形成用ペーストは金
属粉末とガラス質粉とを混合することによって得られた
。具体的に云えば３純タングステンに対し、アルミナ、
シリカ、マグネシア、及びカルシアを含むガラス質粉末
を予め定められた混合比率で混合することによって、上
記条件を満足させるバンプ形成用ペーストカ得られた。
属粉末とガラス質粉とを混合することによって得られた
。具体的に云えば３純タングステンに対し、アルミナ、
シリカ、マグネシア、及びカルシアを含むガラス質粉末
を予め定められた混合比率で混合することによって、上
記条件を満足させるバンプ形成用ペーストカ得られた。
ここで、混合比率の範囲は重量比で。
タングステン１００に対して、ガラス質粉６０以下の割
合、望ましくは、０．５〜２５の範囲である。
合、望ましくは、０．５〜２５の範囲である。
ガラス質粉の割合が０．５以下の場合には、１００μｍ
程度に高いバンプを形成した場合、バンプにクランクが
発生する現象が見られた。また。
程度に高いバンプを形成した場合、バンプにクランクが
発生する現象が見られた。また。
ガラス質粉の割合が多くなると、導通抵抗値が漸次大き
くなり、３０を越えると、実用上、導体のバンプとして
取り扱うことができなくなる。
くなり、３０を越えると、実用上、導体のバンプとして
取り扱うことができなくなる。
因みに、純タングステンの導通抵抗値は１１．１ｍΩん
であり、ガラス質粉の割合が２０のときの導通抵抗値は
２９９ｍΩんである。以後、ガラス質粉の割合が２０を
越えると、導通抵抗値は急激に大きくなり、ガラス質粉
の割合が６０になると、１００ｍΩ７４］以上に上昇す
る。導通抵抗値が１００ｍΩ７４］を越えると、導体の
バンプとして取り扱うには不都合が多くなる。
であり、ガラス質粉の割合が２０のときの導通抵抗値は
２９９ｍΩんである。以後、ガラス質粉の割合が２０を
越えると、導通抵抗値は急激に大きくなり、ガラス質粉
の割合が６０になると、１００ｍΩ７４］以上に上昇す
る。導通抵抗値が１００ｍΩ７４］を越えると、導体の
バンプとして取り扱うには不都合が多くなる。
尚、バンプ形成用ペーストに使用されたガラス質粉は重
量で、９１〜９４チのＡＡ２０３．４．５〜６．８％の
Ｓｉｎ、、、 ０．８〜１’、６％のＣａｂ、及びＯ１
６〜０．８饅のＭｇＯを含んでいた。
量で、９１〜９４チのＡＡ２０３．４．５〜６．８％の
Ｓｉｎ、、、 ０．８〜１’、６％のＣａｂ、及びＯ１
６〜０．８饅のＭｇＯを含んでいた。
上記したバンプ形成用ペーストを前述したバンプ印刷用
版材を用いて、配線パターンを形成されたグリーンシー
ト上に印刷する。続いて。
版材を用いて、配線パターンを形成されたグリーンシー
ト上に印刷する。続いて。
グリーンシートは１４００〜１６００℃の還元雰囲気又
は真空中で焼成され、配線パターン及びバンプを有する
セラミックシートとなる。上述したバンプ形成用ペース
トは１４００〜１６００℃の温度に耐えるように、ガラ
ス質粉の組成が選ばれている。以後、セラミックシート
は個々に分割されて第２図に示されたようなチップキャ
リアとなる。
は真空中で焼成され、配線パターン及びバンプを有する
セラミックシートとなる。上述したバンプ形成用ペース
トは１４００〜１６００℃の温度に耐えるように、ガラ
ス質粉の組成が選ばれている。以後、セラミックシート
は個々に分割されて第２図に示されたようなチップキャ
リアとなる。
上記した方法はグリーンシート及び配線パターンの焼成
とバンプの焼成とが同時に行なわれているから、以後同
時焼成法と呼ぶ。この方法では、多数のバンプを同時に
且つ均一の高さで形成することができ、従来のバンプ形
成法における欠点を除去できる。印刷法によって形成さ
れたバンプは底面の直径をＡとしたとき、頂面の径が２
Ａ／６以上であった。
とバンプの焼成とが同時に行なわれているから、以後同
時焼成法と呼ぶ。この方法では、多数のバンプを同時に
且つ均一の高さで形成することができ、従来のバンプ形
成法における欠点を除去できる。印刷法によって形成さ
れたバンプは底面の直径をＡとしたとき、頂面の径が２
Ａ／６以上であった。
第５図を参照すると９本発明の他の実施例に係るバンプ
付基板は多数のバンプ１０を格子状に配列したチップキ
ャリア１１．云わば、バンプグリッドアレイとして使用
される。各バンプ１０はキャリア１１の裏面に設けられ
たパッド１６上に上述した印刷法によって取り付けられ
ており、各パッド１６はスルーホール１７内に施された
メタライズパターンを介してキャリア１１の表面に形成
された配線パターンと電気的に接続されている。
付基板は多数のバンプ１０を格子状に配列したチップキ
ャリア１１．云わば、バンプグリッドアレイとして使用
される。各バンプ１０はキャリア１１の裏面に設けられ
たパッド１６上に上述した印刷法によって取り付けられ
ており、各パッド１６はスルーホール１７内に施された
メタライズパターンを介してキャリア１１の表面に形成
された配線パターンと電気的に接続されている。
このバンプグリッドアレイも前述した同時焼成法によっ
て製作できる。
て製作できる。
第４図を参照すると２本発明の更に他の実施例に係るバ
ンプ付基板はマザーボード１２として使用される。マザ
ーボード１２の表面には、多数の配線パターン１８が施
されておシ、このマザーボード１２上に複数のチップキ
ャリア、表示基板等が取り付けられる。この実施例では
、バンプ１０ａカマザーボード１２の配線パターン上に
設けられている。このバンプ１０ａは上述した同時焼成
法によっても作成できるが、マザーボード１２上に形成
された配線パターン１８をまず焼成した後、上記したバ
ンプ印刷用版材及びバンプ形成用ペーストを用いてバン
プを印刷した後、８００〜９００℃程度の温度で焼成す
ることによっても作成できる。このように、配線パター
ン１８及びマザーボード１２の焼成をバンプの焼成と別
に行う方法を以下では非同時焼成法と呼ぶ。
ンプ付基板はマザーボード１２として使用される。マザ
ーボード１２の表面には、多数の配線パターン１８が施
されておシ、このマザーボード１２上に複数のチップキ
ャリア、表示基板等が取り付けられる。この実施例では
、バンプ１０ａカマザーボード１２の配線パターン上に
設けられている。このバンプ１０ａは上述した同時焼成
法によっても作成できるが、マザーボード１２上に形成
された配線パターン１８をまず焼成した後、上記したバ
ンプ印刷用版材及びバンプ形成用ペーストを用いてバン
プを印刷した後、８００〜９００℃程度の温度で焼成す
ることによっても作成できる。このように、配線パター
ン１８及びマザーボード１２の焼成をバンプの焼成と別
に行う方法を以下では非同時焼成法と呼ぶ。
非同時焼成法では、同時焼成法に比較して低温でバンプ
を焼成できる。このため、バンプ形成用ペーストに添加
されるガラス質粉は低融点のホウ珪酸ガラスであっても
よい。ガラス質粉の一例を上げると５重量で、Ａｔ２０
３９．１チ 。
を焼成できる。このため、バンプ形成用ペーストに添加
されるガラス質粉は低融点のホウ珪酸ガラスであっても
よい。ガラス質粉の一例を上げると５重量で、Ａｔ２０
３９．１チ 。
５ｉｎ２５６．５ ％、 ＣａＯ８，０％、Ｐｂ０１７
．２％、 ＭｇＯ０，６％、 Ｎａ２Ｏ２，４％、 Ｋ
２Ｏ１，７％、及びＢ２０，４．５％のガラスが使用で
きる。尚、タングステンに対するガラス質粉の混合比率
は同時焼成法の場合と同様である。
．２％、 ＭｇＯ０，６％、 Ｎａ２Ｏ２，４％、 Ｋ
２Ｏ１，７％、及びＢ２０，４．５％のガラスが使用で
きる。尚、タングステンに対するガラス質粉の混合比率
は同時焼成法の場合と同様である。
以上説明した実施例では、タングステンを導体金属とし
て使用したが、モリブデン、マンガン、銀、パラジウム
等が使用できる。
て使用したが、モリブデン、マンガン、銀、パラジウム
等が使用できる。
本発明によれば、多数のバンプを同時に且つ確実に製作
できるため、安価な基板を得ることができる。また、バ
ンプの高さにバラツキが少ないため、半田付を容易に行
なえ、半田付後の信頼性を上昇させることができる。更
に、バンプを有する基板は半導体収納用容器であっても
よい。
できるため、安価な基板を得ることができる。また、バ
ンプの高さにバラツキが少ないため、半田付を容易に行
なえ、半田付後の信頼性を上昇させることができる。更
に、バンプを有する基板は半導体収納用容器であっても
よい。
第１図は本発明に係るバンプを説明するための断面図、
第２図は本発明の一実施例に係るバンプ付基板の一部を
示す斜視図、第３図は本発１１− 明の他の実施例に係るバンプ付基板の一部を示す斜視図
、及び第４図は本発明の更に他の実施例に係るバンプ付
基板の一部を示す斜視図である。 記号の説明 １０：バンプ １１：チップキャリア １２：マザーボ
ード １３：側面溝部 １４：電極パッド１６：パッド
１７：スルーホール １８：配線パタ１２− ′ｌ ）ａ
第２図は本発明の一実施例に係るバンプ付基板の一部を
示す斜視図、第３図は本発１１− 明の他の実施例に係るバンプ付基板の一部を示す斜視図
、及び第４図は本発明の更に他の実施例に係るバンプ付
基板の一部を示す斜視図である。 記号の説明 １０：バンプ １１：チップキャリア １２：マザーボ
ード １３：側面溝部 １４：電極パッド１６：パッド
１７：スルーホール １８：配線パタ１２− ′ｌ ）ａ
Claims (1)
- 【特許請求の範囲】 １、−表面上に、外部取付用突起として役立つバンプを
形成した基板において、前記バンプが導電性材料と非導
電性材料とを含んでいることを特徴とするバンプ付基板
。 ２、−表面上に、バンプを有するバンプ付基板の製作法
において、導電性の金属粉に、非導電性のガラス質粉を
混入させたバンプ形成用ペーストを用意し、所定の厚さ
を有する製版部材を用いて、前記ペーストを前記−表面
上に印刷して前記バンプを製作することを特徴とするバ
ンプ付基板の製作法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3528084A JPS60180151A (ja) | 1984-02-28 | 1984-02-28 | バンプ付基板及びその製作法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3528084A JPS60180151A (ja) | 1984-02-28 | 1984-02-28 | バンプ付基板及びその製作法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60180151A true JPS60180151A (ja) | 1985-09-13 |
| JPH0345900B2 JPH0345900B2 (ja) | 1991-07-12 |
Family
ID=12437367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3528084A Granted JPS60180151A (ja) | 1984-02-28 | 1984-02-28 | バンプ付基板及びその製作法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180151A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235597A (ja) * | 1985-08-08 | 1987-02-16 | 日本電気株式会社 | 配線基板 |
| JPS62282490A (ja) * | 1986-05-30 | 1987-12-08 | シャープ株式会社 | 部品の端子接続方法 |
| US6383327B1 (en) * | 1986-12-24 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Conductive pattern producing method |
-
1984
- 1984-02-28 JP JP3528084A patent/JPS60180151A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235597A (ja) * | 1985-08-08 | 1987-02-16 | 日本電気株式会社 | 配線基板 |
| JPS62282490A (ja) * | 1986-05-30 | 1987-12-08 | シャープ株式会社 | 部品の端子接続方法 |
| US6383327B1 (en) * | 1986-12-24 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Conductive pattern producing method |
| US7288437B2 (en) | 1986-12-24 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Conductive pattern producing method and its applications |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345900B2 (ja) | 1991-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0240746B1 (en) | Metal layers for use in electronic circuit interconnection system | |
| US4336551A (en) | Thick-film printed circuit board and method for producing the same | |
| KR100287393B1 (ko) | 기판용 부착 패드 및 땜납 상호접속부의 형성방법 | |
| US5838069A (en) | Ceramic substrate having pads to be attached to terminal members with Pb-Sn solder and method of producing the same | |
| KR20010023027A (ko) | 범프 전극 형성 방법 및 반도체 장치 제조 방법 | |
| JP2001210749A (ja) | バンプ電極付き配線基板およびその製造方法 | |
| JPS60180151A (ja) | バンプ付基板及びその製作法 | |
| JPS583962A (ja) | 応力のないニツケル層を与える方法 | |
| WO1997030461A1 (en) | Resistor network in ball grid array package | |
| JPS5836500B2 (ja) | Ｉｃ用セラミック基板の製造法 | |
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| JP3252758B2 (ja) | 配線基板及びその製造方法 | |
| JP2698517B2 (ja) | バンプ付基板 | |
| JPH05267496A (ja) | セラミックス配線基板の製造方法 | |
| JP3117967B2 (ja) | 多層セラミックス基板 | |
| JP2916011B2 (ja) | セラミック基板のパッド作成方法 | |
| JPH0736428B2 (ja) | セラミック基板 | |
| JPH0484494A (ja) | 多層回路基板 | |
| JPS62216348A (ja) | 半導体素子用パツケ−ジ及びその製造法 | |
| JPH08153750A (ja) | 電子デバイス組立体およびその製造方法 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JPH0353793B2 (ja) | ||
| JPH11135671A (ja) | 導電性バンプの形成方法、半導体装置および実装回路装置 | |
| JPS609146A (ja) | リ−ドレスチツプキヤリア基板の形成方法 | |
| JPS63124557A (ja) | ハイブリツドｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |