JP2911257B2 - オンスクリーン表示装置 - Google Patents

オンスクリーン表示装置

Info

Publication number
JP2911257B2
JP2911257B2 JP3158986A JP15898691A JP2911257B2 JP 2911257 B2 JP2911257 B2 JP 2911257B2 JP 3158986 A JP3158986 A JP 3158986A JP 15898691 A JP15898691 A JP 15898691A JP 2911257 B2 JP2911257 B2 JP 2911257B2
Authority
JP
Japan
Prior art keywords
character
data
address
display
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3158986A
Other languages
English (en)
Other versions
JPH0514828A (ja
Inventor
隆雄 水野
仁宏 藤山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP3158986A priority Critical patent/JP2911257B2/ja
Priority to CA002072343A priority patent/CA2072343C/en
Priority to US07/904,700 priority patent/US5343307A/en
Publication of JPH0514828A publication Critical patent/JPH0514828A/ja
Application granted granted Critical
Publication of JP2911257B2 publication Critical patent/JP2911257B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はオンスクリーン表示装
置に関し、特にたとえばＴＶ，ＶＴＲあるいはビデオデ
ィスク等の画像表示装置においてモニタＴＶ画面上にチ
ャネル番号，タイマ予約時刻などを示す文字ないしキャ
ラクタを表示する、オンスクリーン表示装置に関する。
【０００２】
【従来の技術】この種のオンスクリーン表示装置におい
ては、キャラクタメモリ（ＲＯＭ）に必要なキャラクタ
のフォントデータを予めストアしておき、ユーザやマイ
クロコンピュータの指定に従ってそのフォントデータを
順次読み出してビデオ信号に変換し、ＴＶ映像信号に重
畳して表示するようにしている。従来よく知られている
オンスクリーン表示装置では、１文字ないしキャラクタ
毎にマイクロコンピュータがキャラクタメモリのアドレ
スを指定し、１文字ないしキャラクタ毎にキャラクタメ
モリからフォントデータを読み出す。
【０００３】
【発明が解決しようとする課題】従来のオンスクリーン
表示装置では、或る文章ないし文字列をオンスクリーン
表示する場合、その文章を構成する一連のキャラクタの
キャラクタデータをマイクロコンピュータのＲＯＭに予
め書き込んでおいて、それを１キャラクタ毎に読み出し
てキャラクタメモリに与えるので、マイクロコンピュー
タのメモリ容量が増大するばかりでなく、キャラクタ順
次にキャラクタメモリを読み出すためのマイクロコンピ
ュータの負担が大きい。また、各キャラクタ毎にキャラ
クタデータを出力し、ＴＶ画面全体たとえば１２行×２
４文字のすべてのキャラクタのキャラクタデータを表示
メモリに書き込んだ段階でオンスクリーン表示されるの
で、オンスクリーン表示される速度が遅く、ユーザのキ
ー操作と同期しないので、操作性に問題があった。
【０００４】それゆえに、この発明の主たる目的は、マ
イクロコンピュータないしＣＰＵの負担を軽減できる、
オンスクリーン表示装置を提供することである。この発
明の他の目的は、表示速度を早くできる、オンスクリー
ン表示装置を提供することである。
【０００５】
【課題を解決するための手段】この発明は、簡単にいえ
ば、キャラクタメモリから各キャラクタのフォントデー
タを読み出してオンスクリーン表示するオンスクリーン
表示装置であって、一連のキャラクタからなる文字列の
キャラクタデータを一連のアドレスに固定的にストアす
るラインメモリ、文字列を構成する先頭キャラクタのキ
ャラクタデータがストアされているラインメモリの一連
のアドレスの先頭アドレスを指定するアドレス指定手
段、ディスプレイ画面上の位置データを発生する位置デ
ータ発生手段、位置データ発生手段からの位置データに
基づいて、文字列をディスプレイの表示位置に表示する
タイミングでラインメモリの先頭アドレスを含む一連の
アドレスから一連のキャラクタデータを読み出す第１の
読出手段、一連のキャラクタデータに基づいてキャラク
タメモリから一連のキャラクタのフォントデータを読み
出す第２の読出手段、およびフォントデータをビデオ信
号に変換する変換手段を備える、オンスクリーン表示装
置である。
【０００６】
【作用】キャラクタメモリには必要なキャラクタのフォ
ントデータが予めストアされている。また、たとえば複
数の文字列が予めラインメモリにストアされていて、各
文字列は複数の連続するキャラクタを含む。このライン
メモリにストアされるキャラクタデータはそのキャラク
タのフォントデータがストアされているキャラクタメモ
リのアドレスである。マイクロコンピュータないしＣＰ
Ｕからは、或る文字列をオンスクリーン表示するとき、
その文字列の先頭のキャラクタのキャラクタデータがス
トアされているラインメモリのアドレス（先頭アドレ
ス）をたとえばコントロールバスを通して表示メモリ
（ＲＡＭ）にストアする。位置データ発生手段を構成す
るたとえばＨ位置カウンタおよびＶ位置カウンタはモニ
タＴＶ画面上の位置データを発生する。第１の読出手段
を構成するデコーダでは位置データによってどのタイミ
ングでフォントデータを読み出すべきかを知ることがで
きるので、位置データに基づいて、たとえばマイクロコ
ンピュータによって指定されるディスプレイの表示位置
に文字列を表示できるタイミングでラインメモリの先頭
アドレスを含む一連のアドレスから一連のキャラクタデ
ータを読み出す。したがって、そのタイミングでライン
メモリの先頭アドレスから順次キャラクタデータが読み
出され、第２の読出手段によってキャラクタメモリから
上述の文字列を構成する一連のキャラクタのフォントデ
ータが順次自動的に読み出される。そして、そのフォン
トデータがビデオ信号出力回路に与えられ、ビデオ信号
に変換される。
【０００７】
【発明の効果】この発明によれば、マイクロコンピュー
タないしＣＰＵがラインメモリの先頭アドレスを指定す
るだけで一連のキャラクタからなる文字列がオンスクリ
ーン表示されるので、従来のように１文字ないしキャラ
クタ毎にマイクロコンピュータがキャラクタメモリのア
ドレスを指定するものに比べて、その負担が飛躍的に軽
減され得る。しかも、マイクロコンピュータのメモリに
は先頭アドレスを示すデータだけをストアすればよいの
で、そのメモリ容量の削減が可能となる。マイクロコン
ピュータ等によって先頭アドレスを指定するだけで一連
のキャラクタが順次かつ自動的にオンスクリーン表示さ
れるので、表示速度が速くなる。
【０００８】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【０００９】
【実施例】図１に示すオンスクリーン表示装置１０はた
とえば三洋電機株式会社製の集積回路“ＬＣ７４７０”
のようなチップで構成されるオンスクリーン表示制御回
路１２を含む。このオンスクリーン表示制御回路１２に
はコントロールバス１６を介してＣＰＵ１４からコント
ロール信号あるいはコントロールデータが与えられる。
すなわち、コントロールバスは３線式のシリアルバスで
あり、それぞれＳＩＮ(Serial Data Input) ，ＣＳ（チ
ップセレクト信号）およびＳＣＬＫを入力制御回路１８
に与える。ＳＩＮとしては、先に８ビットのアドレスが
入力され、それにたとえば１６ビットのデータが後続す
る。そして、チップセレクト信号はＳＩＮのデータの期
間を指定するアクティブローの信号であり、ＳＣＬＫは
クロックである。
【００１０】入力制御回路１８は、シリアルデータ入力
ＳＩＮに含まれるアドレスおよびデータをビット並列デ
ータに変換し、それぞれ、アドレス制御回路２０および
データ制御回路２２に与える。たとえば、アドレスが
“１”のときそれに１つだけデータが後続すれば、その
ままアドレス制御回路２０には“１”が与えられる。し
かしながら、１つのアドレスに複数のデータが後続する
なら、入力制御回路１８では、第２番目以降のデータに
対しては順次インクリメントしたアドレスをアドレス制
御回路２０に与える。このアドレス制御回路２０は表示
用ＲＡＭ２６のアドレスを指定し、データ制御回路２２
はその表示用ＲＡＭ２６に可変キャラクタコード，ライ
ンＲＯＭアドレスあるいは表示制御コードを書き込む。
すなわち、デコーダ２４がアドレス制御回路２０からの
アドレスに従ってデータ制御回路２２からのデータを表
示用ＲＡＭ２６に書き込むとともに、ラインＲＯＭ２８
からのデータの読出を指示するビット並列データを出力
する。
【００１１】表示用ＲＡＭ２６は図２に示すようなメモ
リ構成を有し、アドレス“０００ｈ−０ＡＦｈ”が表示
用メモリ領域を構成し、アドレス“０Ｂ０ｈ−０ＢＢ
ｈ”がラインＲＯＭ２８のアドレスを指定するアドレス
ストア領域であり、アドレス“０ＢＣｈ−０ＢＦｈ”が
表示制御データをストアする制御領域を構成する。表示
用メモリ領域には、ユーザからの指定に従ってＣＰＵ１
４によって指定される可変キャラクタ（タイマ予約時刻
やチャネル番号等のように固定的な文章に含まれる変
数）のキャラクタデータがデータビットＤＡ０−ＤＡ６
に書き込まれる。この表示用ＲＡＭ２６は、デコーダ２
４から与えられる並列データに基づいて読み出される
が、ラインＲＯＭ２８によって変数ないし可変キャラク
タが含まれることが指示されたときには、データビット
ＤＡ０−ＤＡ６のキャラクタデータが読み出される。
【００１２】ラインＲＯＭ２８には、図３および図４で
示すキャラクタコードが予め固定的にストアされる。す
なわち、ラインＲＯＭ２８は“０００ｈ−５ＦＦｈ”の
アドレスを有し、モニタＴＶ５４の画面上の１行分のキ
ャラクタのキャラクタコード（キャラクタＲＯＭ３２の
アドレス）を一連のアドレスに書き込んでいる。なお、
そのれぞれの一連のアドレスの先頭アドレスが図３およ
び図４において「網かけ」されている。たとえば、アド
レス“０００ｈ−０１７ｈ”には“ＰＵＳＨ□ＮＵＭＢ
ＥＲ□ＴＯ□ＳＥＬＥＣＴ□□□”の文章がストアされ
る。この場合の先頭アドレスは“０００ｈ”であり、記
号□はスペースを示す。このようにして、一連のアドレ
スの先頭アドレスを指定することによって、自動的に、
２４文字（１行分）のキャラクタのキャラクタコードが
このラインＲＯＭ２８から読み出される。
【００１３】また、アドレス“５４Ｅｈ−５５７ｈ”に
は“□□□□□ＴＩＭＥ□？？：？？□？？□”の文章
がストアされている。この場合の先頭アドレスは“５４
Ｅｈ”であり、記号？はその部分に前述の変数ないし可
変キャラクタが表示されるべきことを示す。この記号？
がラインＲＯＭ２８にストアされているときには、キャ
ラクタＲＯＭ３２のアドレスとしては表示用ＲＡＭ２６
にストアされているキャラクタコードがそのままデコー
ダ３０に与えられることになる。すなわち、ラインＲＯ
Ｍ２８の記号？の位置には参照するデータがラインＲＯ
Ｍ２８なのか表示用ＲＡＭ２６なのかを示すフラグが
「１」として設定されているので、デコーダ３０はその
位置では表示用ＲＡＭ２６からのデータを読み出してキ
ャラクタＲＯＭ３２に与える。ただし、記号？が連続す
る場合には、ＣＰＵ１４がユーザの操作に従って記号？
の数だけ変数ないし可変キャラクタを表示用ＲＡＭ２６
の順次のアドレスに書き込んでおく。そして、表示用Ｒ
ＡＭ２６のアドレスはデコーダ３０によって自動的にイ
ンクリメントされるので、たとえば“？？”で示される
２つの変数ないし可変キャラクタのキャラクタコードが
順番に表示用ＲＡＭ２６から読み出される。すなわち、
デコーダ３０は表示用ＲＡＭ２６からの可変キャラクタ
のキャラクタコードあるいはラインＲＯＭ２８からの一
連のキャラクタコードに従ってキャラクタＲＯＭ３２か
らそのキャラクタのフォントデータを読み出す。
【００１４】なお、ラインＲＯＭ２８には、図３および
図４に示すように、或るラインの終わりとつぎのライン
の始めとが共通の単語（キャラクタ）あるいはスペース
などの場合、その部分を共通に使用できるようにして、
ラインＲＯＭ２８の容量の削減を可能にしている。さら
に、ラインＲＯＭ２８には、「英語」以外に「フランス
語」や「スペイン語」の文章も表示可能なようにキャラ
クタＲＯＭ３２の一連のアドレスがストアされているの
で、必要に応じてそれらをオンスクリーン表示すること
もできる。ただし、各国語で共通する文章があれば、そ
れを共用してメモリ容量を少なくするように工夫してい
る。
【００１５】キャラクタＲＯＭ３２は図５に示すよう
に、各アドレスに各キャラクタのフォントデータを固定
的にストアしている。そして、キャラクタＲＯＭ３２か
ら出力されたフォントデータはシフトレジスタ３４によ
ってビットシリアルデータに変換され、ビデオ信号出力
回路３６に与えられる。このビデオ信号出力回路３６に
は、たとえばＴＶ３８のような外部ビデオ信号発生回路
からのビデオ信号が与えられ、このビデオ信号出力回路
３６では、シフトレジスタ３４から出力されるオンスク
リーン表示のためのフォントデータに従ったビデオ信号
とＴＶ３８からのビデオ信号とを重畳してモニタＴＶ５
４に与える。
【００１６】ＴＶ３８からのコンポジットビデオ信号
は、さらに、同期分離回路４０に与えられる。同期分離
回路４０ではそのコンポジットビデオ信号から垂直同期
信号Ｖｓｙｎｃおよび水平同期信号Ｈｓｙｎｃを分離
し、タイミングジェネレータ４２に与える。このタイミ
ングジェネレータ４２には、さらに、表示用発振回路４
４からのドットクロックおよび同期信号発生回路４６か
らの同期用クロックが与えられる。そして、タイミング
ジェネレータからは同期信号ＶｓｙｎｃおよびＨｓｙｎ
ｃならびに１ドットのクロックが出力される。カウンタ
回路４８はＨ位置カウンタ５０およびＶ位置カウンタ５
２を含み、Ｈ位置カウンタ５０は水平同期信号Ｈｓｙｎ
ｃによってリセットされ、ドットクロックをカウントし
て、１行（２４文字）のどの位置かを示すＨ位置データ
を出力する。同じように、Ｖ位置カウンタ５２は垂直同
期信号Ｖｓｙｎｃによってリセットされ、水平同期信号
Ｈｓｙｎｃをカウントして、１２行のどの位置かを示す
Ｖ位置データを出力する。このＨ位置データおよびＶ位
置データはそれぞれポインタとしてデコーダ２４および
３０に与えられる。
【００１７】デコーダ２４では、カウンタ回路４８から
出力される位置データすなわちＨ位置データおよびＶ位
置データの上位ビットを参照して、そのときのモニタＴ
Ｖ５４の画面上の表示位置が１２行のどの位置で２４文
字のどれであるかを検出することができる。したがっ
て、デコーダ２４では、表示用ＲＡＭ２６の行アドレス
がわかる。そのアドレスにストアされているラインＲＯ
Ｍ２８の先頭アドレスのデータが読み出される。一方、
Ｈ位置カウンタ５０からのＨ位置データは、デコーダ２
４を介してラインＲＯＭ２８に与えられる。したがっ
て、ラインＲＯＭ２８からは、そのＨ位置データおよび
表示用ＲＡＭ２６から読み出された先頭アドレスとに基
づいて、１行（２４文字）内の対応するキャラクタのキ
ャラクタＲＯＭ３２のアドレスがデコーダ３０に与えら
れることになる。
【００１８】図１の実施例の動作の概略は図６に示すと
おりである。簡単に説明すると、最初に、表示モードを
決定する。表示モードとしては、モード０（表示な
し），モード１（図７に示すメニュ），モード２（図８
に示す時刻設定）およびモード３（図９に示す予約時刻
設定）等が考えられ得る。ついで、ＣＰＵ１４は表示制
御データを出力する。すなわち、ＣＰＵ１４は図２に示
す表示用ＲＡＭ２６の制御領域に表示位置，キャラクタ
サイズ，ブリンク（点滅）の周期等を制御する制御デー
タをコントロールバス１６を通して書き込む。つぎに、
表示用ＲＡＭ２６のデータを出力する。上述の４つのモ
ードの各々においては変数ないし可変キャラクタの数は
一定とする。たとえば、モード０および１においては
「０」であり、モード２では「１８」であり、モード３
では「４６」である。
【００１９】モード２においては、図８に示す画面から
図１０に示す画面に変化する場合、第７行目は「文字な
し」から３つの可変キャラクタを含むように変化する。
したがって、図８の画面を表示するときには、ラインＲ
ＯＭ２８の先頭アドレス“４Ｆ６ｈ”で始まる文章を割
り当てる。図４を参照すると、先頭アドレス“４Ｆ６
ｈ”で始まる文章は“？？？□□□□□□□□□□□□
□”がストアされているので、３つの変数ないし可変キ
ャラクタを含む。したがって、図１０に示す画面を表示
するときには、その記号？の部分にスペースを表示する
ように、表示用ＲＡＭ２６にスペースのキャラクタデー
タを書き込めばよい。そして、図１０に示す画面を表示
する場合には、同じ表示用ＲＡＭ２６のアドレスに可変
キャラクタのキャラクタデータを書き込めば、図１０の
画面を表示するときの過渡的なちらつきは生じない。た
だし、図７〜図１０において、完全に文字なしの行には
ラインＲＯＭ２８のアドレス“４Ｆ９ｈ”で始まる文章
“□□□□□□□□□□□□□□□□□□□□□□□
□”を割り当てる（図４参照）。
【００２０】モード３においては、図９に示す画面から
図１１に示す画面に変化する場合、第７行目の可変キャ
ラクタの数が変化するので上述と同様の処理をしてい
る。このようにすれば、図１１の第１０行目に表示して
いる現在時刻および日付の表示用ＲＡＭ２６のアドレス
は変化しない。すなわち、第３４キャラクタから第４６
キャラクタを一定にしている。したがって、図９の画面
から図１１の画面に変化する場合でも、表示用ＲＡＭ２
６のアドレスが変化しないので、過渡状態の表示のちら
つきは生じない。
【００２１】最後に、各表示モードおよび表示状態に合
わせて、ラインＲＯＭ２８の先頭アドレスを指定して、
各行の一連の文章を構成するキャラクタのキャラクタＲ
ＯＭ３２のアドレスをラインＲＯＭ２８から読み出し、
各フォントデータをキャラクタＲＯＭ３２から読み出
す。具体的に、図８に示す“ＣＬＯＣＫ ＳＥＴＴＩＮ
Ｇ”の文章をオンスクリーン表示する場合の動作を説明
する。まず、この場合変数ないし可変キャラクタを含ま
ないので、ＣＰＵ１４は、コントロールバス１６を通し
て、“ＣＬＯＣＫＳＥＴＴＩＮＧ”の文章を構成するキ
ャラクタのキャラクタコードがストアされている一連の
アドレスの先頭アドレス“４０２”をオンスクリーン表
示制御回路１２に入力する。入力制御回路１８，アドレ
ス制御回路２０およびデータ制御回路２２によってこの
アドレスデータが表示用ＲＡＭ２６内のＲＯＭアドレス
領域の第１行目にストアされる。
【００２２】つぎに、ＣＰＵ１４から表示を指示するコ
ードが転送されると、カウンタ回路４８からの位置デー
タで示される表示位置に該当のキャラクタが表示され得
るようなタイミングでキャラクタＲＯＭ３０からフォン
トデータが読み出されるように、デコーダ３０がライン
ＲＯＭ２８の一連のアドレスからキャラクタコードを読
み出す。たとえば、第１行目の第１文字のタイミングで
は、ラインＲＯＭ２８の上述の先頭アドレス“４０２”
からキャラクタ“Ｃ”のフォントデータがストアされて
いるキャラクタＲＯＭ３０のアドレス“１０２ｈ”（図
５参照）が読み出される。第２文字目のタイミングで
は、デコーダ３０はラインＲＯＭ２８の次のアドレス
“４０３”からキャラクタ“Ｌ”のフォントデータがス
トアされているキャラクタＲＯＭ３０のアドレス“１０
Ｂｈ”（図５参照）を読み出す。以下同様である。
【００２３】図８の第３行目に示す“ＴＩＭＥ １２：
００ＡＭ”の文章をオンスクリーン表示する場合、変数
ないし可変キャラクタを含むので、ＣＰＵ１４は、この
可変キャラクタ「１２００ＡＭ」を示すキャラクタＲＯ
Ｍ３０のアドレスをキャラクタ毎にバッファ（図示せ
ず）にストアする。そして、コントロールバス１６を通
して、“ＴＩＭＥ １２：００ＡＭ”の文章を構成する
キャラクタのキャラクタコードがストアされている一連
のアドレスの先頭アドレス“５４Ｅｈ”をオンスクリー
ン表示制御回路１２に入力する。入力制御回路１８，ア
ドレス制御回路２０およびデータ制御回路２２によって
このアドレスデータが表示用ＲＡＭ２６内のＲＯＭアド
レス領域の第３行目にストアされる。そして、ＣＰＵ１
４は、可変キャラクタのキャラクタコードを同様に順次
転送する。このキャラクタコードが表示用ＲＡＭ２６の
表示メモリ領域にストアされる。したがって、表示用Ｒ
ＡＭ２６には「１２００ＡＭ」を示すキャラクタＲＯＭ
３０のアドレス列がストアされる。
【００２４】つぎに、ＣＰＵ１４から表示を指示するコ
ードが転送されると、カウンタ回路４８からの位置デー
タで示される表示位置に該当のキャラクタが表示され得
るようなタイミングでキャラクタＲＯＭ３０からフォン
トデータが読み出されるように、デコーダ３０がライン
ＲＯＭ２８の一連のアドレスからキャラクタコードを読
み出す。たとえば、第３行目の第１文字のタイミングで
は、ラインＲＯＭ２８の上述の先頭アドレス“５４Ｅ
ｈ”の記号□が参照される。この記号□はスペースを表
すため、キャラクタＲＯＭ３２からはフォントデータは
出力されない。これが第５文字目まで続き、第６文字か
ら第９文字目では「ＴＩＭＥ」のフォントデータが順次
出力される。第１１文字目は変数「１」であるため、デ
コーダ２４がそのタイミングを検知して、表示用ＲＡＭ
２６に先に説明したようにしてストアされている「１」
のフォントデータがストアされているキャラクタＲＯＭ
３２のアドレス“００１ｈ”を表示用ＲＡＭ２６から読
み出して、デコーダ３０に与える。したがって、デコー
ダ３０は、ラインＲＯＭ２８から与えられたときと同様
に、キャラクタＲＯＭ３２から「１」のフォントデータ
を読み出す。以下同様である。ただし、何番目の変数な
いし可変キャラクタであるかは記号？を参照すればわか
る。
【００２５】なお、先に説明したように、たとえば図９
の第７行目は「文字なし」の行であるが、ラインＲＯＭ
２８の先頭アドレス“４Ｆ６ｈ”が指定される。この先
頭アドレスで始まる文章には３つの変数記号？がストア
されているが、この場合にはそれはダミーとして用いら
れる。したがって、ＣＰＵ１４は、ダミーの記号？に対
しては、スペースを示すキャラクタコードを表示用ＲＡ
Ｍ２６に書き込むことになる。そして、図１１に示す画
面では第７行目に３つの変数ないし可変キャラクタが含
まれるので、この場合には、ＣＰＵ１４はその変数ない
し可変キャラクタのキャラクタコードを表示用ＲＡＭ２
６に書き込む。図９の第７行と図１１の第７行とは同じ
ようにみかけ上３つの変数ないし可変キャラクタを含
み、ＣＰＵ１４が同じ表示用ＲＡＭ２６のアドレスにそ
れぞれスペースや本当の変数ないし可変キャラクタを書
き込むので、表示用ＲＡＭ２６のアドレスは変化せず、
したがって、画面が図９から図１１に変化するときにも
過渡的な表示のちらつきはない。
【図面の簡単な説明】
【図１】この発明の一実施例を示すブロック図である。
【図２】図１に示す表示用ＲＡＭのメモリマップの一例
を示す図解図である。
【図３】図１に示すラインＲＯＭの一部を示す図解図で
ある。
【図４】図１に示すラインＲＯＭの他の部分を示す図解
図である。
【図５】図１に示すキャラクタＲＯＭの一例を示す図解
図である。
【図６】図１の実施例の動作を示すフロー図である。
【図７】メニュ画面を示す図解図である。
【図８】時刻設定画面を示す図解図である。
【図９】タイマ予約時刻設定画面を示す図解図である。
【図１０】図８から変化した時刻設定画面を示す図解図
である。
【図１１】図９から変化したタイマ予約時刻設定画面を
示す図解図である。
【符号の説明】
１０ …オンスクリーン表示装置 １２ …オンスクリーン表示制御回路 １４ …ＣＰＵ １６ …コントロールバス ２４，３０ …デコーダ ２６ …表示用ＲＡＭ ２８ …ラインＲＯＭ ３２ …キャラクタＲＯＭ ４８ …カウンタ回路

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】キャラクタメモリから各キャラクタのフォ
    ントデータを読み出してオンスクリーン表示するオンス
    クリーン表示装置であって、一 連のキャラクタからなる文字列のキャラクタデータを
    一連のアドレスに固定的にストアするラインメモリ、 前記文字列を構成する先頭キャラクタのキャラクタデー
    タがストアされている前記ラインメモリの前記一連のア
    ドレスの先頭アドレスを指定するアドレス指定手段、 ディスプレイ画面上の位置データを発生する位置データ
    発生手段、 前記位置データ発生手段からの前記位置データに基づい
    て、前記文字列を前記ディスプレイの表示位置に表示す
    るタイミングで前記ラインメモリの前記先頭アドレスを
    含む前記一連のアドレスから一連のキャラクタデータを
    読み出す第１の読出手段、 前記一連のキャラクタデータに基づいて前記キャラクタ
    メモリから前記一連のキャラクタのフォントデータを読
    み出す第２の読出手段、 および前記フォントデータをビ
    デオ信号に変換する変換手段を備える、オンスクリーン
    表示装置。
  2. 【請求項２】前記ラインメモリの少なくとも１つの文字
    列は少なくとも１つの可変キャラクタを示す特定キャラ
    クタのキャラクタデータを含み、さらに前記可変キャラ
    クタのキャラクタデータをストアするメモリ、 前記ラインメモリの前記特定キャラクタのキャラクタデ
    ータを参照して前記メモリから読み出される前記キャラ
    クタデータに従って前記キャラクタメモリから前記可変
    キャラクタのフォントデータを読み出す第３の読出手段
    を備える、請求項１記載のオンスクリーン表示装置。
  3. 【請求項３】前記可変キャラクタはダミーキャラクタを
    含み、前記表示メモリは前記ダミーキャラクタに対応し
    てスペースを示すキャラクタデータをストアする、請求
    項２記載のオンスクリーン表示装置。
JP3158986A 1991-06-28 1991-06-28 オンスクリーン表示装置 Expired - Fee Related JP2911257B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3158986A JP2911257B2 (ja) 1991-06-28 1991-06-28 オンスクリーン表示装置
CA002072343A CA2072343C (en) 1991-06-28 1992-06-26 On-screen display apparatus
US07/904,700 US5343307A (en) 1991-06-28 1992-06-26 On-screen display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3158986A JP2911257B2 (ja) 1991-06-28 1991-06-28 オンスクリーン表示装置

Publications (2)

Publication Number Publication Date
JPH0514828A JPH0514828A (ja) 1993-01-22
JP2911257B2 true JP2911257B2 (ja) 1999-06-23

Family

ID=15683722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3158986A Expired - Fee Related JP2911257B2 (ja) 1991-06-28 1991-06-28 オンスクリーン表示装置

Country Status (3)

Country Link
US (1) US5343307A (ja)
JP (1) JP2911257B2 (ja)
CA (1) CA2072343C (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0720362A3 (en) * 1994-12-29 2000-12-13 Thomson Consumer Electronics, Inc. Television on-screen display system utilizing text data compression
KR100207316B1 (ko) * 1996-08-06 1999-07-15 윤종용 화면상의 정보표시 장치
JP2001309265A (ja) * 2000-04-18 2001-11-02 Nec Mitsubishi Denki Visual Systems Kk オンスクリーンディスプレイ装置
WO2007083597A1 (ja) * 2006-01-17 2007-07-26 Matsushita Electric Industrial Co., Ltd. 信号処理装置および光ディスク装置
US8854019B1 (en) 2008-09-25 2014-10-07 Rf Micro Devices, Inc. Hybrid DC/DC power converter with charge-pump and buck converter
US9166471B1 (en) 2009-03-13 2015-10-20 Rf Micro Devices, Inc. 3D frequency dithering for DC-to-DC converters used in multi-mode cellular transmitters
US8315576B2 (en) 2009-05-05 2012-11-20 Rf Micro Devices, Inc. Capacitive compensation of cascaded directional couplers
US8548398B2 (en) 2010-02-01 2013-10-01 Rf Micro Devices, Inc. Envelope power supply calibration of a multi-mode radio frequency power amplifier
US8538355B2 (en) 2010-04-19 2013-09-17 Rf Micro Devices, Inc. Quadrature power amplifier architecture
US8942650B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. RF PA linearity requirements based converter operating mode selection
US9184701B2 (en) 2010-04-20 2015-11-10 Rf Micro Devices, Inc. Snubber for a direct current (DC)-DC converter
US9008597B2 (en) 2010-04-20 2015-04-14 Rf Micro Devices, Inc. Direct current (DC)-DC converter having a multi-stage output filter
US8892063B2 (en) 2010-04-20 2014-11-18 Rf Micro Devices, Inc. Linear mode and non-linear mode quadrature PA circuitry
US9030256B2 (en) 2010-04-20 2015-05-12 Rf Micro Devices, Inc. Overlay class F choke
US8942651B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. Cascaded converged power amplifier
US9214865B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Voltage compatible charge pump buck and buck power supplies
US9214900B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Interference reduction between RF communications bands
US9362825B2 (en) 2010-04-20 2016-06-07 Rf Micro Devices, Inc. Look-up table based configuration of a DC-DC converter
US8958763B2 (en) 2010-04-20 2015-02-17 Rf Micro Devices, Inc. PA bias power supply undershoot compensation
US8983410B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Configurable 2-wire/3-wire serial communications interface
US9900204B2 (en) * 2010-04-20 2018-02-20 Qorvo Us, Inc. Multiple functional equivalence digital communications interface
US9077405B2 (en) 2010-04-20 2015-07-07 Rf Micro Devices, Inc. High efficiency path based power amplifier circuitry
US8811921B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. Independent PA biasing of a driver stage and a final stage
US9577590B2 (en) 2010-04-20 2017-02-21 Qorvo Us, Inc. Dual inductive element charge pump buck and buck power supplies
US8983407B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Selectable PA bias temperature compensation circuitry
US8811920B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. DC-DC converter semiconductor die structure
US8913971B2 (en) 2010-04-20 2014-12-16 Rf Micro Devices, Inc. Selecting PA bias levels of RF PA circuitry during a multislot burst
US8989685B2 (en) 2010-04-20 2015-03-24 Rf Micro Devices, Inc. Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry
US9553550B2 (en) 2010-04-20 2017-01-24 Qorvo Us, Inc. Multiband RF switch ground isolation
US8831544B2 (en) 2010-04-20 2014-09-09 Rf Micro Devices, Inc. Dynamic device switching (DDS) of an in-phase RF PA stage and a quadrature-phase RF PA stage
US8842399B2 (en) 2010-04-20 2014-09-23 Rf Micro Devices, Inc. ESD protection of an RF PA semiconductor die using a PA controller semiconductor die
US9048787B2 (en) 2010-04-20 2015-06-02 Rf Micro Devices, Inc. Combined RF detector and RF attenuator with concurrent outputs
US8947157B2 (en) 2010-04-20 2015-02-03 Rf Micro Devices, Inc. Voltage multiplier charge pump buck
US9065505B2 (en) 2012-01-31 2015-06-23 Rf Micro Devices, Inc. Optimal switching frequency for envelope tracking power supply

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3786482A (en) * 1972-03-13 1974-01-15 Lexitron Corp Apparatus for generating and displaying characters by tracing continuous strokes
US4079458A (en) * 1976-08-11 1978-03-14 Xerox Corporation High resolution character generator
US4120049A (en) * 1977-06-24 1978-10-10 Scan-Optics, Inc. Line memory
US4122443A (en) * 1977-06-24 1978-10-24 Scan Optics, Inc. Character position detector
US4156238A (en) * 1977-11-25 1979-05-22 Teletype Corporation Display apparatus having variable text row formating
JPS57101887A (en) * 1980-12-16 1982-06-24 Sony Corp Character display
JPS61254980A (ja) * 1985-05-07 1986-11-12 株式会社ピーエフユー 文字フオント転送制御方式
US4924410A (en) * 1986-02-13 1990-05-08 Hitachi, Ltd. Display control method and system
JPH02250161A (ja) * 1988-09-06 1990-10-05 Sharp Corp 入力文字表示方式
JPH0816918B2 (ja) * 1989-04-18 1996-02-21 シャープ株式会社 行抽出方法
US5107259A (en) * 1989-06-12 1992-04-21 Motorola, Inc. Means and method of displaying a message in a plurality of scripts
JPH0317698A (ja) * 1989-06-15 1991-01-25 Matsushita Electric Ind Co Ltd Ｃｒｔ表示用回路装置

Also Published As

Publication number Publication date
CA2072343A1 (en) 1992-12-29
US5343307A (en) 1994-08-30
CA2072343C (en) 2000-08-22
JPH0514828A (ja) 1993-01-22

Similar Documents

Publication Publication Date Title
JP2911257B2 (ja) オンスクリーン表示装置
US4429306A (en) Addressing system for a multiple language character generator
US4404554A (en) Video address generator and timer for creating a flexible CRT display
JP3369591B2 (ja) 文字表示装置
US20040164988A1 (en) On-screen display unit
EP0258825A2 (en) Display control apparatus with improved attribute function
GB2252223A (en) Displaying pictorial and non-pictorial characters
KR900001522B1 (ko) 영상장치에서의 스크로울, 팬닝회로
JP2000227790A (ja) 表示装置、および、そのプログラムが記録された記録媒体
KR100301842B1 (ko) 학습용 티브이의 표시제어장치 및 방법
JP2642350B2 (ja) 表示制御装置
JP2911301B2 (ja) 画面表示装置
KR920010444B1 (ko) 문자표시 시스템
JPS648337B2 (ja)
JPH0213317B2 (ja)
KR890004056B1 (ko) 한글문자 디스플레이를 위한 모드변환 방법 및 회로
JPS5946681A (ja) ユ−ザ定義ｒａｍへのパタ−ン書込装置
JPH02154296A (ja) 映像情報スクロール方式
KR100207453B1 (ko) Osd문자에 테두리를 씌우는 온스크린 디스플레이장치
JPS6143343Y2 (ja)
JPH0245198B2 (ja) Kanjihyojiseigyohoshiki
JPS59160176A (ja) 表示方法制御方式
JPS63189083A (ja) 文字放送受信機
JPH033270B2 (ja)
JPH0324678B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees