JP2903371B2 - 同期システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マスタとシフトレジス
タとを備え、前記マスタからの送信データ、クロック、
並びに前記送信データが有効か否か、或いは前記送信デ
ータの送信が終了した旨を示すデータ有効信号を受信し
て前記マスタと同期して動作するスレーブとを備える同
期システムに係り、特に電源起動時にスレーブ側が独自
に初期設定でき、電源起動時のシフトレジスタ出力が不
定であることによる誤動作を防止した同期システムに関
する。

【０００２】

【従来の技術】従来の同期システムの構成図を図６に示
す。同図において、本従来例の同期システムはマスタ１
とスレーブ１１０とを具備する。マスタ１には少なくと
も外部クロックＣＬＫを供給するクロック源２が備えら
れる。またスレーブ１１０には外部ラッチ信号ＬＡＴ、
外部データＣＩＤ及び外部クロックＣＬＫの入力インタ
フェース１１１、シフトレジスタ２３並びにシフトレジ
スタ２３の出力データに基づいて表示出力する表示装置
２４が備えられる。

【０００３】このような構成の同期システムにおいて
は、マスタ１からスレーブ１１０への外部データＣＩＤ
の送信動作並びにスレーブ１１１側の受信動作は以下の
ような方法で行われる。

【０００４】図６のような構成では、外部ラッチ信号Ｌ
ＡＴは外部データＣＩＤが有効であるか否かを示す。該
外部ラッチ信号ＬＡＴがアクティブである時に外部デー
タＣＩＤは同期した外部クロックＣＬＫに従ってシフト
レジスタ２３に取り込まれ、その後シフトレジスタ２３
からデータが取り出される。

【０００５】また、外部ラッチ信号ＬＡＴの代わりに送
信データの送信が終了した旨を示すストローブ信号を用
いる場合には、外部データＣＩＤが同期した外部クロッ
クＣＬＫに従ってシフトレジスタ２３に取り込まれ、ス
トローブ信号をロード信号としてシフトレジスタ２３か
らデータが取り出される。

【０００６】同期式のデータ通信手法には上記方法以外
にも種々の方法があるが、本手法によれば、１つのマス
タ（送り側）から複数のスレーブ（受け側）にデータ及
びクロックが共通に配られ、ラッチ信号又はストローブ
信号だけを個別に供給する構成にすることで１対多数の
通信が実現でき、省力化、効率化が図れるという利点が
ある。本手法は、同一装置内や同一基板上での一方向信
号伝達によく用いられる手法である。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
同期システムでは電源（外部電源ＩＧ）投入時（起動
時）に、スレーブ１１０のシフトレジスタ２３内部は例
えば低位電位又は不定電位であり、その後マスタ１側か
ら送信データが送られてくるまで表示装置２４の表示出
力が保証されないという問題があった。

【０００８】特に、車両の空調制御装置等に本従来の同
期システムが適用される場合には、マスタ１側から送信
データが送られてくるまで予期できない表示出力となる
ため、誤った判断を促し、製品の信頼性を著しく低下さ
せるという問題があった。

【０００９】本発明は、上記問題点を解決するもので、
マスタからの送信データ、クロック並びに送信データが
有効か否か、或いは送信データの送信が終了した旨を示
すデータ有効信号を受信してスレーブ内のシフトレジス
タに送信データを取り込む同期システムにおいて、電源
起動時にスレーブ側が独自に初期設定でき、電源起動時
のシフトレジスタ出力が不定であることによる誤動作を
防止した同期システムを提供することを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴の同期システムにおいては、マ
スタとシフトレジスタとを備え、前記マスタからの送信
データ、クロック並びに前記送信データが有効か否か、
或いは前記送信データの送信が終了した旨を示すデータ
有効信号を受信して前記マスタと同期して動作するスレ
ーブとを有する同期システムであって、前記スレーブ
は、当該スレーブに供給される外部電源の電圧を検出す
る電源電圧検出部と、前記電源電圧検出部の検出信号を
一定時間遅延する遅延回路部と、前記遅延した検出信号
に基づき前記シフトレジスタの初期化を行うリセット信
号を生成するリセット信号生成部とを有して構成され
る。

【００１１】また、本発明の第２の特徴の同期システム
においては、前記電源電圧検出部はカソードを前記外部
電源側にアノードを接地電位側にそれぞれ接続するツェ
ナーダイオードを有して構成し、前記遅延回路部は前記
検出信号により電荷を蓄積するコンデンサと前記コンデ
ンサの蓄積電荷量に応じて開閉動作を行う第１スイッチ
ング手段とを有して構成し、前記リセット信号生成部は
前記第１スイッチング手段の出力電位に応じて開閉動作
を行う第２スイッチング手段を有して構成される。

【００１２】また、本発明の第３の特徴の同期システム
においては、前記遅延回路部は、前記コンデンサの蓄積
電荷の放電時に放電を促進する放電回路を有して構成さ
れる。

【００１３】また、本発明の第４の特徴の同期システム
においては、前記スレーブは、前記遅延した検出信号に
基づき、前記データ有効信号の前記シフトレジスタへの
供給を制御する入力信号固定部を有して構成される。

【００１４】更に、本発明の第５の特徴の同期システム
においては、前記入力信号固定部は、前記第１スイッチ
ング手段の出力電位に応じて開閉動作を行う第３スイッ
チング手段を有して構成される。

【００１５】

【作用】本発明の第１の特徴の同期システムでは、マス
タからの送信データ、クロック並びに前記送信データが
有効か否か、或いは前記送信データの送信が終了した旨
を示すデータ有効信号を受信してスレーブを前記マスタ
と同期動作させる場合に、前記スレーブ側では電源電圧
検出部により当該スレーブに供給される外部電源の電圧
を検出し、該検出信号を遅延回路部により一定時間だけ
遅延させ、例えば電源起動時にリセット信号生成部によ
って該遅延した検出信号に基づいて前記シフトレジスタ
の初期化を行うリセット信号が生成される。これによ
り、電源起動時にスレーブ側において独自に当該スレー
ブ内のシフトレジスタの内容を初期設定でき、電源起動
時にシフトレジスタの出力が不定であることによる誤動
作が防止できる。

【００１６】また、本発明の第２の特徴の同期システム
では、電源電圧検出部のツェナーダイオードにより外部
電源電圧に応じたツェナー電流を発生させ、該ツェナー
電流により遅延回路部のコンデンサに電荷を蓄積し、前
記コンデンサの蓄積電荷量に応じて第１スイッチング手
段の開閉動作が制御できる。リセット信号生成部では、
前記第１スイッチング手段の出力電位に応じて第２スイ
ッチング手段の開閉動作が制御できる。これにより、電
源投入時からコンデンサに蓄積される電荷が規定量に至
るまでの期間にリセット信号生成部の第２スイッチング
手段を開又は閉状態にして当該スレーブ内のシフトレジ
スタの内容を初期設定する信号をアクティブにするの
で、電源起動時にシフトレジスタの出力が不定であるこ
とによる誤動作が防止できる。

【００１７】また、本発明の第３の特徴の同期システム
では、前記遅延回路部に前記コンデンサの蓄積電荷の放
電時に放電を促進する放電回路を具備したので、外部電
源を閉じた後で即座に外部電源を再投入する場合等にお
いても速やかに初期設定を行い得る状態に戻すことがで
きる。

【００１８】更に、本発明の第４及び第５の特徴の同期
システムでは、前記スレーブの入力信号固定において、
前記遅延した検出信号に基づき前記データ有効信号の前
記シフトレジスタへの供給が制御できる。これにより、
前記シフトレジスタの内容を初期設定する信号がアクテ
ィブである間、前記データ有効信号の前記シフトレジス
タへの供給が制限でき、シフトレジスタの内容が保証で
きる。

【００１９】

【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。

【００２０】図１に本発明の一実施例に係る同期システ
ムの構成図を示す。図１において、図６（従来例）と重
複する部分には同一の符号を附する。

【００２１】同図において、本実施例の同期システムは
マスタ１とスレーブ１０とを具備する。マスタ１からの
送信データ（外部データＣＩＤ）、クロック（外部クロ
ックＣＬＫ）並びに送信データ（ＣＩＤ）が有効か否か
を示すデータ有効信号（外部ラッチ信号ＬＡＴ）を受信
して、スレーブ１０はマスタ１と同期して動作する。マ
スタ１及びスレーブ１０への電源として外部電源ＩＧが
供給される。

【００２２】マスタ１には少なくとも外部クロックＣＬ
Ｋを供給するクロック源２が備えられる。またスレーブ
１０には電源電圧検出部１１、定電圧回路部１２、遅延
回路部１３、ラッチ入力インタフェース１４、リセット
信号生成部１８、入力ドライバ２１及び２２、シフトレ
ジスタ２３、並びに表示装置２４（図示せず）が備えら
れる。

【００２３】電源電圧検出部１１はスレーブ１０に供給
される外部電源ＩＧの電圧を検出する。定電圧回路部１
２は外部電源ＩＧに基づき内部電源（電圧）Ｖｉを生成
する。遅延回路部１３は電源電圧検出部１１の検出信号
を一定時間遅延する。リセット信号生成部１８は遅延し
た検出信号に基づきシフトレジスタ２３の初期化を行う
リセット信号ＲＳＴを生成する。

【００２４】またラッチ入力インタフェース１４は入力
部１５、入力信号固定部１６及び出力部１７から構成さ
れる。入力信号固定部１６は遅延した検出信号に基づき
前記データ有効信号の前記シフトレジスタへの供給を制
御する。

【００２５】入力ドライバ２１は外部データ（シリアル
データ）ＣＩＤを内部データｃｉｄとして駆動される。
入力ドライバ２２は外部クロックＣＬＫを内部クロック
ｃｌｋとして駆動される。

【００２６】シフトレジスタ２３はラッチ入力インタフ
ェース１４からの内部ラッチ信号ｌａｔがアクティブで
ある時に内部データｃｉｄを同期した内部クロックｃｌ
ｋに従って取り込む。

【００２７】更に表示装置２４はシフトレジスタ２３の
出力データＳｏ１〜Ｓｏｎに基づいて表示出力する。

【００２８】図２に、本実施例の同期システムにおける
電源電圧検出部１１、定電圧回路部１２、遅延回路部１
３、ラッチ入力インタフェース１４及びリセット信号生
成部１８の詳細回路図を示す。

【００２９】電源電圧検出部１１はカソードを外部電源
ＩＧ側にアノードを接地電位（ＧＮＤ）側にそれぞれ接
続するツェナーダイオードＺ２と抵抗Ｒ２とから構成さ
れる。電源電圧によりツェナーダイオードＺ２のツェナ
ー電流が変化する。

【００３０】定電圧回路部１２はトランジスタＴｒ１、
ツェナーダイオードＺ３及び抵抗Ｒ３から構成される。
定電圧回路部１２は内部電源電圧Ｖｉを生成して当該ス
レーブ１０内の各構成要素を作動させる。

【００３１】遅延回路部１３は、ツェナー電流により電
荷を蓄積するコンデンサＣ１と、コンデンサＣ１の蓄積
電荷量に応じて開閉動作を行うトランジスタ（第１スイ
ッチング手段）Ｔｒ２と、コンデンサＣ１の蓄積電荷の
放電時に放電を促進するダイオード（放電回路）Ｄ１
と、抵抗Ｒ４及びＲ５とから構成される。

【００３２】リセット信号生成部１８は、トランジスタ
Ｔｒ２のコレクタ出力電位に応じて開閉動作を行うトラ
ンジスタ（第２スイッチング手段）Ｔｒ４と、抵抗Ｒ８
及びＲ９とから構成される。トランジスタＴｒ２がオフ
状態の時はトランジスタＴｒ４がオン状態となってリセ
ット信号ＲＳＴは”Ｌ”レベル出力となり、トランジス
タＴｒ２がオン状態の時はトランジスタＴｒ４がオフ状
態となってリセット信号ＲＳＴは”Ｈ”レベル出力とな
る。

【００３３】ラッチ入力インタフェース１４の入力部１
５は抵抗Ｒ１２、コンデンサＣ３、ダイオードＤ２及び
ツェナーダイオードＺ４から構成される。

【００３４】また入力信号固定部１６は、トランジスタ
Ｔｒ２のコレクタ出力電位に応じて開閉動作を行うトラ
ンジスタ（第３スイッチング手段）Ｔｒ５と、抵抗Ｒ１
０及びＲ１１とから構成される。

【００３５】ラッチ入力インタフェース１４の出力部１
７は、トランジスタＴｒ５の開閉動作で制御されるトラ
ンジスタＴｒ３と、抵抗Ｒ６及びＲ７と、コンデンサＣ
２とから構成される。従って、トランジスタＴｒ５がオ
フ状態の時、内部ラッチ信号ｌａｔには外部ラッチ信号
ＬＡＴの反転論理が出力される。

【００３６】次に、本実施例の同期システムの動作を説
明する。図３は、本実施例において、電源起動から、初
期設定が完了して入力信号受付け可能状態を経て電源閉
に至るまでの各部の電位及び電荷量の変化を示すタイミ
ングチャートである。

【００３７】（１）電源ＩＧが起動されて初期設定され
るまで 外部電源ＩＧが起動される（図３（ａ）参照）と、電源
電圧検出部１１及び定電圧回路部１２に電流が流れ込
み、定電圧回路部１２から内部電源電圧Ｖｉが出力され
て当該スレーブ１０内の各構成要素が動作状態となる。

【００３８】電源電圧検出部１１ではツェナー電流が発
生して抵抗Ｒ４を介してコンデンサＣ１に流れ込み、コ
ンデンサＣ１に電荷が蓄積される（図３（ｂ）参照）。

【００３９】この時、トランジスタＴｒ２はコンデンサ
Ｃ１によってオフ状態であり、トランジスタＴｒ２のコ
レクタ電位は”Ｈ”レベルである（図３（ｃ）参照）。

【００４０】従って、トランジスタＴｒ４及びＴｒ５は
オン状態となり（図３（ｄ）及び（ｅ）参照）、リセッ
ト信号生成部からは”Ｌ”レベルのリセット信号ＲＳＴ
が出力され、ラッチ入力インタフェース１４ではトラン
ジスタＴｒ３のベース電位が”Ｌ”レベルとなるので、
トランジスタＴｒ３はオフ状態となり（図３（ｆ）参
照）、内部ラッチ信号ｌａｔは外部ラッチ信号ＬＡＴの
レベルに関係なく”Ｈ”レベルとなる。

【００４１】（２）入力信号受付け可能状態（一般動作
状態） 電源電圧検出部１１からのツェナー電流はコンデンサＣ
１に電荷を蓄積していくが（図３（ｂ）参照）、コンデ
ンサＣ１に規定量の電荷が蓄積されると、トランジスタ
Ｔｒ２がオン状態となる（図３（ｃ）参照）。

【００４２】これにより、トランジスタＴｒ４はオフ状
態に変化し（図３（ｄ）参照）、リセット信号生成部か
らは”Ｈ”レベルのリセット信号ＲＳＴが出力される。
つまり、リセット信号ＲＳＴは電源起動からコンデンサ
Ｃ１に規定量の電荷が蓄積されるまでの期間だけ、”
Ｌ”レベル（アクティブ）出力となる。

【００４３】また、トランジスタＴｒ５もオフ状態に変
化し（図３（ｅ）参照）、ラッチ入力インタフェース１
４ではトランジスタＴｒ３のベース電極には内部電源Ｖ
ｉからの電流が流れ込むので、トランジスタＴｒ３は外
部ラッチ信号ＬＡＴのレベルに応じて開閉動作すること
となり（図３（ｆ）参照）、内部ラッチ信号ｌａｔには
外部ラッチ信号ＬＡＴの反転論理の信号が出力される。
即ち、ラッチ入力受付け可能状態である。

【００４４】（３）外部電源ＩＧ閉時 遅延回路部１３には放電回路（ダイオード）Ｄ１が具備
されており、外部電源ＩＧ閉時にはコンデンサＣ１の蓄
積電荷をダイオードＤ１を介して速やかに放電（図３
（ｂ）における実線及び破線を比較参照）させる構成と
なっている。これは外部電源ＩＧを閉じた後で即座に外
部電源ＩＧを再投入する場合等のため、速やかに初期設
定を行い得る状態に戻しておく必要があるからである。

【００４５】次に図４により具体的なシフトレジスタ２
３及び表示装置２４周辺の詳細回路図を示す。同図に示
す具体例は本実施例の同期システムを車両の空調制御装
置に適用したものである。

【００４６】シフトレジスタ２３にはシリアルイン・パ
ラレルアウト・ドライバＩＣ（例えば、図４ではＮＥＣ
製のＭＯＳＩＣμＰＤ６３４５）ＩＣ１及びＩＣ２が使
用される。該ＩＣの各端子には接地端子ＧＤ、イネーブ
ル端子ＥＮ（”Ｈ”レベルでデータ出力、”Ｌ”レベル
で出力バッファをオフ）、ラッチ端子Ｌ（”Ｌ”レベル
でデータを保持、”Ｈ”レベルでデータをラッチに記
憶）、シリアルデータ出力端子Ｄｏ（クロックＣＫの立
ち上がりでシリアルデータを出力、次段ＩＣの端子Ｄｉ
に接続可）、データ出力端子ＳＯ１〜ＳＯ８（オープン
コレクタ出力）、シリアルデータ入力端子Ｄｉ（クロッ
クＣＫの立ち上がりでシフトレジスタに入力）、シリア
ルクロック入力端子ＣＫ、リセット入力端子Ｒ（シフト
レジスタのデータの全てをクリア、”Ｈ”レベルで通常
動作、”Ｌ”レベルでリセット）、電源端子ＶＤがあ
る。

【００４７】電源端子ＶＤには内部電源Ｖｉが、イネー
ブル端子ＥＮ及びリセット入力端子Ｒにはリセット信号
ＲＳＴが、ラッチ端子Ｌには内部ラッチ信号ｌａｔが、
シリアルクロック入力端子ＣＫには内部クロックｃｌｋ
がそれぞれ接続されている。また、１段目のＩＣ１のシ
リアルデータ入力端子Ｄｉには内部データｃｉｄが、２
段目のＩＣ２のシリアルデータ入力端子Ｄｉには１段目
のＩＣ１のシリアルデータ出力端子Ｄｏがそれぞれ接続
されて、全体として１６ビットのシフトレジスタが構成
される。

【００４８】シフトレジスタ２３（ＩＣ１及びＩＣ２）
のデータ出力端子ＳＯ１〜ＳＯ８は表示装置２４内のＬ
ＥＤ（発光ダイオード）ＬＤ１〜ＬＤ１５に接続され、
シフトレジスタの内容を表示する構成になっている。

【００４９】前記入力信号受付け可能状態（一般動作状
態）における外部クロックＣＬＫ、外部ラッチ信号ＬＡ
Ｔ及び外部データＣＩＤのタイミングチャートを図５に
示す。

【００５０】表示データとしてはＯＦＦ（空調制御装置
がオフ；但し、これに該当するＬＥＤは用意されていな
い）、ＦＯＯＴ（乗員の足元への送風）、内気（車内の
空気循環）等々がある。１６ビットデータ毎にＬＥＤ表
示データが切り替えられる。以上説明したように、本実
施例の同期システムでは、マスタ１からの送信データＣ
ＩＤ、クロックＣＬＫ並びに送信データが有効か否かを
示すラッチ信号ＬＡＴを受信してスレーブ１０内のシフ
トレジスタ２３に送信データを取り込む同期システムに
おいて、電源起動時に、スレーブ１０側で電源電圧ＩＧ
を検出して独自に初期設定を行うリセット信号ＲＳＴを
生成することとしたので、電源起動時にシフトレジスタ
２３の出力が不定であることによる誤動作が防止でき
る。

【００５１】尚、上記実施例では、送信データＣＩＤが
有効か否かを示すラッチ信号ＬＡＴを用いてスレーブ１
０側で有効データを取り込む構成としたが、ラッチ信号
ＬＡＴの代わりに送信データＣＩＤの送信が終了した旨
を示すデータ有効信号（ストローブ信号）を用いて送信
データＣＩＤを同期したクロックＣＬＫに従ってシフト
レジスタ２３に取り込ませておき、ストローブ信号をロ
ード信号としてシフトレジスタ２３からデータを取り出
す構成としてもよい。

【００５２】また、本実施例の同期システムを例えば車
両の空調制御装置に適用した場合には電源起動時にシフ
トレジスタ２３の内容がリセットされて予期できない表
示出力をすることがなく、従って製品の信頼性の低下が
防げる。

【００５３】

【発明の効果】以上説明したように、本発明によれば、
マスタからの送信データ、クロック、並びに前記送信デ
ータが有効か否か、或いは前記送信データの送信が終了
した旨を示すデータ有効信号を受信してスレーブを前記
マスタと同期動作させる場合に、前記スレーブ側では電
源電圧検出部により当該スレーブに供給される外部電源
の電圧を検出し、該検出信号を遅延回路部により一定時
間だけ遅延させ、例えば電源起動時にリセット信号生成
部によって該遅延した検出信号に基づいて前記シフトレ
ジスタの初期化を行うリセット信号が生成される。これ
によって、電源起動時にスレーブ側において独自に当該
スレーブ内のシフトレジスタの内容を初期設定でき、電
源起動時にシフトレジスタの出力が不定であることによ
る誤動作を防止し得る同期システムが提供できる。

【００５４】また、本発明によれば、電源電圧検出部の
ツェナーダイオードにより外部電源電圧に応じたツェナ
ー電流を発生させ、該ツェナー電流により遅延回路部の
コンデンサに電荷を蓄積し、前記コンデンサの蓄積電荷
量に応じて第１スイッチング手段の開閉動作が制御でき
る。リセット信号生成部では前記第１スイッチング手段
の出力電位に応じて第２スイッチング手段の開閉動作が
制御できる。電源投入時からコンデンサに蓄積される電
荷が規定量に至るまでの期間にリセット信号生成部の第
２スイッチング手段を開または閉状態にして、当該スレ
ーブ内のシフトレジスタの内容を初期設定する信号をア
クティブにすることとしたので、電源起動時にシフトレ
ジスタの出力が不定であることによる誤動作を防止し得
る同期システムが提供できる。

【００５５】また、本発明によれば、前記遅延回路部に
前記コンデンサの蓄積電荷の放電時に放電を促進する放
電回路を具備したので、外部電源を閉じた後で即座に外
部電源を再投入する場合等においても速やかに初期設定
を行い得る状態に戻し得る同期システムが提供できる。

【００５６】更に、本発明によれば、前記スレーブの入
力信号固定において、前記遅延した検出信号に基づき前
記データ有効信号の前記シフトレジスタへの供給を制御
することとしたので、前記シフトレジスタの内容を初期
設定する信号がアクティブである間、前記データ有効信
号の前記シフトレジスタへの供給を制限することがで
き、シフトレジスタの内容を保証し得る同期システムが
提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る同期システムの構成図
である。

【図２】前記同期システムにおける電源電圧検出部、定
電圧回路部、遅延回路部、ラッチ入力インタフェース及
びリセット信号生成部の詳細回路図である。

【図３】前記同期システムにおいて電源起動から初期設
定が完了して入力信号受付け可能状態を経て電源閉に至
るまでの各部の電位及び電荷量の変化を示すタイミング
チャートである。

【図４】前記同期システムにおいてシフトレジスタ及び
表示装置周辺の詳細回路図である。

【図５】前記同期システムにおいて入力信号受付け可能
状態における外部クロックＣＬＫ、外部ラッチ信号ＬＡ
Ｔ及び外部データＣＩＤのタイミングチャートである。

【図６】従来の同期システムの構成図である。

【符号の説明】

１ マスタ ２ クロック源 １０ スレーブ １１ 電源電圧検出部 １２ 定電圧回路部 １３ 遅延回路部 １４ ラッチ入力インタフェース １５ 入力部 １６ 入力信号固定部 １７ 出力部 １８ リセット信号生成部 ２１，２２ 入力ドライバ ２３ シフトレジスタ ２４ 表示装置 ＩＧ 外部電源（電圧） ＣＩＤ 送信データ（外部データ） ＣＬＫ クロック（外部クロック） ＬＡＴ データ有効信号（外部ラッチ信号） Ｖｉ 内部電源（電圧） ＲＳＴ リセット信号 ｃｉｄ 内部データ ｃｌｋ 内部クロック ｌａｔ 内部ラッチ信号 Ｓｏ１〜Ｓｏｎ シフトレジスタ２３の出力データ ＧＮＤ 接地電位 Ｔｒ１〜Ｔｒ１１ トランジスタ Ｔｒ２ トランジスタ（第１スイッチング手段） Ｔｒ４ トランジスタ（第２スイッチング手段） Ｔｒ５ トランジスタ（第３スイッチング手段） Ｒ１〜Ｒ３４ 抵抗 Ｄ１ ダイオード（放電回路） Ｄ２〜Ｄ１３ ダイオード Ｚ１〜Ｚ１１ ツェナーダイオード Ｃ１〜Ｃ１２ コンデンサ ＬＤ１〜ＬＤ１５ ＬＥＤ（発光ダイオード） ＩＣ１，ＩＣ２ シリアルイン・パラレルアウト・ドラ
イバＩＣ（シフトレジスタ）

フロントページの続き (56)参考文献 特開 平５−265948（ＪＰ，Ａ) 特開 平４−287150（ＪＰ，Ａ) 特開 平４−216237（ＪＰ，Ａ) 特開 平１−253798（ＪＰ，Ａ) 特開 平３−153294（ＪＰ，Ａ) 特開 昭63−304228（ＪＰ，Ａ) 特開 平４−204993（ＪＰ，Ａ) 特開 昭60−216387（ＪＰ，Ａ) 実開 昭64−33226（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G09G 3/00 - 5/40

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 マスタと、シフトレジスタとを備え、前
   記マスタからの送信データ、クロック、並びに前記送信
   データが有効か否か、或いは前記送信データの送信が終
   了した旨を示すデータ有効信号を受信して、前記マスタ
   と同期して動作するスレーブとを有する同期システムで
   あって、 前記スレーブは、当該スレーブに供給される外部電源の
   電圧を検出する電源電圧検出部と、前記電源電圧検出部
   の検出信号を一定時間遅延する遅延回路部と、前記遅延
   した検出信号に基づき前記シフトレジスタの初期化を行
   うリセット信号を生成するリセット信号生成部とを有
   し、 前記電源電圧検出部は、カソードを前記外部電源側にア
   ノードを接地電位側にそれぞれ接続するツェナーダイオ
   ードを有し、 前記遅延回路部は、前記検出信号により電荷を蓄積する
   コンデンサと、前記コンデンサの蓄積電荷量に応じて開
   閉動作を行う第１スイッチング手段とを有し、 前記リセ
   ット信号生成部は、前記第１スイッチング手段の出力電
   位に応じて開閉動作を行う第２スイッチング手段 を有す
   ることを特徴とする同期システム。
2. 【請求項２】 前記遅延回路部は、前記コンデンサの蓄
   積電荷の放電時に放電を促進する放電回路を有すること
   を特徴とする請求項１に記載の同期システム。
3. 【請求項３】 前記スレーブは、前記遅延した検出信号
   に基づき、前記データ有効信号の前記シフトレジスタへ
   の供給を制御する入力信号固定部を有することを特徴と
   する請求項１又は２に記載の同期システム。
4. 【請求項４】 前記入力信号固定部は、前記第１スイッ
   チング手段の出力電位に応じて開閉動作を行う第３スイ
   ッチング手段を有することを特徴とする請求項３に記載
   の同期システム。