JPS6349816Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、親機等から引出された複数の回線毎
に接続された子機を各回線の順次走査により呼出
して子機の状態を親機側で集中監視する火災報知
設備等で用いる走査装置に関する。

従来、この種の回線走査装置としては、例えば
第１図に示すように、発振回路１の出力する所定
周期のクロツクパルスを走査回路２に入力し、走
査回路２に接続している複数の回線３ａ，３ｂ，
…，３ｎを順次走査して受信回路部４に各回線を
順次接続することにより、各回線３ａ〜３ｎに接
続している火災感知器等の子機からの信号を受信
するようにしている。

ところで、第１図のような回線走査装置におい
て、例えば火災監視区画の増加等により回線を増
設する必要が生じた場合には、回線の増設に応じ
て新たに走査回路２′を設ける必要がある。しか
しながら、火災報知設備においては、回線数のい
かんにかかわらず、子機が火災を検出してから受
信機側で火災表示を行なうまでの時間を５秒以内
とする規格上の制約を受けており、単に走査回路
２′の増設にとどまらず、増設回線を含めた全回
線を１回走査するための時間が５秒以内となるよ
うに、走査用のクロツクパルスを出力している発
振回路１の発振周期を早めるように調整しなけれ
ばならず、この調整作業に相当な手間を要してい
る。また、回線の増設数に対応した発振周期に調
整し切れなかつた場合には、発振回路１の改造を
必要とし、作業工数の増加はもちろんのことコス
ト的にも高価となり、更に、走査回路２′の増設
についても既設の回路部との相互接続の大幅な変
更を必要とし、通常プリント基板に実装されてい
る既設の回路をそのまま使つての走査回路の増設
は困難であるため、増設に対応した走査回路を実
装したプリント基板に交換しなければならず、回
線の増設に伴う作業が煩雑でコスト的にも高価に
なるという問題がある。

本考案は、このような従来の問題点に着目して
なされたもので、発振回路の発振周期を増設が予
想される最大走査回線数に応じた所定周期に設定
し、この最大走査回線数の範囲内において走査回
路の設置数を任意に決めて実装することにより、
簡単且つ容易に回線数の増減が行えるようにした
走査装置を提供することを目的とする。

以下、本考案を図面に基づいて説明する。

第２図は、本考案の一実施例を示した回路ブロ
ツク図である。まず構成を説明すると、１０は所
定の発振周期でクロツクパルスを出力する発振回
路であり、発振回路１０の発振周期は後の説明で
明らかにする回線走査部２０に接続可能な最大走
査回線数をＭ本とし、Ｍ本の走査回線数を順次走
査するに要する規定の走査時間をＴとすると、
Ｔ／Ｍ以下となる発振周期に設定されている。こ
の発振回路１０はプログラマブルユニジヤンクシ
ヨントランジスタ（以下「PUT」という）１２
のオン、オフ動作を利用してクロツクパルスの発
振を行なうようにしたもので、PUT１２のゲー
トＧを抵抗R₁とコンデンサC₁との接続間に接続
し、PUT１２のアノードＡに抵抗R₂とR₃で分圧
した基準電圧を与え、抵抗R₂と並列に抵抗R₄，
R₅及びツエナーダイオードZDを直列接続した直
列回路を接続し、抵抗R₄とR₅の接続点をトラン
ジスタTrのベースに接続するとともに、トラン
ジスタTrのコレクタ負荷として抵抗R₆を接続し、
トランジスタTrのコレクタよりクロツク信号を
取り出すようにしている。このように構成された
発振回路１０の発振動作は、電源電圧＋V_DDの印
加により抵抗R₁を介して所定の時定数でコンデ
ンサC₁が充電され、コンデンサC₁の充電電圧、
すなわちPUT１２のゲート電圧が抵抗R₂とR₃の
分圧電圧で設定された基準電圧を所定値だけ上回
るとPUT１２がオンし、PUT１２のオンにより
抵抗R₃が短絡されてツエナーダイオードZ_Dの両
端にほぼ電源電圧V_DDに等しい電圧が加わつてツ
エナーダイオードZ_Dが導通し、このためトランジ
スタTrのベース電流が流れてトランジスタTrが
オンする。PUT１２はコンデンサC₁の放電が終
了すると再びオフに戻りこのためトランジスタ
TrもオフとなつてトランジスタTrのコレクタよ
りPUT１２のオン時間に対応したパルス幅をも
つクロツクパルスが出力され、以下同様に上記の
発振動作を繰り返す。

２０は、走査回路を構成する複数のデコーダカ
ウンタ２２ａ，２２ｂ，２２ｃ及び２２ｄを備え
た回線走査部であり、デコーダカウンタ２２ａ〜
２２ｄのそれぞれは出力端子Q₀〜Q₉となる10本
の出力端子を有し、クロツク端子CKにクロツク
パルスが入力される毎に出力端子Q₀〜Q₉に順次
シフトする回線走査出力を生じ、更にＨレベル入
力があたえられた時にクロツク端子CKに入力す
るクロツクパルスによる回路動作を禁止するため
のクロツクエナブル端子CE、及び出力端子Q₀に
出力を生ずる初期状態に戻すためのリセツト信号
を入力するクリア端子CLを備えている。次にデ
コーダカウンタ２２ａ〜２２ｄに対する発振回路
１０との接続及びデコーダカウンタ２２ａ〜２２
ｄよりの走査回線の接続を説明するに、まず初段
に位置するデコーダカウンタ２２ａのクロツク端
子CKに対しては発振回路１０の出力が直接入力
接続され、デコーダカウンタ２２ａの出力端子
Q₀〜Q₇のそれぞれに回線L₁〜L₈が接続され出力
端子Q₀はリセツト線l₁を介して次段のデコーダカ
ウンタ２２ｂのクリア端子CLへ接続され、又、
デコーダカウンタ２２ａの出力端子Q₈は、同じ
デコーダカウンタ２２ａのクロツクエナブル端子
CEに接続され、更にアンドゲート２４ａの一方
に入力されている。次にデコーダカウンタ２２ａ
の後段に設けたデコーダカウンタ２２ｂに対する
クロツクパルスの入力接続は、発振回路１０の出
力を他方に入力したアンドゲート２４ａを介して
行なわれ、アンドゲート２４ａは初段のデコーダ
カウンタ２２ａにおける回線の走査出力が完了し
て出力端子Q₈が出力を生じている時に許容状態
とされることから、デコーダカウンタ２２ａの回
線走査が終了してからアンドゲート２４ａを介し
てクロツクパルスを受ける。このデコーダカウン
タ２２ｂによる回線走査出力は出力端子Q₀〜Q₈
から回線L₉〜L₁₆として取り出されており、初期
状態で出力を生ずる出力端子Q₀は後段に位置す
るデコーダカウンタ２２ｃのクリア端子CLにリ
セツト線l₂をもつて接続され又出力端子Q₉は同じ
デコーダカウンタ２２ｂのクロツクエナブル端子
CEに接続されるとともに、アンドゲート２４ｂ
の一方に入力接続され、このアンドゲート２４ｂ
の他方の入力にはアンドゲート２４ａと同様に発
振回路１０の出力が入力され、デコーダカウンタ
２２ｂの回線走査が終了した時の出力端子Q₉の
信号出力によるアンドゲート２４ｂの許容状態に
おいて発振回路１０よりのクロツクパルスを次段
のデコーダカウンタ２２ｃに対し供給するように
なる。デコーダカウンタ２２ｂの後段に設けたデ
コーダカウンタ２２ｃは、デコーダカウンタ２２
ｂと同様な回路接続が行なわれており、その出力
端子Q₁〜Q₈より回線L₁₇〜L₂₄が引き出され、最
終段に設けたデコーダカウンタ２２ｄのクリア端
子CLに出力端子Q₀をリセツト線l₃に接続し、又
出力端子Q₉を同じデコーダカウンタのクロツク
エナブル端子CEに接続するとともに、アンドゲ
ート２４ｃの一方に入力接続し、アンドゲート２
４ｃの他方には発振回路１０の出力が入力接続さ
れ、デコーダカウンタ２２ｃの走査が終了して出
力端子Q₉に信号出力が生じた時にアンドゲート
２４ｃは発振回路１０よりのクロツクパルスを最
終段のデコーダカウンタ２２ｄに供給して回線走
査を行なわせるように構成している。尚、最終段
に設けたデコーダカウンタ２２ｄのクロツクエナ
ブル端子CEに対する最終出力端子Q₉よりの信号
接続は行なわれない。３０は回線走査部２０に設
けたデコーダカウンタ２２ａ〜２２ｄの全ての回
線走査が終了した時に回線走査部２０に対しリセ
ツト信号を出力するための計数回路であり、計数
手段として発振回路１０よりのクロツクパルスを
入力したバイナリイカウンタ３２を有し、このバ
イナリイカウンタ３２は32個のクロツクパルスを
計数した時に回線走査部２０のデコーダカウンタ
２２ａのクリア端子CLにリセツト信号を出力す
るように構成されている。そのため、発振回路１
０よりのクロツクパルスにより回線走査部２０に
おけるデコーダカウンタ２２ａ〜２２ｄの全ての
回線走査が終了した時に計数回数３０からリセツ
ト信号が出力されることとなり、このリセツト信
号は初段のデコーダカウンタ２２ａをリセツトす
るものであるが、デコーダカウンタ２２ａがリセ
ツトされて出力端子Q₀に出力が得られると、こ
の出力端子Q₀の出力は、リセツト線l₁を介して次
段のカウンタデコーダ２２ｂをリセツトし、デコ
ーダカウンタ２２ｂがリセツトされるとその出力
端子Q₀の出力により、次のデコーダカウンタ２
２ｃがリセツトされ、デコーダカウンタ２２ｃの
リセツトによる出力端子Q₀の出力により最終段
のデコーダカウンタ２２ｄがリセツトされるよう
になる。又、初段の２２ａの出力端子Q₀は計数
回路３０のバイナリイカウンタ３２におけるクリ
ア端子CLに接続されており、デコーダカウンタ
２２ａのリセツトに対応してバイナリイカウンタ
３２も初期状態にリセツトされるように接続して
いる。尚、第２図の実施例における回路構成は最
大走査回線数となる回線L₁〜L₃₂の32本の回線を
順次走査するために４台のデコーダカウンタ２２
ａ〜２２ｄを設けた場合を示しているが、回線走
査部２０における最小回路部としては、デコーダ
カウンタ２２ａのみを有する回路として実現する
ことができ、残りのデコーダカウンタ２２ｂ〜２
２ｄを有する回線走査部２０については回線数が
増加した場合に増設される回線走査部を構成す
る。

次に、第２図の実施例の動作を説明する。まず
発振回路１０は、電源電圧＋V_DDを印加した時の
コンデンサC₁の充放電にともなうPUT１２のオ
ンオフをもつてトランジスタTrをコンデンサC₁
の放電時間に対応したPUT１２のオン時間の間
オンし、所定の発振周期をもつクロツクパルスを
出力している。一方、回線走査部２０の各デコー
ダカウンタ２２ａ〜２２ｄのそれぞれは発振回路
１０よりクロツクパルスが入力される前の初期状
態において、デコーダカウンタ２２ａが出力端子
Q₀にＨレベル出力を生じていることからデコー
ダカウンタ２２ａの出力端子Q₀の出力により次
段のデコーダカウンタ２２ｂがリセツトされ、デ
コーダカウンタ２２ｂのリセツトによりその出力
端子Q₀にＨレベル出力が生じて次のデコーダカ
ウンタ２２ｃをリセツト状態にし、このカウンタ
デコーダ２２ｃのリセツトによる出力端子Q₀の
Ｈレベルにより最終段のデコーダカウンタ２２ｄ
もリセツト状態にある。従つて初期状態において
は、デコーダカウンタ２２ａの出力端子Q₀に接
続した回線L₁に走査出力が出されている。又、
計数回路３０におけるバイナリイカウンタ３２も
デコーダカウンタ２２ａの出力端子Q₀よりのＨ
レベル出力を受けてリセツト状態にある。次に発
振回路１０が最初のクロツクパルスを出力したと
すると、このクロツクパルスはデコーダカウンタ
２２ａのクロツク端子CKに入力し、デコーダカ
ウンタ２２ａの出力が出力端子Q₀からQ₁に切換
わり、回線L₂の走査出力を生ずる。同時にバイ
ナリイカウンタ３２に対するリセツトが解除さ
れ、発振回路１０よりのクロツクパルスはバイナ
リイカウンタ３２において計数される。このよう
な発振回路１０よりのクロツクパルスの出力によ
りデコーダカウンタ２２ａが出力端子Q₀〜Q₈に
向つて順次走査出力を生じ、回線L₁〜L₈の走査
を終了して最終出力端子Q₈に出力を生じたとす
ると、この出力端子Q₈よりのＨレベル出力は、
デコーダカウンタ２２ａのクロツクエナブル端子
CEに入力されてデコーダカウンタ２２ａにおけ
るクロツクパルスによる動作を禁止し、そのため
デコーダカウンタ２２ａは出力端子Q₈よりの信
号出力を保持する。同時にアンドゲート２４ａが
出力端子Q₈よりのＨレベル出力で許容状態とさ
れ、次のクロツクパルスはアンドゲート２４ａを
介して次段のデコーダカウンタ２２ｂに入力され
る。このようにアンドゲート２４ａを介してクロ
ツクパルスがデコーダカウンタ２２ｂに入力され
ると、クロツクパルスが入力する毎にデコーダカ
ウンタ２２ｂは出力端子Q₁〜Q₈の順に回線L₉〜
L₁₆に対し走査出力を生じ、最終出力端子Q₉にＨ
レベル出力を生ずるクロツクパルスを受けた時に
クロツクエナブル端子CEに出力を与えてデコー
ダカウンタ２２ｂの動作を禁止して出力端子Q₉
よりの信号出力状態を保持し、これによつてアン
ドゲート２４ｂを許容状態とし、次のクロツクパ
ルスを次段のデコーダカウンタ２２ｃに入力させ
る。デコーダカウンタ２２ｃにおいてもデコーダ
カウンタ２２ｂと同様な回線走査が行なわれ、最
終出力端子Q₉が信号出力を生ずるとデコーダカ
ウンタ２２ｃの動作が禁止されて出力端子Q₉よ
りのＨレベル出力を保持することによりアンドゲ
ート２４ｃを許容状態とし、最終段のデコーダカ
ウンタ２２ｄに対するクロツクパルスの供給を行
なう。このようにして回転走査部２０におけるデ
コーダカウンタ２２ａ〜２２ｄの各回線走査が順
次行なわれ最終的にデコーダカウンタ２２ｄの出
力端子Q₈に走査出力が生ずると、この時計数回
路３０におけるバイナリイカウンタ３２の計数値
は31カウントに達しており、次にクロツクパルス
が与えられるとバイナリイカウンタ３２は32カウ
ントに達してリセツト信号を回線走査部２０のデ
コーダカウンタ２２ａに対し出力する。このよう
にクロツクパルスの32カウント目で計数回路３０
のバイナリイカウンタ３２よりリセツト信号を受
けたデコーダカウンタ２２ａは、クロツクエナブ
ル端子CEに最終出力端子Q₈よりＨレベル信号を
入力している保持状態を解除して出力端子Q₀に
信号出力を生ずる初期状態に戻り、デコーダカウ
ンタ２２ａのリセツトに同期して次段のデコーダ
カウンタ２２ｂ〜２２ｄが順次リセツトされ、更
にデコーダカウンタ２２ａのリセツト状態におけ
る出力端子Q₀よりのＨレベル出力によりバイナ
リイカウンタ３２に対してもリセツトがかけら
れ、回線走査部２０における回線L₁〜L₃₂に対す
る一回の回線走査を終了する。以下同様に発振回
路１０のクロツクパルスに基づいて上述の回線走
査を繰り返す。

次に第２図の実施例において回線走査部２０に
おけるデコーダカウンタ２２ａ〜２２ｄを有する
回線走査部は増設を考慮して設けているものであ
ることから、例えば回線数が８本の場合にはデコ
ーダカウンタ２２ａのみを回線走査部２０に設け
るだけで良く、第２図に示す回路は通常一枚のプ
リント基板上に形成されていることからプリント
基板に増設用のデコーダカウンタ２２ｂ〜２２ｄ
を装着するための接続端子穴を設けた状態でデコ
ーダカウンタ２２ａを回線走査部２０として実装
しておくだけで良く、残りのデコーダカウンタ２
２ｂ〜２２ｄの取付部は開けておく。このように
回線走査部２０にデコーダカウンタ２２ａのみを
設けていた場合にも、発振回路１０の発振周期を
変更する必要はなく、デコーダカウンタ２２ａは
出力端子Q₈にＨレベル出力を生ずるだけのクロ
ツクパルスを受けた時にクロツクエナブル端子
CEへの信号出力で保持状態となり、その後にク
ロツクパルスの計数を行なつている計数回路３０
におけるバイナリイカウンタ３２のクロツクパル
スのカウントが32カウントに達した時にデコーダ
カウンタ２２ａにリセツト信号が出力され、デコ
ーダカウンタ２２ａに接続している回線L₁〜L₈
の回線走査が繰り返される。又回線L₉〜L₁₆の増
設に伴なつてデコーダカウンタ２２ｂ及びアンド
ゲート２４ａを実装した場合にも、発振回路１０
の発振周期は変更する必要がなく、デコーダカウ
ンタ２２ａ，２２ｂにおける回線L₁〜L₁₆の回線
走査が終了した後におけるバイナリイカウンタ３
２よりのリセツト信号によつて回線L₁〜L₁₆の回
線走査が繰り返される。尚回線走査部２０に設け
るデコーダカウンタの数が初段のデコーダカウン
タ２２ａを含む３台までの時には、最終段のデコ
ーダカウンタにおける回線走査が終了して再び初
段のデコーダカウンタ２２ａへの回線走査に戻る
までに増設可能な残り回線分に相当するクロツク
パルスに対応した空き時間が生ずるので、回線走
査部２０におけるデコーダカウンタの数に対応し
て計数回路３０におけるバイナリイカウンタ３２
がリセツト信号を出力するカウント数を切換えら
れるようにしておくことが望ましい。又増設に際
してはデコーダカウンタ２２ｂ〜２２ｄのそれぞ
れがICパツケージ化されているので、回線の増
設に対応して必要な数のデコーダカウンタをプリ
ント基板にハンダ付けするだけで回線の増設に対
応することができ、発振回路１０等の調整を必要
としないことから回線を増設した時の作業が簡単
且つ容易に行なえる。尚上記の実施例では各デコ
ーダカウンタ２２ａ〜２２ｄに割り当てられた回
線数が８本で最大回線数を32本に増設できる場合
を例にとつているが、各デコーダカウンタ当りの
回線数及び増設可能な最大回線数は任意に定める
ことができる。更に第２図の回路をプリント基板
に実装するに際しては、発振回路１０、計数回路
３０及び初段のデコーダカウンタ２２ａを備えた
回線走査部２０を標準回路として製造し、増設に
対応して他のデコーダカウンタ２２ｂ〜２２ｄ、
アンドゲート２４ａ，２４ｂ，２４ｃを実装でき
るようにしておけば良い。

以上説明してきたように、本考案によればその
構成を発振回路の発振周期を増設が予想される最
大走査回線数の全回線を規定時間以内に走査でき
る所定周期に設定し、この発振回路より出力され
るクロツクパルスの数が最大走査回線数に対応す
る計数値に達した時に回線走査部に対し、リセツ
ト信号を出力する計数回路を設け、上記発振回路
のクロツクパルスに基づいた回線の順次走査を行
なう回線走査部を最大走査回線数を按分した所定
の回線接続端子数を有する１又は複数の走査回路
で構成し、回線数に応じて回線走査部に設ける走
査回路の数を適宜に変更できるようにして走査可
能な回線数を設定できるようにしたため、最大走
査回線数の範囲内において回線走査部に設ける走
査回路を増設分に対応した数だけ追加するだけで
回線の増加に対応した規定時間内となる回線走査
に変更することが簡単且つ容易にでき、回線の増
設に対して発振回路の発振周期等の調整作業が不
要となり、回線の増設にともなう作業工数を低減
するとともにコスト的にも安価にできるという効
果が得られる。尚、本考案の走査装置は、火災報
知設備のように親機による子機の呼び出し操作が
規定時間内（５秒以内）に行なわれなければなら
ないとする１回の走査時間が規制されている場合
に最も効果的であるが、全回線の走査時間が特に
規定されていない走査装置についてもそのまま適
応でき、同様に回線増設時の作業が簡単且つ容易
でコスト的にも安価にできるという効果が得られ
る。

【図面の簡単な説明】

第１図は従来の走査装置の一例を示したブロツ
ク図、第２図は本考案の一実施例を示した回路ブ
ロツク図である。 １０……発振回路、２０……回線走査部、２２
ａ〜２２ｄ……デコーダカウンタ、３０……計数
回路、３２……バイナリイカウンタ、L₁〜L₃₂…
…回線、l₁〜l₃……リセツト線。

Claims (1)

1. 【実用新案登録請求の範囲】 所定周期のクロツクパルスを送出する発振回路
   と、 該発振回路のクロツクパルスにより所定数の回
   線走査を行なう少なくとも１つの走査回路を有
   し、該走査回路に１又は複数の他の走査回路を増
   設したとき、上記クロツクパルスにより前段の走
   査回路の走査が終了する毎に次段の走査回路にク
   ロツクパルスを供給して初段から最終段の走査回
   路に向けて回線走査を行なう回路接続手段を有す
   る回線走査部と、 上記発振回路のクロツクパルスを計数し、該計
   数値が拡張可能な最大走査回線数に応じて定めた
   所定値に達したときにリセツト信号を出力して上
   記回線走査部の各走査回路を初期状態にリセツト
   する計数回路と で成ることを特徴とする走査装置。