JP4057913B2 - ビデオ信号処理装置の動作を制御する方法 - Google Patents
ビデオ信号処理装置の動作を制御する方法 Download PDFInfo
- Publication number
- JP4057913B2 JP4057913B2 JP2002551718A JP2002551718A JP4057913B2 JP 4057913 B2 JP4057913 B2 JP 4057913B2 JP 2002551718 A JP2002551718 A JP 2002551718A JP 2002551718 A JP2002551718 A JP 2002551718A JP 4057913 B2 JP4057913 B2 JP 4057913B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary
- bus
- main
- data
- ics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000012545 processing Methods 0.000 title claims description 9
- 238000012546 transfer Methods 0.000 claims description 42
- 230000015654 memory Effects 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000004891 communication Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Powder Metallurgy (AREA)
- Document Processing Apparatus (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Bus Control (AREA)
Description
(産業上の利用分野)
この発明は、I2Cバス/プロトコルと、これを利用した集積回路に関し、更に詳しくは、I2Cバス/プロトコルと共に使用される補助回路とその補助回路に関連付けられた集積回路とに関する。
【0002】
(発明の背景)
集積回路(Integrated Circuit:IC)は、今日の電子機器に広範囲に使用されている。各ICは、一般的に、個々の特定機能を実行するように設計されている。従って、一般的に、近年開発された1つの電子機器が動作するには、多くの相異なるICが必要になる。また、近年開発された1つの電子機器に使用されるこれらのICは、互いに協調動作して、互いにスムーズに連絡を取り合う、即ち、互いにスムーズに通信を行う(データ/情報を受信する、および/または、送信する)必要がある。
【0003】
1つのIC環境に於ける協調動作および通信には、一般に、他のICからの問合せ信号(query signal)に応答して別のICにデータ/情報を送るIC機能、および/または、別のICからデータ/情報を受け取るIC機能が含まれている。これらの機能が実行されるには、一般に、各IC相互間に通信リンク、即ち、通信チャネルを設ける必要がある。通信リンクを効果的に実現する方法の1つとして、バス構造体を介して各ICを互いに接続する方法がある。バス構造体は、基本的に、電子機器に於ける複数のICに対する1つの共通通信チャネルである。
【0004】
周知のバス・システム/構造体の1つは、I2Cバス(Inter Integrated Circuit bus)(I2Cバスとも表記される)である。このI2Cバス・システムは、I2Cプロトコルで動作する。即ち、このI2Cプロトコルによって、複数のICが、共通の構造化バスを介して、相互接続され、相互間で通信を行うことが出来る。I2Cバス・システムは、フィリップス・セミコンダクター社によって、テレビジョン環境内で中央処理装置(CPU)と関連周辺ICとを接続する、即ち、CPUと関連周辺ICとの間で通信を可能にする手段として、開発された。I2Cバス・システムは、家電電子機器に広範囲に使用されている。このため、様々なICが、I2C環境で動作するように設計され、また、この様々なICには、I2C環境で動作するために必要な構成要素が含まれている。
【0005】
I2Cバス・システムは、更に具体的に言えば、シリアル・バス・システムである。I2Cバスを実施する際、各IC(即ち、各種の装置、ドライバ、メモリ、複合機能を有するIC/チップ)等には、固有のアドレスが割り当てられている。I2Cシステム内の個々のICは、別のICに対して、その別のICのアドレスを使用して、データの送受信を行うことが出来る。新しいICを開発した場合、I2Cの保全性(integrity)を維持するために、そのICの設計者は、I2Cの許認可を与える法人(即ち、上記フィリップス・セミコンダクター社)に申請して、固有のICアドレスを得る必要がある。これによって、多種多様なアドレス可能な装置/ICが個々に登録されるに従い、I2Cシステムは拡大して行くことが出来る。固有のICアドレスは、IC内部にハードワイヤ(hardwire)される、即ち、IC内部のハードウェアに組み込まれる。上記フィリップス・セミコンダクター社は、これらのアドレス(「スレーブ・アドレス(slave address)」とも呼ばれる)を登録簿(registry)等に記録することによって、割り当てたアドレスの保全性を保証している。
【0006】
ところで、I2Cシステムは、一般に、設定されたクロック・スピードで、設定されたプロトコルに従って、データを転送する必要がある。I2Cシステムのメイン・コントローラICは、転送速度、即ち、転送スピード(即ち、クロック・レート、即ち、バス・スピード)を設定する。従って、特定のI2Cバスに接続されたICの全ては、同じスピード、即ち、同じデータ転送速度で、通信を行う必要がある。しかし、ある特定のICは、ある特定の条件下で、異なるクロック・スピードで通信を行うことが望ましい場合もある。
【0007】
例えば、ある特定の家電電子機器用ICのパワー・アップI2Cルーチンは、I2Cシステムの通常状態のメイン・マイクロ(main micro)によって設定されるI2Cバス・スピードとは異なる所定データ転送速度で、データをメモリからロードする場合がある。例えば、インディアナ州インディアナポリスのトムソン・コンシューマ・エレクトロニクス社製のある特定のビデオ表示システム用のLCOS(Liquid Crystal On Silicon)ディスプレイは、アリゾナ州テンピーのスリーファイブ・システムズ社(Three−Five Systems,Inc.)製のICを使用している。このスリーファイブ・システムズ社製のICのハード・コード化されたパワー・アップI2Cルーチンは、400KHzのバス・スピードで、64K EEPROM(メモリ)から3つの特定用途向け集積回路(Application Specific Integrated Circuit)(ASIC)にデータをロードする。所定のI2Cバス・ブランチ上に在るスリーファイブ・システムズ社製のICを含む多数のICを使用する場合、上記パワー・アップI2Cルーチンによって要求される速い立ち上がり時間を可能とする適当なプルアップ(pull‐up)が存在せず、また、I2Cバス上に直列抵抗を使用する場合、I2C装置全てが制御ラインを効果的に「ロー(low)」状態にすることを可能にする適当なプルアップも存在しない。それ故、I2Cシステム内の特定のICが、I2Cシステム内のその他のICとは異なる通信スピードで、通信を行えるようにするバス構成を提供することが望ましい。
【0008】
(発明の概要)
本発明は、ディジタル・バス・システム内で選択された集積回路を切り離すためのシステム、方法、および、装置である。詳しくは、本発明は、I2Cバス・システムの様々な部分に配置された1つ或いは複数の集積回路を、所定期間、選択的に切り離すためのシステム、方法、および、装置である。更に詳しくは、本発明は、I2Cバス・システムの複数の集積回路を選択的に切り離して、その切り離した集積回路が、I2Cバス・システムのデータ転送速度とは異なるデータ転送速度で通信を行えるようにするためのシステム、方法、および、装置である。選択された複数の集積回路は、切り離されると、I2Cバス・システムの残りの集積回路とは無関係に、互いに通信を行うことが出来る。
【0009】
本発明は、一実施形態に於いて、I2Cバス・システムの一部を選択的に切り離すための装置である。このシステムには、メインI2Cバス部分、これと通信を行うメイン・コントローラIC、補助I2Cバス部分、および、メインI2Cバス部分と補助I2Cバス部分との間に配置され、メイン・コントローラICと通信を行うスイッチが含まれている。このスイッチは、メイン・コントローラICの制御の下で動作して、補助I2Cバス部分をメインI2Cバス部分から切り離す。また、このスイッチは、補助I2Cバス部分に対するプルアップ(pull‐up:引上げ)電流の制御も行う。
【0010】
別の一実施形態では、本発明は、I2Cバス・システムの一部を選択的に切り離すための方法である。この方法は、(a)メイン・データ・ラインおよびメイン・クロック・ラインを有するメインI2Cバス部分と、補助データ・ラインおよび補助クロック・ラインを有する補助I2Cバス部分との間に配置されたスイッチであり、上記補助データ・ラインが上記メイン・データ・ラインと通信を行い、且つ、上記補助クロック・ラインが上記メイン・クロック・ラインと通信を行う第1の動作モードと、上記補助データ・ラインが上記メイン・データ・ラインから切り離され、且つ、上記補助クロック・ラインが上記メイン・クロック・ラインから切り離される第2の動作モードとを有する上記スイッチに制御信号を供給するステップと、(b)この制御信号を利用して、上記スイッチが上記第1の動作モードと上記第2の動作モードの何れかで動作するようにするステップと、を含む方法である。
【0011】
更に別の一実施形態では、本発明は、テレビジョン信号受信機である。このテレビジョン信号受信機には、メインI2Cバス部分と、このメインI2Cバス部分と通信を行うマスタ・コントローラICと、メインI2Cバス部分と通信を行うI2Cと適合性(両立性)のある第1の複数のICと、補助I2Cバス部分と、この補助I2Cバス部分と通信を行うI2Cと適合性(両立性)のある第2の複数のICと、上記メインI2Cバス部分と上記補助I2Cバス部分との間に配置され、上記マスタ・コントローラICと通信を行うスイッチと、が含まれている。このスイッチは、上記マスタ・コントローラICの制御の下で、上記補助I2Cバス部分を、従って、I2Cと適合性(両立性)のある上記第2の複数のICを上記メインI2Cバス部分から、所定期間、選択的に切り離す。
【0012】
本発明は、特定の、或いは、選択されたI2C部分、或いは、I2C機器の切り離しを可能にする一方、同時に、低インピーダンスのプルアップ(抵抗)を施す。その結果、増大電流のプルアップ(抵抗)によって、切り離されたICの動作がより速いスピードで行われる。切り離されたICがメインI2Cバスに再接続されると、上記抵抗は、補助回路から外れる。切り離されたICがデータを読み出している期間、I2Cシステムのメイン・マイクロ(micro:マイクロプロセッサ、マイクロコンピュータなど)は、I2Cバス上のその他の各ICの環境設定をすることができ、従って、スタートアップ時間を節減できる。
特許請求の範囲に記載された事項と実施例との対応関係を、図面で使われている参照番号で示すと次の通りである。(請求項1) I2Cバス・システムを有するビデオ信号処理装置の動作を制御する方法であって、
コントローラIC(42)に接続されており、メイン・データ・ラインおよびメイン・クロック・ラインを有するメインI2Cバス部分(32)と、複数の補助IC(52、54、56)及びメモリ(58)に接続されており、補助データ・ラインおよび補助クロック・ラインを有する補助I2Cバス部分(34)との間にスイッチ(50)を設けるステップと、
前記装置の第1の動作モード(94)期間中、第1の制御信号を前記スイッチに供給して、前記スイッチが前記補助I2Cバス部分を前記メインI2Cバス部分から切り離すようにし、前記第1の動作モード期間中、前記メモリ(58)がビデオ画像の生成に使用されるデータを第1のデータ転送速度で前記複数の補助ICのそれぞれにロードし得るようにするステップと、
前記メモリ(58)から前記複数の補助ICのそれぞれに前記データがロードされた後に、前記装置の第2の動作モード(100)期間中、第2の制御信号を前記スイッチに供給して、前記スイッチが前記補助I2Cバス部分を前記メインI2Cバス部分に接続するようにし、前記第2の動作モード期間中、前記補助ICが前記第1のデータ転送速度とは異なる第2のデータ転送速度で前記コントローラICと通信を行うようにするステップと、から成る前記ビデオ信号処理装置の動作を制御する方法。
【0013】
本発明の上述の特徴、その他の特徴、利点、および、それらを実現する態様を、以下、更に詳しく説明する。本発明のより良い理解のため、以下、添付図面に関連して、本発明の各実施形態の例を説明する。
【0014】
各図面に於いて、対応する参照符号は、対応する部分を示している。
【0015】
(発明の実施の形態)
図1に示すシステム10は、複数のICがバス構造体を介して互いに接続されて通信を行うシステムを表している。
【0016】
詳しくは、システム10は、I2Cバス/プロトコル・システムである。このI2Cシステム10には、I2Cバス18に接続されて、これと通信を行うコントローラIC12が含まれている。このコントローラIC12は、例えば、メインIC、或いは、メイン・マイクロなどとも呼ばれ、I2Cバス18上のデータ転送の開始を行う。コントローラIC12は、例えば、マイクロプロセッサ、マイクロコンピュータ、或いは、CPU(Central Processing Unit)等である。I2Cシステム10には、更に、複数のスレーブIC20(下付き添え字有り)が含まれており、これらは、I2Cバス18を介して他の種々のICに接続されて通信を行う。
【0017】
I2Cバス18は、シリアル・クロック(SCL)ライン14とシリアル・データ(SDA)ライン16とから構成されている。SCLライン14は、メイン・コントローラIC12の1つのI/Oピンと、スレーブIC20の各々の1つのI/Oピンとに接続されており、これによりシリアル・クロック信号が各スレーブIC20に供給される。SDAライン16は、メイン・コントローラIC12のもう1つ別のI/Oピンと、スレーブIC20の各々のもう1つ別のI/Oピンとに接続されており、これによりデータ転送、および、一般的な通信が行われる。各IC相互間のデータ転送は、ある所定データ転送速度(50KHz)で行われる。
【0018】
SCLライン14は、双方向ラインではあるが、メイン・コントローラIC12がシステム・クロックを制御/生成するので、クロック信号ライン上のデータの流れを示す一方向だけの矢印で示されている。SDAライン16は、双方向ラインであり、従って、シリアル・データ・ライン上のデータの流れを示す両方向の矢印で示されている。スレーブIC20の各々は、メイン・コントローラIC12からプロトコル・コマンドを受信して適切に応答する動作を行う。
【0019】
この複数のスレーブIC20と通信を行うために、および、この複数のスレーブIC20相互間で通信を行うために、スレーブIC20の各々には、固有のアドレスが割り当てられている。この固有アドレスは、各スレーブIC20内にハードワイヤされており、一般的に、I2Cバス・インタフェース・セクション内にハードワイヤされている。各スレーブIC20の内部アドレスは、このように固定されている。各スレーブIC20の中には、固定アドレスを1つだけ持つものと複数持つものとがある。固定アドレスを複数持つ場合、一般に、その少なくとも一部の理由は、そのスレーブICの各々が内部に複数のI2Cバス・インタフェース・セクションを有し、そのセクションの各々が、既に割り当てられたI2Cアドレスを持っている為である。
【0020】
また、各スレーブIC20は、設定されたI2Cデータ転送速度、一般に、50KHzでメイン・コントローラIC12と通信を行う。また、メイン・コントローラIC12と各スレーブIC20は、一般に、標準I2Cプロトコルに従うスタートアップ・ルーチンを有する。
【0021】
要約すれば、I2Cシステムは、任意の2つのICが任意の時点でバス18を介して互いに通信を行うことが出来る2配線双方向バス・システムである。メイン・コントローラIC12は、「マスタ」動作モードで機能し、バス18上のデータ転送を開始し、そのデータ転送を可能にするクロック信号を生成する。各スレーブIC20は、「スレーブ」動作モードで機能し、この時、メイン・コントローラIC12によって制御され、或いは、このメイン・コントローラIC12から情報を受け取る。それによって、特定のスレーブIC20がデータを送信するように、或いは、データを受信するように指示される。SCLライン14は、クロック信号をI2Cバス18を介してメイン・コントローラIC12から各スレーブIC20に伝える。メイン・コントローラIC12の各々(複数のメイン・コントローラICを設けることが可能)は、データをバス18を介して転送する時、それ独自のクロック信号を生成する。I2Cバス18の第2の双方向の配線、即ち、シリアル・データ(SDA)ライン16は、8ビットのシリアル・トランザクション(serial transaction)を使用して、データを転送する。また、第9のビットが、一般に、受領通知ビットとして利用される。
【0022】
SCLライン14とSDAライン16の両方が「ハイ(HIGH)」、即ち、論理「1」に保持された時、IC相互間のデータ転送は行えない。SDAライン16が「ハイ」から「ロー(LOW)」(論理「0」)に変化し、SCLライン14が「ハイ」である場合が、データ・ビットを交換するためのスタート条件となる。SDAライン16が逆に「ロー」から「ハイ」に変化し、SCLライン14が「ハイ」である場合は、ストップ条件となる。メイン・コントローラIC12は、SDAライン16を介して転送されるデータ・ビットの各々に対して1つのクロック・パルスを生成し、SDAライン16の「ハイ」或いは「ロー」の状態変化は、SCLライン14上のクロック信号が「ロー」の状態に在る時のみ、生じる。
【0023】
尚、図1のシステム10は、本発明が利用できる環境/適用の一例にすぎない。好ましくは、本発明は、I2Cプロトコル/バス構造体/システムを利用したICの任意のシステムに適用および使用される。しかし、本発明は、その他の類似したプロトコル/バス構造体/システムにも使用できる。本発明が利用されるICおよびICシステムのタイプは、多くの形態を取ることができ、および/または、多くの機能を実行することが出来る。図1に例として示したシステム10は、例えば、テレビジョン信号処理装置の処理回路の一部に有利になり得る。
【0024】
図2は、I2Cシステム10と本発明とを使用することのできる機器の一例を表すブロック図である。図2は、家電電子機器30を示しているが、この家電電子機器30は、上述のI2Cシステムのようなディジタル・バス・プロトコル・システムを利用したテレビジョン信号受信機/プロセッサ、セット・トップ・ボックス、衛星放送受信機、或いは、その他の任意のタイプの家電電子機器である。
【0025】
家電電子機器30には、図1を参照して一般的な説明をしたメインI2CバスおよびI2C構成要素とその他のI2C構成要素(これら全体の参照番号を32とする)が含まれている。本発明の一実施形態に従えば、家電電子機器30には、補助回路内に、或いは、補助回路/ロジック(logic:論理)内に補助IC(これら全体の参照番号を34とする)が含まれている。補助IC34は、望ましくは、I2C適合(両立)型である。補助IC34は、スイッチ、或いは、スイッチ回路/ロジック(logic:論理)等36(以下、集合的にスイッチ36と呼ぶ)を介して、メインI2CバスおよびI2C構成要素32に接続されてこれと通信を行う。スイッチ36は、あるモードで、選択的に補助ICをメインI2Cシステムに接続し、別のモードでは、選択的に補助ICをメインI2Cシステムから切り離す。
【0026】
更に詳しく説明すると、補助IC34は、メインI2CバスおよびI2C構成要素のバス速度(即ち、データ転送速度)よりも速いデータ転送速度(即ち、高データ転送速度)で通信を行う。従って、補助IC34が、メインI2Cシステムのデータ転送速度ではなく高データ転送速度で通信を行う、或いは、ある動作または機能を実行する必要がある時、或いは、1つの補助ICまたは複数の補助ICが補助システムの回路/ロジック34内で通信を行う、或いは、ある動作または機能を実行する時、スイッチ36は補助IC34をメインI2Cバス/システム32から切り離す、即ち、接続解除する。
【0027】
本発明に従えば、家電電子機器30は、複数のモードのうちの1つで動作する。第1の状態、即ち、第1のモードで、スイッチ36は、補助IC34をメインI2Cバスから切り離す。この切り離しによって、補助ICは、互いに通信を行うことができ、また、補助回路/ロジック(論理)34に関連したその他の任意の機器と通信を行うことが出来る。第2の状態、即ち、第2のモードで、スイッチ36は、補助IC/回路34をメインI2Cバス/システム32に接続し、これによって、補助ICは、標準I2Cプロトコルを介してメインI2Cバスに接続されたICに接続されてこれと通信を行うことが出来る。
【0028】
図3には、本発明の原理を実現するシステムの実施形態の一例が示されている。システム40は、望ましくは、例えば図2の家電電子機器30のような家電電子機器内に設けられる。このシステム40には、メインI2Cバス/システム32、スイッチ回路/ロジック(論理)36、および、補助IC/回路/ロジック(論理)34が含まれている。
【0029】
メインI2Cバス/システム32には、クロック・ラインとデータ・ラインとに接続されたメイン・マイクロ(マイクロコンピュータ、マイクロプロセッサ)42が含まれている。更に、メインI2Cバス/システム32には、クロック・ラインとデータ・ラインとに接続されたその他のIC44と、同様にクロック・ラインとデータ・ラインとに接続されたその他のI2Cバス/ブランチ等46と、同様にクロック・ラインとデータ・ラインとに接続されたその他のI2C機器48とが含まれている。
【0030】
システム40では、メインI2Cシステム32の各ICおよびその他の構成要素が、標準I2Cプロトコルに従う動作、および/または、機能を実行する。また、システム40には、3つの補助IC、即ち、補助IC52(MDD Lite Red)、補助IC54(MDD Lite Green)、および、補助IC56(MDD Lite Blue)を有する補助IC/回路34が含まれている。補助IC52、54および56は、LCOS(Liquid Crystal On Silicon:液晶オン・シリコン)ディスプレイ上にビデオ画像を生成するための駆動信号を供給する。これに関連して、補助IC52、54および56には、画像装置の各ピクセル用の適正光出力を生成するためのルックアップ・テーブルが含まれている。各液晶オン・シリコン装置は、画像装置に於いて「ばらつき(variation)」を生じることがあり、従って、対応するEEPROM内の各ルックアップ・テーブルは、若干異なる値を含む必要がある。その必要な値は、例えば、色温度、画像装置の許容誤差、光学的許容誤差等に基づいて、決定される場合もあり、また、各液晶オン・シリコン装置の製造時に決定する必要がある場合もある。この決定された値は、その後、EEPROMにロードされ、その後、スタートアップ時にEEPROMから対応する補助ICにロードされる。
【0031】
補助システム34には、また、この実施形態で64K EEPROMとして示したメモリ58が含まれている。補助システム34は、各補助ICおよびメモリに接続されたクロック・ラインとデータ・ラインを有することによりI2Cに適合可能となっている。メモリ58には、上述の命令/データが予めロードされており、これらの命令/データは、標準I2Cデータ転送速度(スピード)を超えたデータ転送速度で、補助IC52、54および56にロードされる。このデータ転送は、メインI2Cシステム32上の各IC相互間の動作が始まる前に、完了する必要がある。
【0032】
システム40には、また、例えばCD4053CMOSスイッチであるスイッチ50と、メインIC42からこのスイッチ50に接続する制御ラインと、1対の抵抗(この実施形態では、各1Kオームの抵抗)とを有するスイッチ/スイッチ回路/ロジック(論理)36が含まれている。これらの1Kオームの抵抗(プルアップ)によって、回路電流が増大し、「ロー」状態から「ハイ」状態への変化が迅速に行われる。これは、高転送速度モード時に補助ICが適切に機能するために必要である。
【0033】
制御ラインを介するメイン・マイクロ42の制御の下で、スイッチ50は、補助IC52、54、56およびメモリ58の切り離しを行う。この切り離しは、補助システム34のクロック・ラインとデータ・ラインを個別の抵抗/プルアップに接続する(補助回路34のクロック・ラインとデータ・ラインを、内部スイッチを介して、第1の位置、スタートアップ位置、第1のモード、或いは、スタートアップ・モードに於ける「0」の位置に接続する)ことによって行われる。また、スイッチ50は、メイン・マイクロ42の制御の下で、補助回路34の「切り離し解除(de−isolate)」を行う。即ち、スイッチ50は、補助回路34のクロック・ラインをメインI2C回路32のクロック・ラインに接続し、且つ、補助回路34のデータ・ラインをメインI2C回路32のデータ・ラインに接続する。(これらの接続は、補助回路34のクロック・ラインとデータ・ラインを、内部スイッチを介して、第2の位置、動作位置、第2のモード、或いは、動作モードに於ける「1」の位置に接続することにより行われる。)この切り離し解除モードで、上記クロック・ラインとデータ・ラインは、それぞれ対応する抵抗(各10Kオーム)を介して、電圧源(図示では+3.3ボルト)に接続される。
【0034】
スタートアップ時、即ち、パワー・アップ時に、メイン・マイクロ42は、制御信号(論理「0」)をスイッチ50に送る。これによって、補助回路34のクロック・ラインおよびデータ・ラインは、「ロー」から「ハイ」の変化時に、それぞれ対応する1Kオーム抵抗を介して電圧源(+3.3ボルト)にプルアップされる。1Kオームの抵抗、即ち、プルアップは、補助回路34のデータ転送速度の高速化をサポートするのに十分な電流の供給に寄与する。この時、補助IC52、54および56は、例えば400KHzの高データ転送速度でメモリ58からデータを順次ロードすることができる。この実施形態の液晶オン・シリコン・システムでは、補助IC52、54および56の各々は、EEPROM58からデータを順次ロードする。即ち、リセット信号がメイン・マイクロ42から受信されると、各補助ICのうちの指定された1つが、必要速度、即ち、400KHzの、EEPROM58からのデータ転送を始める。この期間中、指定された補助ICは、マスタICとして動作し、必要なクロック信号を生成する。所定期間後、指定された補助ICへのデータ転送が完了すると、各補助ICのうちの次の1つが、EEPROM58からのデータ転送を始める。各補助ICのデータ転送の順番は、各ICにハードワイヤされている。いずれにしても、各補助ICは、必要なデータ全てをEEPROM58から転送するのに十分な期間、マスタICとして機能する。このデータ転送について十分な時間が過ぎると、スイッチ50は、制御信号(論理「1」)を受信し、この制御信号によって、補助回路34のクロック・ラインとデータ・ラインをメインI2C回路32に接続する。
【0035】
図4は、図3のI2Cシステム40の種々の信号およびそれら信号のタイミング関係を示す図である。詳しくは、I2Cシステム40用のパワー(power:電力)信号60と、補助IC(52、54、56)用のリセット信号62と、メイン・マイクロ/IC42からのスイッチ50用の制御信号64と、補助I2Cバス信号66と、メイン・マイクロ信号68とが示されている。リセット信号62には、スリーファイブ・システムズ(Three‐Five Systems)社製のMDD ICを使用した図3の実施形態の一例に対応する「MDDリセット」の符号を付している。
【0036】
ある時点で、パワー信号60は、「ロー」(論理「0」)状態、即ち、オフ(OFF)状態から参照番号70で示す「ハイ」(論理「1」)状態、即ち、オン(ON)状態に変化する。このパワー・オンのコマンドに続いて、メイン・マイクロ42からのリセット・ライン上のリセット信号62は、時点72で、「ロー」状態から「ハイ」状態になる。メイン・マイクロ42からの制御ライン上の制御信号64は、「ロー」状態のままである。これは、補助ICが400KHzでデータを転送するための適切な動作条件を示している。即ち、時点78に於ける補助バス信号66を参照すれば判るように、この時点で、補助IC52、54および56は、速い方の速度でメモリ58と通信することができる。
【0037】
この間、メイン・バス信号68によって、メインI2Cバス上の残りのICは、遅い方のI2C速度に設定される(信号部分82)。500ミリ秒の待ち時間74の後、メイン・スイッチ50は、補助IC52、54および56をメインI2Cバスに接続し、これによって、メイン・マイクロ42は、このバスに接続されたIC全てと通信可能になる。図4の種々の信号のタイミング関係は、それら種々の信号のバス切り離し部分と、それら種々の信号のバス共通部分を示している。バス切り離し部分は、補助回路34がメインI2C回路32から切り離されて、データ転送が、補助IC相互間に於いて、速い方の速度で行われる期間に対応している。バス共通部分は、補助回路34のメインI2Cバスからの切り離しが解除されている期間に対応している。
【0038】
図5には、本発明の動作の態様の一例を説明するフローチャート90が示されている。ステップ92のパワー・アップ、即ち、パワー・オン(電源オン)に於いて、信号60が生成されてI2Cシステム40に供給される(図4の信号60の時点70)。その後直ぐ、ステップ94に於いて、選択ICがメインI2Cバスから切り離される。この場合、この切り離しは、メインI2Cバス・システムと補助I2Cバス・システムとの間に接続されたスイッチの動作によって行われる。この切り離しに続いて、メイン・マイクロ42は、補助IC52、54および56に接続されたリセット・ライン上に、「ロー」から「ハイ」に変わるリセット信号62を供給する。リセット信号62の「ロー」から「ハイ」への変化時点72で、各補助ICは、メモリ58と、および/または、互いに通信を行う(図4の補助/切り離しI2Cバス信号66の信号部分78参照)。従って、ステップ96に於いて、切り離された各ICは、前述したように、順次、必要な速度で、必要に応じて、環境設定される。同時に、メイン・マイクロ42は、制御信号64を「ロー」に維持し、これによって、スイッチ50は、補助/切り離しI2Cバスのクロック・ラインとデータ・ラインを、各1Kオームのプルアップ抵抗を介して、電圧源に接続する。前述のように、各1Kオームのプルアップ抵抗は、補助回路34用の高データ転送速度(速い方のデータ転送速度)をサポートするために必要な電流を補助回路34に供給する。
【0039】
ステップ98に於いて、メインI2Cバスの各ICとそれらに関連するI2C構成要素は、マイクロI2C信号68の部分82によって表されるように、同時に環境設定される。各補助ICの通信/環境設定が完了するのに要する所定期間(ここでは、500ミリ秒)後、制御信号64は、時点76(図4参照)で「ロー」から「ハイ」になり、選択されたICは、ステップ100に於いて、切り離し解除になる。従って、スイッチ50は、補助I2C回路/バス/部分34のクロック・ラインとデータ・ラインを、メインI2Cバスのクロック・ラインとデータ・ラインに、それぞれ、接続する。この時点で、回路は、補助回路34が切り離される「バス切り離し」モードから、補助回路34がメインI2Cバス部分32の一部になる「バス共通」モードに変わる。従って、補助I2Cバス信号66とメインI2Cバス信号68は、それぞれ、50KHzの信号部分80と84に於ける通信を示す。
【0040】
本発明を望ましい構成を有するものとして説明したが、ここに開示した事項の精神および適応の範囲内で、この発明を更に変更することが出来る。従って、この出願は、この発明の一般原理を使用した、この発明の変更、用途、適用の如何なるものをも包含するものである。更に、この出願は、この発明が属する技術分野に於ける周知事項、或いは、慣用事項の範囲内にあり、本願特許請求の範囲内にある、ここに開示した事項の発展形態をも含むものである。
【図面の簡単な説明】
【図1】 I2Cバス/プロトコルを介して互いに通信を行う複数のICから成るシステムの一例を示す図である。
【図2】 本発明を実施するのに適した装置を表したブロック図である。
【図3】 本発明の原理に従う回路の一例を示す図である。
【図4】 図3の回路の種々の信号用のタイミング・チャートを示す図である。
【図5】 本発明のシステムの一例によって実行される各ステップのフローチャートを示す図である。
Claims (2)
- I2Cバス・システムを有するビデオ信号処理装置の動作を制御する方法であって、
コントローラICに接続されており、メイン・データ・ラインおよびメイン・クロック・ラインを有するメインI2Cバス部分と、複数の補助IC及びメモリに接続されており、補助データ・ラインおよび補助クロック・ラインを有する補助I2Cバス部分との間にスイッチを設けるステップと、
前記装置の第1の動作モード期間中、第1の制御信号を前記スイッチに供給して、前記スイッチが前記補助I2Cバス部分を前記メインI2Cバス部分から切り離すようにし、前記第1の動作モード期間中、前記メモリがビデオ画像の生成に使用されるデータを第1のデータ転送速度で前記複数の補助ICのそれぞれにロードし得るようにするステップと、
前記メモリから前記複数の補助ICのそれぞれに前記データがロードされた後に、前記装置の第2の動作モード期間中、第2の制御信号を前記スイッチに供給して、前記スイッチが前記補助I2Cバス部分を前記メインI2Cバス部分に接続するようにし、前記第2の動作モード期間中、前記補助ICが前記第1のデータ転送速度とは異なる第2のデータ転送速度で前記コントローラICと通信を行うようにするステップと、から成る前記ビデオ信号処理装置の動作を制御する方法。 - 前記ビデオ画像を生成するために使用される前記データは、液晶オン・シリコン(LCOS)ディスプレイの光出力を生成するための値を含んでいる請求項1記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25696600P | 2000-12-20 | 2000-12-20 | |
PCT/US2001/048036 WO2002050690A2 (en) | 2000-12-20 | 2001-12-11 | I2c bus control for isolating selected ic's for fast i2 bus communication |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004516576A JP2004516576A (ja) | 2004-06-03 |
JP2004516576A5 JP2004516576A5 (ja) | 2005-12-22 |
JP4057913B2 true JP4057913B2 (ja) | 2008-03-05 |
Family
ID=22974331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002551718A Expired - Fee Related JP4057913B2 (ja) | 2000-12-20 | 2001-12-11 | ビデオ信号処理装置の動作を制御する方法 |
Country Status (10)
Country | Link |
---|---|
US (1) | US7092041B2 (ja) |
EP (1) | EP1344140B1 (ja) |
JP (1) | JP4057913B2 (ja) |
KR (1) | KR100810549B1 (ja) |
CN (1) | CN1313945C (ja) |
AU (1) | AU2002237714A1 (ja) |
DE (1) | DE60144025D1 (ja) |
MX (1) | MXPA03005445A (ja) |
MY (1) | MY129233A (ja) |
WO (1) | WO2002050690A2 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7039734B2 (en) * | 2002-09-24 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | System and method of mastering a serial bus |
US7000125B2 (en) | 2002-12-21 | 2006-02-14 | Power-One, Inc. | Method and system for controlling and monitoring an array of point-of-load regulators |
US7049798B2 (en) | 2002-11-13 | 2006-05-23 | Power-One, Inc. | System and method for communicating with a voltage regulator |
US6833691B2 (en) | 2002-11-19 | 2004-12-21 | Power-One Limited | System and method for providing digital pulse width modulation |
US7023190B2 (en) | 2003-02-10 | 2006-04-04 | Power-One, Inc. | ADC transfer function providing improved dynamic regulation in a switched mode power supply |
US7080265B2 (en) | 2003-03-14 | 2006-07-18 | Power-One, Inc. | Voltage set point control scheme |
US20040255070A1 (en) * | 2003-06-12 | 2004-12-16 | Larson Thane M. | Inter-integrated circuit router for supporting independent transmission rates |
US20040255195A1 (en) * | 2003-06-12 | 2004-12-16 | Larson Thane M. | System and method for analysis of inter-integrated circuit router |
US20040255193A1 (en) * | 2003-06-12 | 2004-12-16 | Larson Thane M. | Inter integrated circuit router error management system and method |
US7085863B2 (en) * | 2003-10-30 | 2006-08-01 | International Business Machines Corporation | I2C device including bus switches and programmable address |
TWI313414B (en) * | 2003-11-04 | 2009-08-11 | Hon Hai Prec Ind Co Ltd | Device and system for expansion of computer bus |
TWI292533B (en) * | 2003-11-20 | 2008-01-11 | Sunplus Technology Co Ltd | System for accessing a plurality of devices by using single bus and control apparatus therein |
TW200537305A (en) * | 2004-05-04 | 2005-11-16 | Quanta Comp Inc | Communication system, transmission device and the control method thereof |
KR20060005923A (ko) * | 2004-07-14 | 2006-01-18 | 삼성전자주식회사 | 전자장치 |
TWI255404B (en) * | 2004-12-03 | 2006-05-21 | Hon Hai Prec Ind Co Ltd | System and method for dynamically allocating addresses to devices connected to an integrated circuit bus |
US7478286B2 (en) * | 2005-04-08 | 2009-01-13 | Linear Technology Corporation | Circuit and method of detecting and resolving stuck I2C buses |
FR2885710B1 (fr) * | 2005-05-11 | 2007-08-03 | Stmicroelectronics Maroc | Selection d'adresse pour bus i2c |
EP1788574B1 (de) * | 2005-11-16 | 2012-04-04 | Siemens Aktiengesellschaft | Elektrisches Gerät dessen Speicherdaten auch bei Defekt auslesbar sind |
TWM289939U (en) * | 2005-11-25 | 2006-04-21 | Tatung Co | Audio/video switching circuit using I2C bus control |
US20070136500A1 (en) * | 2005-12-12 | 2007-06-14 | Innolux Display Corp. | Controlling system using inter integrated circuit bus having single clock line |
WO2007094414A1 (ja) | 2006-02-16 | 2007-08-23 | Nikon Corporation | 露光装置、露光方法及びデバイス製造方法 |
JP2007243340A (ja) * | 2006-03-06 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
EP2005308A2 (en) * | 2006-03-31 | 2008-12-24 | Nxp B.V. | Method and system for i2c clock generation |
US7882282B2 (en) | 2008-05-21 | 2011-02-01 | Silicon Laboratories Inc. | Controlling passthrough of communications between multiple buses |
JP5253901B2 (ja) * | 2008-06-20 | 2013-07-31 | 株式会社東芝 | メモリシステム |
US9122809B2 (en) * | 2008-07-01 | 2015-09-01 | Hewlett-Packard Development Company, L.P. | Segmenting bus topology |
PL386019A1 (pl) * | 2008-09-03 | 2010-03-15 | Diehl Ako Stiftung & Co.Kg. | Sposób i system do monitorowania i serwisowania urządzeń w oparciu o jednoprzewodową komunikację na podczerwień |
CN101763331B (zh) * | 2010-01-18 | 2014-04-09 | 中兴通讯股份有限公司 | 一种实现i2c总线控制的系统及方法 |
TW201201023A (en) * | 2010-06-30 | 2012-01-01 | Hon Hai Prec Ind Co Ltd | Inter-Integrated Circuit device communication circuit |
US8626973B2 (en) * | 2011-09-13 | 2014-01-07 | International Business Machines Corporation | Pseudo multi-master I2C operation in a blade server chassis |
JP2013257465A (ja) * | 2012-06-13 | 2013-12-26 | Sumitomo Electric Ind Ltd | 光トランシーバ |
US8928383B2 (en) | 2013-03-15 | 2015-01-06 | Analog Devices, Inc. | Integrated delayed clock for high speed isolated SPI communication |
US8943256B1 (en) * | 2013-08-08 | 2015-01-27 | Cypress Semiconductor Corporation | Serial data intermediary device, and related systems and methods |
JP2016004327A (ja) * | 2014-06-13 | 2016-01-12 | 富士通株式会社 | 伝送装置 |
US9665528B2 (en) | 2014-11-20 | 2017-05-30 | International Business Machines Corporation | Bus serialization for devices without multi-device support |
EP3070551B1 (de) * | 2015-03-17 | 2018-04-25 | Siemens Aktiengesellschaft | Datenbuskoppler und verfahren zum betrieb |
US20160335213A1 (en) * | 2015-05-13 | 2016-11-17 | Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. | Motherboard with multiple interfaces |
JP6786871B2 (ja) * | 2016-05-18 | 2020-11-18 | ソニー株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
CN114968868B (zh) * | 2021-02-22 | 2023-12-29 | 华为技术有限公司 | 数据传输模组及移动终端 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631912A (en) * | 1995-12-19 | 1997-05-20 | Samsung Electronics Co., Ltd. | High impedance test mode for JTAG |
US5892933A (en) | 1997-03-31 | 1999-04-06 | Compaq Computer Corp. | Digital bus |
US5946495A (en) | 1997-04-08 | 1999-08-31 | Compaq Computer Corp. | Data communication circuit for controlling data communication between redundant power supplies and peripheral devices |
FI981894A (fi) * | 1998-09-04 | 2000-03-05 | Nokia Multimedia Network Terminals Oy | Väylärakenne |
US6145036A (en) * | 1998-09-30 | 2000-11-07 | International Business Machines Corp. | Polling of failed devices on an I2 C bus |
US6205504B1 (en) * | 1998-09-30 | 2001-03-20 | International Business Machines Corporation | Externally provided control of an I2C bus |
US6622188B1 (en) * | 1998-09-30 | 2003-09-16 | International Business Machines Corporation | 12C bus expansion apparatus and method therefor |
TR200101268T2 (tr) * | 1998-11-13 | 2001-08-21 | Beko Elektroni̇k Anoni̇m Şi̇rketi̇ | Televizyon ekranı üzerindeki bilginin diğer bir ortama aktarılması yöntemi. |
US6339806B1 (en) * | 1999-03-23 | 2002-01-15 | International Business Machines Corporation | Primary bus to secondary bus multiplexing for I2C and other serial buses |
US6597197B1 (en) * | 1999-08-27 | 2003-07-22 | Intel Corporation | I2C repeater with voltage translation |
CN100432973C (zh) * | 2000-06-02 | 2008-11-12 | 汤姆森特许公司 | 集成电路处于未通电状态时的总线操作 |
US6591322B1 (en) * | 2000-08-01 | 2003-07-08 | Sun Microsystems, Inc. | Method and apparatus for connecting single master devices to a multimaster wired-and bus environment |
US6745270B1 (en) * | 2001-01-31 | 2004-06-01 | International Business Machines Corporation | Dynamically allocating I2C addresses using self bus switching device |
US6769078B2 (en) * | 2001-02-08 | 2004-07-27 | International Business Machines Corporation | Method for isolating an I2C bus fault using self bus switching device |
US6725320B1 (en) * | 2001-02-08 | 2004-04-20 | International Business Machines Corporation | I2C bus switching devices interspersed between I2C devices |
US6816939B2 (en) * | 2002-05-09 | 2004-11-09 | International Business Machines Corporation | Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor |
-
2001
- 2001-12-11 JP JP2002551718A patent/JP4057913B2/ja not_active Expired - Fee Related
- 2001-12-11 EP EP01986525A patent/EP1344140B1/en not_active Expired - Lifetime
- 2001-12-11 MX MXPA03005445A patent/MXPA03005445A/es active IP Right Grant
- 2001-12-11 KR KR1020037008411A patent/KR100810549B1/ko not_active IP Right Cessation
- 2001-12-11 US US10/433,803 patent/US7092041B2/en not_active Expired - Lifetime
- 2001-12-11 AU AU2002237714A patent/AU2002237714A1/en not_active Abandoned
- 2001-12-11 WO PCT/US2001/048036 patent/WO2002050690A2/en active Application Filing
- 2001-12-11 CN CNB018209580A patent/CN1313945C/zh not_active Expired - Fee Related
- 2001-12-11 DE DE60144025T patent/DE60144025D1/de not_active Expired - Lifetime
- 2001-12-20 MY MYPI20015784A patent/MY129233A/en unknown
Also Published As
Publication number | Publication date |
---|---|
WO2002050690A3 (en) | 2003-03-13 |
JP2004516576A (ja) | 2004-06-03 |
MY129233A (en) | 2007-03-30 |
WO2002050690A2 (en) | 2002-06-27 |
CN1313945C (zh) | 2007-05-02 |
KR20030065563A (ko) | 2003-08-06 |
DE60144025D1 (de) | 2011-03-24 |
EP1344140A2 (en) | 2003-09-17 |
US7092041B2 (en) | 2006-08-15 |
CN1561494A (zh) | 2005-01-05 |
AU2002237714A1 (en) | 2002-07-01 |
EP1344140B1 (en) | 2011-02-09 |
MXPA03005445A (es) | 2003-09-10 |
US20040036808A1 (en) | 2004-02-26 |
KR100810549B1 (ko) | 2008-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4057913B2 (ja) | ビデオ信号処理装置の動作を制御する方法 | |
US8274972B2 (en) | Communication system with switchable connection | |
JP2834330B2 (ja) | データストリームモード切換機能を備えたメモリ装置 | |
EP1213657A2 (en) | Dual interface serial bus | |
WO2010012236A1 (zh) | 一种实现管脚分时复用的方法及片上系统 | |
US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
US5852406A (en) | Multi-protocol data bus system | |
JP3133732B2 (ja) | マルチスレーブバスラインシステム及びシリアル転送方法 | |
JP2000069029A (ja) | 接続制御装置及び接続制御方法 | |
AU4843299A (en) | Improved inter-device serial bus protocol | |
US6874050B2 (en) | Circuit and method for expanding a serial bus | |
JPH11215031A (ja) | 電子機器 | |
EP1323048A2 (en) | Integrated circuit having a programmable address in a i2c environment | |
CN112150980A (zh) | 同步调整屏幕设定的方法及多屏幕系统 | |
JP2001306413A (ja) | Usb通信デバイス | |
US5831849A (en) | Data control system | |
JPH11288338A (ja) | Usbコントローラ及びこれを搭載したデバイス | |
JPH11110335A (ja) | インターフェース付通信システム及び通信システム用インターフェース | |
WO2020062076A1 (zh) | 初始化同步装置、初始化同步方法及摄像机 | |
JP3148765B2 (ja) | 互いに異なった規格のインターフェース間のボーレートを合わせるための通信ケーブル | |
WO2006070663A1 (ja) | 半導体装置および電子機器 | |
JPH10322322A (ja) | 信号伝送回路 | |
JPH04306992A (ja) | 通信回路 | |
JPH04184609A (ja) | 信号授受装置 | |
KR19980035721A (ko) | 주변통신회로의 리셋방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060915 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070823 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4057913 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |