CN1561494A - 用于快速的i2c总线通信而隔离所选择的ic的i2c总线控制 - Google Patents

用于快速的i2c总线通信而隔离所选择的ic的i2c总线控制 Download PDF

Info

Publication number
CN1561494A
CN1561494A CNA018209580A CN01820958A CN1561494A CN 1561494 A CN1561494 A CN 1561494A CN A018209580 A CNA018209580 A CN A018209580A CN 01820958 A CN01820958 A CN 01820958A CN 1561494 A CN1561494 A CN 1561494A
Authority
CN
China
Prior art keywords
bus
auxiliary
main
switch
bus portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018209580A
Other languages
English (en)
Other versions
CN1313945C (zh
Inventor
J·B·伦达罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of CN1561494A publication Critical patent/CN1561494A/zh
Application granted granted Critical
Publication of CN1313945C publication Critical patent/CN1313945C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Document Processing Apparatus (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Powder Metallurgy (AREA)

Abstract

提供用于在I2C总线系统上选择性隔离特定IC的系统、方法和装置。特定IC的选择性隔离允许特定的被隔离IC在大于I2C总线系统数据传送速率的数据传送速率下，彼此之间且/或与其它元件通信。开关在一个模式下可操作，以选择性地隔离包含即将被隔离IC的辅助或分开的I2C部分，其在另一模式下可操作，以允许辅助I2C部分成为主I2C总线系统部分的一部分。通过加速被隔离IC从低到高过渡的操作，与开关有关的适当上拉电阻有助于允许较快的数据传送速率。

Description

用于快速的I2总线通信而隔离所选择的IC的I2C总线控制
本发明涉及I2C总线/协议及采用I2C总线/协议的集成电路，且更具体而言，涉及使用I2C总线/协议的辅助电路及与其有关的集成电路。
集成电路(“IC”)被广泛地使用在当今的电子设备中。IC被典型地设计成执行特定的功能，并且同样地，许多不同的IC通常是现代电子设备进行操作所必需的。现代电子设备的IC必须能够彼此相互合作，以便彼此之间有序地进行通信(接收和/或传输数据/信息)。
在IC环境中的合作和通信包括一个IC典型地响应于来自另一IC的查询信号向其它IC发送数据/信息以及/或从其它IC接收数据/信息的能力。典型地这是通过提供IC之间的通信链路或信道而实现。高效地提供通信链路的一个方法是通过总线结构将IC连接到一起。总线结构基本上是在电子设备中用于多个IC的公用通信信道。
一个众所周知的总线系统/结构是内部集成电路总线或I2C总线(可交换地为I2C总线)。I2C总线系统在允许多个IC通过一个公用的构建总线被彼此连接且彼此相互通信的I2C协议上操作。I2C总线系统是由Phillips Semiconductor开发的，以在电视环境内提供将中央处理单元(CPU)与有关的外围IC相连接(即提供其之间的通信)的方法。I2C总线系统已经被广泛地使用在消费者电子设备上。由此，各种IC被加以设计且包括用于在I2C环境中操作的必要元件。
更具体而言，I2C总线系统是一个串行总线系统。在实施I2C总线时，每个IC(即设备、驱动器、存储器或复杂功能IC/芯片)等被赋予一个唯一的地址。然后通过使用第二IC的地址，在I2C系统中的特定IC可以向所述第二IC发送且/或从所述第二IC接收数据。在维持I2C的完整性方面，当新IC被开发时，设计者必须从I2C授权/发行实体(即Phillips Semiconductor)申请且获取唯一的IC地址。这允许随着更多种类可赋址的设备/IC被唯一性地加以注册，I2C系统在发展。然后唯一的IC地址被内部硬连线到IC。Phillips Semiconductor将这些地址保留在一注册处等，以确保所赋予地址的完整性。
然而，I2C系统基本上被限制成根据一组协议在一设定时钟速度下传送数据。I2C系统的主控制器IC设定传送速率或速度(即时钟率或总线速度)。因而被连接到特定I2C总线上的所有IC必须在同一速度或数据传送速率下通信。然而，理想地是允许一些IC在某些条件下在不同时钟速度下通信。
例如，用于某些用户电子装置应用的一些IC可具有在一已知数据传送速率下从存储器装载数据的加电I2C例行程序，所述给定数据传送速率可能不同于在I2C系统的正常条件下由主微处理器(main micro)所设定的I2C总线速率。例如，在某些由Thomson ConsumerElectronics，Inc.of Indianapolis，Indiana所制造的视频显示系统的硅显示器上的液晶使用由Three-Five Systems，Inc，of Tempe，Arizona所制造的IC。Three-Five System的IC具有硬编码的加电I2C例行程序，所述程序在400KHz总线速度下从64K EEPROM(存储器)装载Three-Five Systems的Application Specific IntegratedCircuits(“ASIC”“应用专用集成电路”)。在已知I2C总线分支上具有包括Three-Five System IC的多个IC时，则不存在允许由加电I2C例行程序所要求的快速上升时间的合适上拉，并且在I2C总线上具有串联电阻时，也不允许所有的I2C设备将控制线有效地拉到低状态。鉴于如上所述，理想地是提供一个总线布置，其允许在I2C系统内I2C系统中的特定IC在不同于其它IC的通信速度的速度下进行通信。
本发明是一种用于隔离数字总线系统中所选择的集成电路的系统、方法和装置。具体而言，本发明是一种用于选择性地将放置在I2C总线系统各种部分上的一个或多个集成电路隔离一个预定的时间周期的系统、方法和装置。更具体而言，本发明是一种用于选择性地隔离I2C总线系统的多个集成电路，以允许被隔离的集成电路在不同于I2C总线系统数据传送速率的数据传送速率下进行通信。一旦被隔离，则所选择的多个集成电路可独立于I2C总线系统集成电路的剩余部分而彼此通信。
在一种形式下，本发明是一种用于选择性地隔离I2C总线系统的一部分的装置。所述系统包括主I2C总线部分、与所述主I2C总线部分通信的主控制器IC、辅助I2C总线部分、以及被插入在主I2C总线部分与辅助I2C总线部分之间且与主控制IC相通信的开关。所述开关在主控制器IC的控制下可操作，以将辅助I2C总线部分与主I2C总线部分隔离。所述开关还提供对辅助I2C总线部分的上拉电流的控制。
在另一种形式下，本发明是一种用于选择性地隔离I2C总线系统的一部分的方法。所述方法包括下述步骤：(a)向插入在具有主数据行和主时钟线的主I2C总线部分与具有辅助数据行和辅助时钟线的辅助I2C总线部分之间的开关提供控制信号，所述开关具有其中辅助数据行与主数据行通信、且辅助时钟行与主时钟行通信的第一操作模式，以及其中辅助数据行与主数据行被隔离、且辅助时钟行与主时钟行被隔离的第二操作模式；以及(b)利用控制信号以使开关或者在所述第一操作模式下或在所述第二操作模式下操作。
在另一种形式下，本发明是一个电视信号接收器。所述电视信号接收器包括主I2C总线部分、与主I2C总线部分通信的主控制器IC、与主I2C总线部分通信的第一多个I2C兼容的IC、辅助I2C总线部分、与辅助I2C总线部分通信的第二多个I2C兼容的IC、以及被插入在主I2C总线部分和辅助I2C总线部分之间且与主控制器IC通信的开关。所述开关处在主控制器IC的控制下，以选择性地将辅助I2C总线部分以及由此第二多个I2C兼容的IC与主I2C总线部分隔离一个预定的时间周期。
本发明允许对特定的或所选择的I2C部分或设备的隔离，而与此同时提供低阻抗上拉(电阻)。反过来，较高的电流上拉(电阻)允许被隔离的IC在较高速度下操作。当被隔离的IC被返回到主I2C总线上时，电阻处在辅助电路之外。在被隔离的IC正在读取数据期间，I2C系统的主微处理器(main micro)可以在I2C总线上配置其它的I2C，因此节省了启动时间。
通过结合所附的附图，参考对本发明的所有示范实施例的下述说明，这个发明的上述提到的以及其它特点和优点将变得更加显然，且本发明将得到更好的理解，其中：
图1是包括通过I2C总线/协议彼此相互通信的多个IC的示范系统示意图；
图2是适合于实施本发明的装置的方框图表示；
图3是根据本发明原理的示范电路；
图4是图3中电路的各种信号的时序图；以及
图5是由本发明示范系统所执行的步骤的流程图。
在贯穿几个图中，对应的参考字符表示对应的部件。
现在参考图1，其中描述了通常被指定为10的系统，其表示其中多个IC通过总线结构被连接到一起且彼此相互通信的系统。
特别地，系统10是一个I2C总线/协议系统。I2C系统10包括被连接到I2C总线(通常被指定为18)且与其通信的控制器IC 12。控制器IC 12可被称为主IC、主微处理器(main micro)等，且可操作来启动总线18上的数据传送。控制器IC 12可以是微处理器、CPU等。I2C系统10进一步包括通常被指定为20的多个从属IC(具有各种下标)，所述从属IC通过I2C总线18被连接到各种其它IC且与其通信。
I2C总线18包括串行时钟线(SCL)14和串行数据线(SDA)16。SCL线14被耦合到主控制器IC 12的I/O管脚上并被耦合到每个从属IC 20的I/O管脚上，用于向每个从属IC 20供应串行时钟信号。SDA线16被耦合到主控制器IC 12的另一I/O管脚且被耦合到每个从属IC20的另一I/O管脚，用于数据传送和一般通信。IC之间的数据传送在某一预定数据速率(50KHz)下被完成。
虽然SCL线14是一个双向线，但是主控制器IC 12控制/产生系统时钟，因而SCL线14具有单向箭头，以指定在时钟信号线上数据流的性质。SDA线16也是双向线，因而具有双向箭头以指定串行数据行上数据流的性质。每个从属IC 20工作上接收来自主控制器IC 12协议命令，并且适当地作出反响应。
为了使多个从属IC 20之间相互通信，每个从属IC 20被分配一个唯一的地址。所述唯一的地址被硬接线到相应的从属IC 20内，典型地在I2C总线接口部之内。每个从属IC 20的内部地址因而得到固定。一些从属IC 20仅具有一个固定地址，而一些从属IC 20可具有不只一个固定地址，典型地至少部分地是由于具有多个内部I2C总线接口部分，其每一个具有从前所分配的I2C地址。
同样，每个从属IC 20在设定的I2C数据速率(典型地为50KHz)下与主控制器IC 12通信。主控制器IC 12和从属IC 20也典型地具有遵守标准I2C协议的启动例行程序。
总而言之，I2C系统是一个允许任何两个IC在任何时间里通过总线18彼此之间进行通信的两线、双向总线系统。主控制器IC 12工作在“主(master)”操作模式下、启动在总线18上的数据传送且产生允许数据传送的时钟信号。当从属IC 20被主控制器IC 12操作开启且进行通信，借此一特定的从属IC 20被指令来或者发送或者接收数据时，从属IC 20工作在“从属”操作模式下。SCL线14在I2C总线18上从主控制器IC 12向从属IC 20传播时钟信号。当在总线18上传送数据时，每个主控制器IC 12(因为可能有不只一个主控制器IC)产生其自己的时钟信号。I2C总线18的第二双向线，即串行数据线(SDA)16，通过使用8位串行事务处理传送数据。典型地使用第9位作为确认位。
当SCL线14与SDA线16均保持“HIGH”或逻辑“1”时，在两个IC之间没有数据可被传送。当SCL线14是HIGH时，在SDA线16上HIGH到LOW(逻辑“0”)的过渡表示数据位交换的START条件。相反地，当SCL线14是HIGH时，在SDA线16上LOW到HIGH的过渡限定了STOP条件。主控制器IC 12为在SDA线16上被传送的每个数据位产生一个时钟脉冲，且仅当SCL线14上的时钟信号处于LOW状态时SDA线16的HIGH或LOW状态才可以改变。
应该理解为图1的系统10仅是其中本发明可被利用的环境/应用的示范。优选地，本发明可应用于且使用在采用I2C协议/总线结构/系统的任何IC系统。然而，本发明可被使用在其它类似的协议/总线结构/系统中。其中本发明被采用的IC系统和IC类型可采取许多形式并/或执行许多功能。图1中的示范系统10可有利地成为电视信号处理设备的操作电路的一部分。
参考图2，其中描述了表示其中I2C系统10和本发明可被使用的示范设备的方框图。图2示出大体上被指定为30的消费者电子设备，其可能是电视信号接收器/处理器、置顶盒、卫星接收器、或采用数字总线协议系统如上述说明的I2C系统的任何类型消费者电子设备。
消费者电子设备30包括如上参考图1总体上被加以说明的I2C元件及主I2C总线(通常被指定为32)。根据本发明的一个方面，消费者电子设备30包括在通常被指定为34的辅助电路或电路/逻辑电路内的辅助IC。辅助IC 34优选地为I2C可兼容。辅助IC 34通过开关、开关电路/逻辑电路等36(总起来为开关36)被连接到主I2C总线和I2C元件32上并与其通信。开关36可操作选择性地以其中的一个模式将辅助IC与主I2C系统相连接，并且用来选择性地以另一模式将辅助IC与主I2C系统隔离。
更具体而言，辅助IC 34可操作以通过大于主I2C总线和I2C元件(即在高的数据传送速率下)的数据传送速率(即总线速率)进行通信。同样，当辅助IC 34有必要利用高的数据传送速率而不是主I2C系统的数据速率进行通信或执行一操作或功能时，或者当一个辅助IC或多个辅助IC在辅助系统34的电路/逻辑电路内进行通信或执行一操作或功能时，开关36可操作以将辅助IC与主I2C总线/系统32隔离或断开。
根据本发明，设备30在多个模式之一下操作。在第一状态或模式期间，开关36允许辅助IC 34与主I2C总线隔离。所述隔离允许辅助IC彼此之间及在任何与辅助电路/逻辑电路34有关的其它设备之间进行通信。在第二状态或模式期间，开关36在工作上将辅助IC/电路34与主I2C总线/系统32相连接，以使辅助IC被连接到通过正常I2C协议被连接到主I2C总线上的IC且与其通信。
参考图3，其中描述了用于实施本发明原理的系统的示范实施例。系统40优选地处在如图2中消费者电子设备30的消费者电子设备内。系统40包括主I2C总线/系统32、切换电路/逻辑电路36和辅助IC/电路/逻辑电路34。
主I2C总线/系统包括被耦合到时钟线和数据线上的主微处理器42。在主I2C总线/系统32内的是被连接到时钟线和数据线的其它IC44、同样被连接到时钟线和数据线上的其它I2C总线/分支等46、以及同样被连接到时钟线和数据线上通常被指定为48的其它I2C设备。
系统40是这样的，主I2C系统32的IC和其它元件根据标准I2C协议操作且/或起作用。系统40还包括通常被指定为34的辅助IC/电路，其被示出具有三个辅助IC，即辅助IC 52(MDD Lite Red)、辅助IC 54(MDD Lite Green)及辅助IC 56(MDD Lite Blue)。辅助IC 52、54和56提供驱动信号以在LCOS显示器上产生视频图像。在这一点上，辅助IC 52、54和56包括用于为成像器设备的每个象素产生正确光输出的查询表。每个LCOS设备可包括成像器设备中的变化，所述成像器设备要求在有关的EEPROM内的每个查询表包括略微不同的值。所必需的值可基于例如色温、成像器容许偏差、光学容许偏差等被加以确定，并且在每个LCOS设备的制造期间可能必须被加以确定。然后所确定的值被装载到EEPROM上，且随后在启动期间被从EEPROM装载到一个相应的辅助IC上。
辅助系统34还包含在此被描述成64K EEPROM的存储器58。通过具有被耦合到每个辅助IC和存储器上的时钟线和数据线，辅助系统34是I2C兼容的。存储器58包含上面所说明的预装载的指令/数据，所述预装载的指令/数据在超出正常I2C数据传送速率或速度的数据传送速率下即将被装载到辅助IC 52、54和56。所述数据传送必须在主I2C系统32上的IC之间出现操作之前完成。
系统40还包括开关、切换电路/逻辑电路36，其(36)包括可是CD-4053 CMOS开关的开关50，从主IC 42到开关50的控制线、以及一对电阻(在此1KΩ电阻)。所述1KΩ电阻(上拉)增加电路中的电流以加速从低到高状态的过渡，在高传送速率模式下这对于辅助IC的适当功能是必要的。
开关50在主微处理器42的控制下(通过控制线)可操作，以通过把辅助系统34的时钟线和数据线耦合到单独的电阻/上拉上(在第一或启动位置或模式下，通过内部开关将辅助电路34的时钟和数据线耦合到“0”位置)将辅助IC 52、54、56与存储器58隔离。开关50在主微处理器42的控制下可操作将辅助电路34“解除隔离”，或将辅助电路34的时钟线连接到主I2C电路32的时钟线、以及将辅助电路34的数据线连接到主I2C电路32的数据线(在第二或操作位置或模式下，通过内部开关将辅助电路34的时钟和数据线耦合到“1”位置)。在被解除隔离的模式下，时钟和数据线通过相应的电阻(每个为10KΩ)被耦合到电压源(被示为+3.3伏特)。
在启动或加电期间，主微处理器42向开关50发送控制信号(逻辑“0”)，使在低到高的过渡期间辅助电路34的时钟和数据线通过相应的1KΩ电阻被上拉到电压源(+3.3伏特)。所述1KΩ电阻或上拉电阻帮助提供足够的电流以支持辅助电路34较快速的数据传送速率。此时，辅助IC 52、54和56可以在高的数据传送速率如400kHz下从存储器58顺序地装载数据。在本LCOS系统中，辅助IC 52、54和56中的每一个以顺序方式从EEPROM 58装载数据。即，当从主微处理器42接收到复位信号时，辅助IC的一个被指定IC开始在所要求的速率即400kHz下从EEPROM 48传送数据。在这个周期期间，被指定的辅助IC充当主IC且产生必要的时钟信号。在预定时间周期之后，当到被指定辅助IC的数据传送完成时，辅助IC的下一个开始从EEPROM48传送数据。辅助IC传送数据的次序被硬连线到IC内。在任何情况下，辅助IC在一段持续时间起到主IC的作用，所述持续时间足够用来从EEPROM 48传送全部所要求的数据。一旦数据传送的足够时间已经期满，则开关50接收目前将辅助电路34的时钟和数据线与主I2C电路32耦合的控制信号(逻辑“1”)。
图4描述图3中I2C系统40的各种信号和其时序关系。特别地，其中描述了I2C系统40的功率信号60、辅助IC(52、54、56)的复位信号62、开关50的控制信号64(来自主微处理器/IC 42)、辅助I2C总线信号66和主微处理器信号68。复位信号62也被标注有与利用来自Three-Five Systems，Inc.的MDD IC的图3中示范实施例相关的MDD复位。
在时间上的一点，功率信号60从低(逻辑“0”)或OFF状态过渡到高(逻辑“1”)或ON状态(被指定为70)。在功率ON命令之后，在复位线上来自主微处理器的复位信号62在点72从低状态进入到高状态。在控制线上来自主微处理器42的控制信号64保持在低状态。这用信号表示出辅助IC在400kHz下传送数据的适当操作条件，见在点78的辅助总线信号，因此，在此时辅助IC 52、54和56可与存储器在较快速度下通信。
在这个时间期间，主总线信号68可以在较慢I2C速率下配置(信号部分82)在主I2C总线上剩余的IC。在500毫秒等待周期之后，主开关50将辅助IC 52、54和56连接到主I2C总线且允许主微处理器与连接到总线上的全部IC通信。图4中各种信号的时序关系示出各种信号被总线隔离的部分，以及各种信号的总线公用部分。被总线隔离的部分对应于这一时间周期，在此时间周期内辅助电路34被与主I2C电路32隔离，并且数据传送在较高速率下发生于辅助IC之间。总线公用部分对应于这样的时间周期，在此周期内辅助电路34被与主I2C总线解除隔离。
现在参考图5，其中描述了通常被指定为90的本发明示范操作方式的流程图。在步骤92中，产生加电或上电信号60且其被施加到I2C系统40(图4中信号60的点70)。随后不久，在步骤94中，所选择的IC被与主I2C总线隔离。在这种情况下，所述隔离受被耦合在主及辅助I2C总线系统之间开关的操作的影响。在隔离之后，主微处理器42在被耦合到辅助IC 52、54、56的复位线上提供LOW到HIGH的复位信号62。在复位信号62的从LOW到HIGH的过渡72处，辅助IC与存储器58且/或彼此通信(见图4中的辅助/被隔离I2C总线信号66的信号部分78)。因此，在步骤96中，作为所需，被隔离的IC以上面所说明的顺序方式被配置在所要求的速度下。在同一时刻，主微处理器42保持控制信号64为LOW，这致使开关50通过1KΩ上拉电阻将辅助/被隔离I2C总线的时钟和数据线连接到电压上。再次，所述1KΩ上拉电阻向辅助电路34提供必要的电流，以支持辅助电路34较快的数据传送速率。
在步骤98中，主I2C总线IC和有关的12C元件被同时配置成由微I2C信号68部分82来表示。在其中辅助IC具有完成其通信/配置的时间的预定时间周期(在此为500msec)之后，控制信号64在其点76上从LOW到达HIGH，以为了在步骤100中将所选择的IC解除隔离。因而开关50将辅助I2C电路/总线/部分34的时钟和数据线耦合到主I2C总线的时钟和数据线。在此点上，电路从其中辅助电路34被隔离的“总线被隔离”模式过渡到其中辅助电路34为主I2C总线部分32的一部分的“总线公用”模式。因此，辅助I2C总线信号66和主I2C总线信号68均分别示出在50kHz信号部分80和84的通信。
虽然这个发明已经被说明成具有所优选的设计，但是本发明可以在这个公开内容的本质和范围内被进一步修改。因此这个申请旨在覆盖利用本发明基本原理对本发明的任何变化、使用及适配。此外，这个申请旨在覆盖这样的在本技术领域中在公知或习惯惯例内而产生的与本发明公开内容的偏差，这种偏差是本发明所包含的且其属于所附权利要求的界限之内。

Claims (20)

1.一种视频信号处理装置，包括：
具有主I2C总线部分(32)的I2C总线，
被耦合到所述主I2C总线部分的控制器IC(42)；以及
辅助I2C总线部分(34)；
被插到所述主I2C总线部分和所述辅助I2C总线部分之间且与所述控制器IC通信的开关(50)，所述开关在所述主IC的控制下可操作以选择性地将所述辅助I2C总线部分与所述主I2C总线部分隔离。
2.根据权利要求1的装置，其中所述开关在所述控制器IC的控制下可操作，以在启动条件期间将所述辅助I2C总线部分与所述主I2C总线部分隔离一个预定的时间周期。
3.根据权利要求2的装置，进一步包括：
被耦合到所述辅助I2C总线部分的多个IC(52、54、56)，以及
其中所述多个IC可操作，以当所述辅助I2C总线部分被与所述主I2C总线部分隔离时，在大于所述主I2C总线部分数据传送速率的数据传送速率下彼此相互通信。
4.根据权利要求1的装置，其中所述开关包括集成电路开关。
5.根据权利要求1的装置，其中由所述开关对所述辅助I2C总线部分的隔离包括所述开关的第一模式(94)；以及
所述开关具有在所述主IC控制下的第二模式(100)，其中所述辅助I2C总线部分可操作性地耦合到所述主I2C总线部分。
6.根据权利要求1的装置，进一步包括一对被耦合到所述开关上的上拉电阻(1K)；以及
其中当所述开关(50)选择性地将所述辅助I2C总线与所述主I2C总线部分隔离时，所述上拉电阻为所述辅助I2C总线部分提供增加的电流。
7.一种电视信号接收器(30)，包括：
主I2C总线(32)；
与所述主I2C总线通信的控制器IC(42)；
可操作性地耦合到所述主I2C总线上的第一多个I2C兼容的IC(44、46)；
辅助I2C总线(34)；以及
可操作性地耦合到所述辅助I2C总线上的第二多个I2C兼容的IC(52、54、56)，
被插在所述主I2C总线和所述辅助I2C总线之间且与所述控制器IC通信的开关(50)，所述开关在所述控制器IC的控制下，以在第二多个I2C兼容的IC的启动条件期间，选择性地将所述辅助I2C总线以及因而所述第二多个I2C兼容的IC与所述主I2C总线隔离一个预定的时间周期。
8.根据权利要求7的电视信号接收器，其中所述主I2C总线、所述控制器IC及所述第一多个I2C兼容的IC可操作以在第一数据传送速率下通信；以及
所述第二多个I2C兼容的IC可操作以当与所述主I2C总线隔离时在第二数据传送速率下通信，以及当为所述主I2C总线的一部分时用来在所述第一数据传送速率下通信。
9.根据权利要求8的电视信号接收器，其中所述第二数据传送速率大于所述第一数据传送速率。
10.根据权利要求7的电视信号接收器，其中所述开关包括集成电路开关。
11.根据权利要求7的电视信号接收器，其中由所述开关对所述辅助I2C总线的隔离包括所述开关的第一模式(94)；以及
所述开关具有在所述主IC控制下的第二模式(100)，其中所述辅助I2C总线是所述主I2C总线的一部分。
12.根据权利要求7的电视信号接收器，进一步包括一对上拉电阻(1K)；以及
其中当所述开关选择性地将所述辅助I2C总线与所述主I2C总线隔离时，所述上拉电阻为所述辅助I2C总线提供增加的电流。
13.一种用于选择性地隔离I2C总线系统的一部分的方法包括下述步骤：
向插在具有主数据线和主时钟线的主I2C总线部分以及具有辅助数据线和辅助时钟线的辅助I2C总线部分之间的开关提供控制信号，所述开关具有其中辅助数据线与主数据线通信、且辅助时钟线与主时钟线通信的第一操作模式(100)，以及其中辅助数据线被与主数据线隔离、且辅助时钟线被与主时钟线隔离的第二操作模式(94)；以及
利用所述控制信号来导致开关或者在所述第一操作模式操作或者在所述第二操作模式操作。
14.根据权利要求13的方法，进一步包括下述步骤：
当开关在第一操作模式下操作时，将开关维持在第一操作模式下一个预定时间周期；以及
在所述预定时间周期期满后，使开关在第二操作模式下操作。
15.根据权利要求13的方法，其中提供控制信号的所述步骤包括下述步骤：
使主IC与主I2C总线部分通信以产生控制信号。
16.根据权利要求15的方法，其中主IC在主I2C总线部分加电时产生控制信号。
17.根据权利要求15的方法，进一步包括下述步骤：
当开关处在第一操作模式下时，允许辅助I2C总线部分的多个I2C兼容的IC在第一数据传送速率下彼此通信(96)，且当开关处在第二操作模式下时，允许其在第二数据传送速率下通信。
18.根据权利要求17的方法，其中所述第一数据传送速率大于所述第二数据传送速率。
19.根据权利要求13的方法，进一步包括下述步骤：
在所述第二操作模式期间向辅助I2C总线部分增加电流。
20.根据权利要求19的方法，其中在所述第二操作模式期间向辅助I2C总线部分增加电流的所述步骤包括：
为辅助数据线和辅助时钟线提供适当的欧姆电阻。
CNB018209580A 2000-12-20 2001-12-11 用于快速的i2总线通信而隔离所选择的ic的i2c总线控制 Expired - Fee Related CN1313945C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25696600P 2000-12-20 2000-12-20
US60/256,966 2000-12-20

Publications (2)

Publication Number Publication Date
CN1561494A true CN1561494A (zh) 2005-01-05
CN1313945C CN1313945C (zh) 2007-05-02

Family

ID=22974331

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018209580A Expired - Fee Related CN1313945C (zh) 2000-12-20 2001-12-11 用于快速的i2总线通信而隔离所选择的ic的i2c总线控制

Country Status (10)

Country Link
US (1) US7092041B2 (zh)
EP (1) EP1344140B1 (zh)
JP (1) JP4057913B2 (zh)
KR (1) KR100810549B1 (zh)
CN (1) CN1313945C (zh)
AU (1) AU2002237714A1 (zh)
DE (1) DE60144025D1 (zh)
MX (1) MXPA03005445A (zh)
MY (1) MY129233A (zh)
WO (1) WO2002050690A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105991381A (zh) * 2015-03-17 2016-10-05 西门子公司 数据总线联接器和用于运行的方法
CN114968868A (zh) * 2021-02-22 2022-08-30 华为技术有限公司 数据传输模组及移动终端

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039734B2 (en) * 2002-09-24 2006-05-02 Hewlett-Packard Development Company, L.P. System and method of mastering a serial bus
US7049798B2 (en) 2002-11-13 2006-05-23 Power-One, Inc. System and method for communicating with a voltage regulator
US7000125B2 (en) * 2002-12-21 2006-02-14 Power-One, Inc. Method and system for controlling and monitoring an array of point-of-load regulators
US6833691B2 (en) 2002-11-19 2004-12-21 Power-One Limited System and method for providing digital pulse width modulation
US7023190B2 (en) 2003-02-10 2006-04-04 Power-One, Inc. ADC transfer function providing improved dynamic regulation in a switched mode power supply
US7080265B2 (en) 2003-03-14 2006-07-18 Power-One, Inc. Voltage set point control scheme
US20040255193A1 (en) * 2003-06-12 2004-12-16 Larson Thane M. Inter integrated circuit router error management system and method
US20040255195A1 (en) * 2003-06-12 2004-12-16 Larson Thane M. System and method for analysis of inter-integrated circuit router
US20040255070A1 (en) * 2003-06-12 2004-12-16 Larson Thane M. Inter-integrated circuit router for supporting independent transmission rates
US7085863B2 (en) * 2003-10-30 2006-08-01 International Business Machines Corporation I2C device including bus switches and programmable address
TWI313414B (en) * 2003-11-04 2009-08-11 Hon Hai Prec Ind Co Ltd Device and system for expansion of computer bus
TWI292533B (en) * 2003-11-20 2008-01-11 Sunplus Technology Co Ltd System for accessing a plurality of devices by using single bus and control apparatus therein
TW200537305A (en) * 2004-05-04 2005-11-16 Quanta Comp Inc Communication system, transmission device and the control method thereof
KR20060005923A (ko) * 2004-07-14 2006-01-18 삼성전자주식회사 전자장치
TWI255404B (en) * 2004-12-03 2006-05-21 Hon Hai Prec Ind Co Ltd System and method for dynamically allocating addresses to devices connected to an integrated circuit bus
US7478286B2 (en) * 2005-04-08 2009-01-13 Linear Technology Corporation Circuit and method of detecting and resolving stuck I2C buses
FR2885710B1 (fr) * 2005-05-11 2007-08-03 Stmicroelectronics Maroc Selection d'adresse pour bus i2c
EP1788574B1 (de) * 2005-11-16 2012-04-04 Siemens Aktiengesellschaft Elektrisches Gerät dessen Speicherdaten auch bei Defekt auslesbar sind
TWM289939U (en) * 2005-11-25 2006-04-21 Tatung Co Audio/video switching circuit using I2C bus control
US20070136500A1 (en) * 2005-12-12 2007-06-14 Innolux Display Corp. Controlling system using inter integrated circuit bus having single clock line
KR20080102192A (ko) 2006-02-16 2008-11-24 가부시키가이샤 니콘 노광 장치, 노광 방법 및 디바이스 제조 방법
JP2007243340A (ja) * 2006-03-06 2007-09-20 Matsushita Electric Ind Co Ltd 集積回路装置
WO2007113766A2 (en) * 2006-03-31 2007-10-11 Nxp B.V. Method and system for i2c clock generation
US7882282B2 (en) 2008-05-21 2011-02-01 Silicon Laboratories Inc. Controlling passthrough of communications between multiple buses
JP5253901B2 (ja) 2008-06-20 2013-07-31 株式会社東芝 メモリシステム
US9122809B2 (en) * 2008-07-01 2015-09-01 Hewlett-Packard Development Company, L.P. Segmenting bus topology
PL386019A1 (pl) * 2008-09-03 2010-03-15 Diehl Ako Stiftung & Co.Kg. Sposób i system do monitorowania i serwisowania urządzeń w oparciu o jednoprzewodową komunikację na podczerwień
CN101763331B (zh) * 2010-01-18 2014-04-09 中兴通讯股份有限公司 一种实现i2c总线控制的系统及方法
TW201201023A (en) * 2010-06-30 2012-01-01 Hon Hai Prec Ind Co Ltd Inter-Integrated Circuit device communication circuit
US8626973B2 (en) * 2011-09-13 2014-01-07 International Business Machines Corporation Pseudo multi-master I2C operation in a blade server chassis
JP2013257465A (ja) * 2012-06-13 2013-12-26 Sumitomo Electric Ind Ltd 光トランシーバ
US8928383B2 (en) 2013-03-15 2015-01-06 Analog Devices, Inc. Integrated delayed clock for high speed isolated SPI communication
US8943256B1 (en) * 2013-08-08 2015-01-27 Cypress Semiconductor Corporation Serial data intermediary device, and related systems and methods
JP2016004327A (ja) * 2014-06-13 2016-01-12 富士通株式会社 伝送装置
US9665528B2 (en) 2014-11-20 2017-05-30 International Business Machines Corporation Bus serialization for devices without multi-device support
US20160335213A1 (en) * 2015-05-13 2016-11-17 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Motherboard with multiple interfaces
JP6786871B2 (ja) * 2016-05-18 2020-11-18 ソニー株式会社 通信装置、通信方法、プログラム、および、通信システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631912A (en) * 1995-12-19 1997-05-20 Samsung Electronics Co., Ltd. High impedance test mode for JTAG
US5892933A (en) * 1997-03-31 1999-04-06 Compaq Computer Corp. Digital bus
US5946495A (en) * 1997-04-08 1999-08-31 Compaq Computer Corp. Data communication circuit for controlling data communication between redundant power supplies and peripheral devices
FI981894A (fi) * 1998-09-04 2000-03-05 Nokia Multimedia Network Terminals Oy Väylärakenne
US6205504B1 (en) * 1998-09-30 2001-03-20 International Business Machines Corporation Externally provided control of an I2C bus
US6145036A (en) * 1998-09-30 2000-11-07 International Business Machines Corp. Polling of failed devices on an I2 C bus
US6622188B1 (en) * 1998-09-30 2003-09-16 International Business Machines Corporation 12C bus expansion apparatus and method therefor
AU3096200A (en) 1998-11-13 2000-06-05 Beko Elektronik A.S. Method for transferring information available on television screen to another medium
US6339806B1 (en) * 1999-03-23 2002-01-15 International Business Machines Corporation Primary bus to secondary bus multiplexing for I2C and other serial buses
US6597197B1 (en) * 1999-08-27 2003-07-22 Intel Corporation I2C repeater with voltage translation
WO2001095121A2 (en) * 2000-06-02 2001-12-13 Thomson Licensing S.A. Bus operation with integrated circuits in an unpowered state
US6591322B1 (en) * 2000-08-01 2003-07-08 Sun Microsystems, Inc. Method and apparatus for connecting single master devices to a multimaster wired-and bus environment
US6745270B1 (en) * 2001-01-31 2004-06-01 International Business Machines Corporation Dynamically allocating I2C addresses using self bus switching device
US6725320B1 (en) * 2001-02-08 2004-04-20 International Business Machines Corporation I2C bus switching devices interspersed between I2C devices
US6769078B2 (en) * 2001-02-08 2004-07-27 International Business Machines Corporation Method for isolating an I2C bus fault using self bus switching device
US6816939B2 (en) * 2002-05-09 2004-11-09 International Business Machines Corporation Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105991381A (zh) * 2015-03-17 2016-10-05 西门子公司 数据总线联接器和用于运行的方法
CN105991381B (zh) * 2015-03-17 2019-04-05 西门子公司 数据总线联接器和用于运行的方法
CN114968868A (zh) * 2021-02-22 2022-08-30 华为技术有限公司 数据传输模组及移动终端
CN114968868B (zh) * 2021-02-22 2023-12-29 华为技术有限公司 数据传输模组及移动终端

Also Published As

Publication number Publication date
AU2002237714A1 (en) 2002-07-01
WO2002050690A3 (en) 2003-03-13
WO2002050690A2 (en) 2002-06-27
JP2004516576A (ja) 2004-06-03
US7092041B2 (en) 2006-08-15
JP4057913B2 (ja) 2008-03-05
KR20030065563A (ko) 2003-08-06
EP1344140B1 (en) 2011-02-09
CN1313945C (zh) 2007-05-02
KR100810549B1 (ko) 2008-03-18
EP1344140A2 (en) 2003-09-17
MY129233A (en) 2007-03-30
DE60144025D1 (de) 2011-03-24
MXPA03005445A (es) 2003-09-10
US20040036808A1 (en) 2004-02-26

Similar Documents

Publication Publication Date Title
CN1313945C (zh) 用于快速的i2总线通信而隔离所选择的ic的i2c总线控制
US8274972B2 (en) Communication system with switchable connection
KR870001729B1 (ko) 컴퓨터 수치 제어 기구용 포터블 콘트롤 박스
CN102498444A (zh) 用于对伺服单元分配地址的设备和方法
CN108701106A (zh) 一种数据传输方法及设备
US20110078481A1 (en) Programmable controller
US10367440B2 (en) Servo actuator ID setting method
CN108172180B (zh) 一种液晶显示器的驱动装置及其复位的方法
CN100432973C (zh) 集成电路处于未通电状态时的总线操作
CN117002461A (zh) 一种单边epb冗余的制动控制系统及制动控制方法
US7765420B2 (en) Single-wire sequencing technique
CN108701104B (zh) 数据传输系统、投影仪、和数据传输方法
JP2002061921A (ja) 電源供給システムと電源供給方法
JP2663727B2 (ja) 複数機器制御システム
JP3136925B2 (ja) 伝送装置
KR100508596B1 (ko) 접속된 영상 기기의 전원 온/오프 제어 기능을 갖는디스플레이 장치 및 그 방법
JP2010081763A (ja) 充電装置
JP2000285070A (ja) シリアルデータ転送装置
JPH0914721A (ja) 空気調和装置の制御装置
JPH0653963A (ja) 視聴覚設備機器の制御装置
JP2008217757A (ja) シリアル通信システム
JP2001050574A (ja) 空気調和機のアドレス設定装置と空気調和機のアドレス設定方法
JPS61280142A (ja) ル−プ式多重伝送装置の起動方式
JPS6353664A (ja) コンピユ−タの入出力装置および制御方法
JPH0779513B2 (ja) シフト入出力伝送システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070502

Termination date: 20181211