JP2000285070A - シリアルデータ転送装置 - Google Patents

Abstract

(57)【要約】 【課題】マスタデバイスから任意の個数のスレーブデバ
イスに対して同じデータを同時に転送することができる
シリアルデータ転送装置を提供する。 【解決手段】ノーマルモードでは、マスタデバイスから
スレーブデバイスに対して固有アドレスに対応するアド
レス情報を送信して、マスタデバイスとアドレス情報に
一致する固有アドレスを有するスレーブデバイスとの間
で１対１にデータの送受信を行い、ローカルモードで
は、マスタデバイスから、指定しようとするスレーブデ
バイスに対応する任意の個数のアドレス情報を順次送信
して、このアドレス情報に対応する任意の個数のスレー
ブデバイスを指定し、指定された任意の個数のスレーブ
デバイスに対して同じデータを同時に送信することによ
り、上記課題を解決する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マスタデバイスと
スレーブデバイスとの間でシリアルにデータの転送を行
うシリアルデータ転送装置に関するものである。

【０００２】

【従来の技術】例えば、マイクロコントローラとその周
辺デバイスとの間では、８ビット（１バイト）のデータ
を１つの単位としてデータのやり取りが行われている。
シリアルデータ転送装置は、例えばＩＩＣ（Ｉ² Ｃ）
−ｂｕｓ（Inter-IC Controlバス）（以下、単にＩＩＣ
バスという）に代表されるように、８ビットのデータを
単位としてデータのやり取りを行うマスタデバイスと複
数のスレーブデバイスとの間でシリアルにデータの転送
を行うものである。

【０００３】前述のＩＩＣバスを適用するシリアルデー
タ転送装置では、例えばマイクロコントローラ等の制御
する側のマスタデバイスと、周辺機器等の制御される側
の複数のスレーブデバイスとの間は、データを転送する
ためのシリアルデータライン（ＳＤＡ）と、データを保
持するクロック信号を転送するためのシリアルクロック
ライン（ＳＣＬ）という、プルアップ抵抗により電源に
接続された２つの双方向のシリアルラインで相互に接続
されている。

【０００４】ここで、シリアルデータラインは、基本的
に、シリアルクロックラインがローレベルの期間に変化
する。シリアルクロックラインがハイレベルの間に、シ
リアルデータラインがハイレベルからローレベルに変化
すると、データの転送開始を指示するスタート信号（Ｓ
ＴＡＲＴ）であることを意味し、ローレベルからハイレ
ベルに変化すると、データの転送終了を指示するストッ
プ信号（ＳＴＯＰ）であることを意味する。

【０００５】マスタデバイスは、まず、１ビットのスタ
ート信号をシリアルデータライン上に出力する。続い
て、各々のスレーブデバイスにあらかじめ独自に割り当
てられている７ビットの固有アドレスと、これに続くス
レーブデバイスへのデータライトまたはスレーブデバイ
スからのデータリードを指示する１ビットのデータ制御
信号とからなる８ビットのパラレルデータを、シリアル
データライン上にＭＳＢ（Most Significant Bit）側か
ら順次シリアルに出力する。

【０００６】各々のスレーブデバイスでは、マスタデバ
イスからシリアルデータライン上に出力される８ビット
のパラレルデータを、シリアルクロックラインから供給
されるクロック信号に同期して順次シリアルに受信し、
これを自分自身にあらかじめ割り当てられている固有ア
ドレスと比較する。そして、自分自身の固有アドレスに
一致するスレーブデバイスが、シリアルデータライン上
に１ビットのアクノリッジ信号（肯定応答信号）を出力
する。

【０００７】マスタデバイスは、スレーブデバイスから
シリアルデータライン上に出力されたアクノリッジ信号
を確認した後、スレーブデバイスへのデータライトの場
合、転送すべき８ビットのパラレルデータをシリアルデ
ータライン上に順次シリアルに出力する。アクノリッジ
信号を出力したスレーブデバイスは、シリアルデータラ
イン上にマスタデバイスから出力される８ビットのパラ
レルデータを順次シリアルに受信し、その後、同じく１
ビットのアクノリッジ信号を出力する。

【０００８】マスタデバイスからスレーブデバイスに対
しては、必要に応じて所定バイト数のデータが転送され
る。その後、マスタデバイスは、１ビットのストップ信
号をシリアルデータライン上に出力し、スレーブデバイ
スは、このストップ信号を受け取ってデータの送信終了
を確認する。以後同じようにして、マスタデバイスは、
所望の固有アドレスを出力して、次にデータを転送すべ
きスレーブデバイスを順次指定してデータを転送するこ
とを繰り返し行う。

【０００９】ＩＩＣバスを適用するシリアルデータ転送
装置では、データを転送すべき複数のスレーブデバイス
を順次アクセスする必要がある。したがって、複数の同
じスレーブデバイスに対して、例えばスタート、ストッ
プ、アボート等のスレーブデバイスに接続される複数の
同じ装置を制御するための同じ制御信号等を含むデータ
を転送する場合であっても、複数のスレーブデバイスを
同時にアクセスすることができないという問題がある。

【００１０】これを解決するために、従来のシリアルデ
ータ転送装置では、マスタデバイスから、複数のスレー
ブデバイスに各々接続されている装置に制御信号を直接
接続して同時に制御したり、あるいは、同時に制御する
ことが無理な場合は、シリアルクロックラインから供給
されるクロック信号の周波数を高くして、複数のスレー
ブデバイスにデータを転送したり、制御する時間差を小
さくするなどの手法がとられている。

【００１１】しかし、制御信号をスレーブデバイスに接
続されている装置に対してマスタデバイスから直接接続
すると、シリアルデータラインやシリアルクロックライ
ンの他にライン数が増大して、シリアルデータ転送のメ
リットが減少するし、クロック信号の周波数を高くした
としても、同じデータを各々のスレーブデバイスに繰り
返し転送するため、スレーブデバイスの数が多くなるほ
ど長時間が必要になり、無駄が多くなるという問題点が
ある。

【００１２】

【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく問題点をかえりみて、マスタデバイス
から任意の個数のスレーブデバイスに対して同じデータ
を同時に転送することができるシリアルデータ転送装置
を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、データを転送するためのシリアルデータ
ラインおよび前記データを保持するクロック信号を転送
するためのシリアルクロックラインを介して、少なくと
も１つの制御する側のマスタデバイスと複数の制御され
る側のスレーブデバイスとの間を接続し、前記データの
１つとして、前記マスタデバイスから前記スレーブデバ
イスに対しアドレス情報を送信して所定の前記スレーブ
デバイスを指定し、前記マスタデバイスと前記アドレス
情報によって指定される所定の前記スレーブデバイスと
の間でシリアルに前記データの転送を行い、前記データ
の転送終了後、前記スレーブデバイスから前記マスタデ
バイスに対してアクノリッジ信号を送信するシリアルデ
ータ転送装置であって、前記マスタデバイスは、前記シ
リアルデータラインおよび前記シリアルクロックライン
を介して、前記スレーブデバイスとの間で前記データを
送受信する手段と、前記データの転送モードを指定する
手段と、前記スレーブデバイスから前記アクノリッジ信
号を受信する手段とを有し、前記スレーブデバイスは、
前記シリアルデータラインおよび前記シリアルクロック
ラインを介して、前記マスタデバイスとの間で前記デー
タを送受信する手段と、前記アドレス情報と各々のスレ
ーブデバイスに独自の固有アドレスとを比較する手段
と、前記データの転送モードが、前記マスタデバイスと
前記スレーブデバイスとの間で１対１に前記データの送
受信を行うノーマルモードなのか、前記マスタモードか
ら、任意の個数の前記スレーブデバイスに対して、同じ
前記データを同時に送信するローカルモードなのかを検
出する手段と、前記ノーマルモードが指定された場合に
前記アクノリッジ信号を出力する手段と、前記ローカル
モードが指定された場合に前記アクノリッジ信号を出力
する手段とを有し、さらに、当該シリアルデータ転送装
置は、前記ローカルモードが指定された場合に、全ての
前記スレーブデバイスから出力される前記アクノリッジ
信号の論理をとって前記シリアルデータラインに出力す
る手段を有し、前記ノーマルモードでは、前記マスタデ
バイスから前記スレーブデバイスに対して前記固有アド
レスに対応する前記アドレス情報を送信して、前記マス
タデバイスと前記アドレス情報に一致する固有アドレス
を有するスレーブデバイスとの間で１対１に前記データ
の送受信を行い、前記スレーブデバイスから前記マスタ
デバイスに対して前記アクノリッジ信号を直接送信し、
前記ローカルモードでは、前記マスタデバイスから、指
定しようとする前記スレーブデバイスに対応する任意の
個数の前記アドレス情報を順次送信して、このアドレス
情報に対応する任意の個数の前記スレーブデバイスを指
定し、指定された任意の個数の前記スレーブデバイスに
対して同じ前記データを同時に送信し、全ての前記スレ
ーブデバイスから前記マスタデバイスに対して、全ての
前記スレーブデバイスから出力される前記アクノリッジ
信号の論理をとって送信することを特徴とするシリアル
データ転送装置を提供するものである。

【００１４】

【発明の実施の形態】以下に、添付の図面に示す好適実
施例に基づいて、本発明のシリアルデータ転送装置を詳
細に説明する。

【００１５】図１は、本発明のシリアルデータ転送装置
の一実施例のシステム構成図である。同図に示すシリア
ルデータ転送装置１０は、マスタデバイス（ＭＡＳＴＥ
Ｒ）１２と、本発明を適用するスレーブデバイス（Ｓｌ
ａｖｅ１〜３）１４およびＯＲゲート１６と、従来構成
のスレーブデバイス（Ｓｌａｖｅ）１８と、プルアップ
抵抗１９，２０と、シリアルデータラインＳＤＡおよび
シリアルクロックラインＳＣＬとを有する。

【００１６】ここで、シリアルデータラインＳＤＡはデ
ータ（制御信号を含む）を転送するためのライン、シリ
アルクロックラインＳＣＬは、データを保持するクロッ
ク信号を供給するためのラインであって、それぞれプル
アップ抵抗１９および２０を介して電源ＶＤＤに接続さ
れている。マスタデバイス１２はスレーブデバイス１４
を制御する側のデバイスで、そのＳＣＬ端子およびＳＤ
Ａ端子は、各々シリアルクロックラインＳＣＬおよびシ
リアルデータラインに接続されている。

【００１７】続いて、スレーブデバイス１４は、マスタ
デバイス１２により制御される側のデバイスであって、
そのＳＣＬ端子およびＳＤＡ１端子は、各々シリアルク
ロックラインＳＣＬおよびシリアルデータラインＳＤＡ
に接続され、そのＳＤＡ２端子はいずれもＯＲゲート１
６に入力されている。また、ＯＲゲート１６の出力は、
オープンドレインまたはオープンコレクタの出力であっ
て、シリアルデータラインＳＤＡに接続されている。

【００１８】同じく、スレーブデバイス１８は、マスタ
デバイス１２により制御される側のデバイスで、そのＳ
ＣＬ端子およびＳＤＡ端子は、各々シリアルクロックラ
インＳＣＬおよびシリアルデータラインに接続されてい
る。なお、スレーブデバイス１４およびＯＲゲート１６
を除く、マスタデバイス１２、スレーブデバイス１８、
プルアップ抵抗１９，２０、シリアルデータラインＳＤ
ＡおよびシリアルクロックラインＳＣＬは従来公知の構
成のものである。

【００１９】本発明のシリアルデータ転送装置１０で
は、シリアルデータラインＳＤＡおよびシリアルクロッ
クラインＳＣＬを介して、マスタデバイス１２と複数の
スレーブデバイス１４，１８との間でシリアルにデータ
の転送が行われる。詳細は後述するが、ＩＩＣバス規格
に準拠してマスタデバイス１２とスレーブデバイス１
４，１８との間で１対１にデータを転送する他、マスタ
デバイス１２から任意の個数のスレーブデバイス１４に
対して同じデータを同時に送信することもできる。

【００２０】続いて、図２に、マスタデバイスの一実施
例の構成概略図を示す。同図に概念的に示すように、マ
スタデバイス１２は、マイクロコントローラ（ＣＰＵ）
２２と、シリアルクロックラインＳＣＬを駆動するオー
プンドレインタイプのＮ型ＭＯＳトランジスタ（以下、
ＮＭＯＳという）からなる出力バッファ２４、および、
シリアルデータラインＳＤＡを駆動するオープンドレイ
ンタイプのＮＭＯＳからなる入出力バッファ２６とを有
する。

【００２１】マスタデバイス１２では、マイクロコント
ローラ２２が、あらかじめ設計されているプログラムに
応じて全体の動作を制御する。そして、出力バッファ２
４により、シリアルクロックラインＳＣＬ上にクロック
信号を出力したり、入出力バッファ２６により、転送す
べきデータをシリアルデータラインＳＤＡ上に出力す
る、あるいは、シリアルデータラインＳＤＡ上に出力さ
れている受信すべきデータを、入力バッファ２８を介し
て取り込む。

【００２２】続いて、図３に、スレーブデバイスの一実
施例のブロック構成図を示す。スレーブデバイス１４は
本発明に特有の回路構成を有するもので、同図に示すよ
うに、フィルタ３０と、バスコントロール回路３２と、
Ｓ／Ｐ（シリアル／パラレル）変換回路３４と、Ｐ／Ｓ
（パラレル／シリアル）変換回路３６と、出力レジスタ
４０（ＯＵＴＲＥＧ）と、Ｉ／Ｏ（入力／出力）ポート
４２と、入出力（の出力部）バッファ４４とを有する。

【００２３】スレーブデバイス１４において、まず、フ
ィルタ３０には、シリアルクロックライン上に出力され
るシリアルクロック信号ＳＣＬ、および、シリアルデー
タライン上に出力されるシリアルデータ信号ＳＤＡ１が
入力される。これらの信号ＳＣＬおよびＳＤＡ１はフィ
ルタ３０によってノイズを除去され、それぞれシリアル
クロック入力信号ＳＣＬＩＮおよびシリアルデータ入力
信号ＳＤＡＩＮとしてフィルタ３０から出力される。

【００２４】フィルタ３０から出力されるシリアルクロ
ック入力信号ＳＣＬＩＮおよびシリアルデータ入力信号
ＳＤＡＩＮは、バスコントロール回路３２に入力され
る。この他、バスコントロール回路３２には、リセット
信号ＲＳＴＬ、固有アドレス信号Ａ０〜２、Ｓ／Ｐ変換
回路３４から出力されるパラレルデータ、および、Ｐ／
Ｓ変換回路３６から出力されるシリアルデータが入力さ
れる。

【００２５】ここで、リセット信号ＲＳＴＬは、このス
レーブデバイス１４をリセットして初期化するもので、
例えばローレベルの時に、スレーブデバイス１４はリセ
ットされる。本発明のシリアルデータ転送装置１０で
は、マスタデバイス１２からスレーブデバイス１４，１
８に対して、所望のスレーブデバイス１４，１８を指定
するために、例えば７ビットの固有アドレスが送信され
る。固有アドレス信号Ａ０〜２は、各々のスレーブデバ
イス１４に独自の固有アドレスを設定するための信号で
ある。

【００２６】バスコントロール回路３２は、このスレー
ブデバイス１４全体の動作を制御する。バスコントロー
ル回路３２からは、フィルタ３０から入力されるシリア
ルデータ入力信号ＳＤＡＩＮをシリアルクロック入力信
号ＳＣＬＩＮで順次保持して得られるシリアルデータの
他、ライトクロック信号ＷＣＬＫ、Ｉ／Ｏコントロール
信号Ｉ／ＯＣＯＮＴ、シリアルデータ出力ＳＤＡＯＵ
Ｔ、および、シリアルデータ出力ＳＤＡ２が出力され
る。

【００２７】ここで、ライトクロック信号ＷＣＬＫは、
Ｓ／Ｐ変換回路３４から出力されるＳ／Ｐ変換後のパラ
レルデータを各々出力レジスタ４０に保持するためのク
ロック信号である。

【００２８】本発明のシリアルデータ転送装置１０で
は、固有アドレスに続き、スレーブデバイスへのデータ
ライト、または、スレーブデバイスからのデータリード
を指示する１ビットのデータ制御信号が送信される。Ｉ
／Ｏコントロール信号Ｉ／ＯＣＯＮＴは、このデータ制
御信号の状態に応じて、スレーブデバイス１４と、この
スレーブデバイス１４に接続される装置（以下、接続装
置という）との間で、パラレルデータの入出力方向を切
り替えるための信号である。

【００２９】データ制御信号がローレベルの時には、マ
スタデバイス１２からスレーブデバイス１４，１８への
データライトを意味し、マスタデバイス１２からスレー
ブデバイス１４，１８を介して接続装置にデータが送信
される。一方、データ制御信号がハイレベルの時には、
スレーブデバイス１４，１８からマスタデバイス１２へ
のデータリードを意味し、接続装置側からスレーブデバ
イス１４，１８を介してマスタデバイス１２にデータが
受信される。

【００３０】続いて、図４に、バスコントロール回路の
一実施例のブロック構成図を示す。バスコントロール回
路３２は、デバイスアドレス検出回路５０と、ＷＣＬＫ
生成回路５４と、スタート信号／ストップ信号／モード
検出回路５６と、データ制御信号検出回路５８と、ＳＣ
Ｌカウンタ６０と、ＳＤＡ１およびＳＤＡ２コントロー
ラ６２および６４と、シリアルデータ保持回路６６と、
コントローラ６８とを有する。

【００３１】まず、コントローラ６８は、このバスコン
トロール回路３２全体の動作を制御するものである。コ
ントローラ６８から出力される各種の制御信号は、スタ
ート信号／ストップ信号／モード検出回路５６を除く、
他のデバイスアドレス検出回路５０、ＷＣＬＫ生成回路
５４、データ制御信号検出回路５８、ＳＣＬカウンタ６
０、ＳＤＡ１およびＳＤＡ２コントローラ６２および６
４、ならびに、シリアルデータ保持回路６６に供給され
る。

【００３２】続いて、スタート信号／ストップ信号／モ
ード検出回路５６には、シリアルクロック入力信号ＳＣ
ＬＩＮおよびシリアルデータ入力信号ＳＤＡＩＮが入力
される。スタート信号／ストップ信号／モード検出回路
５６は、データの転送開始を指示するスタート信号（Ｓ
ＴＡＲＴ）、データの転送終了を指示するストップ信号
（ＳＴＯＰ）の他、後述する転送モードを検出する。ス
タート信号／ストップ信号／モード検出回路５６による
検出結果はコントローラ６８に入力される。

【００３３】本発明のシリアルデータ転送装置１０で
は、基本的に、シリアルデータ入力信号ＳＤＡＩＮは、
シリアルクロック入力信号ＳＣＬＩＮがローレベルの間
に変化する。スタート信号／ストップ信号／モード検出
回路５６は、シリアルクロック入力信号ＳＣＬＩＮがハ
イレベルの間に、シリアルデータ入力信号ＳＤＡＩＮの
ハイレベルからローレベルへの変化を見てスタート信号
を検出し、ローレベルからハイレベルへの変化を見てス
トップ信号を検出する。

【００３４】また、スタート信号／ストップ信号／モー
ド検出回路５６は、シリアルクロック入力信号ＳＣＬＩ
Ｎがハイレベルの間に、シリアルデータ入力信号ＳＤＡ
ＩＮがハイレベルからローレベルに何回変化するかを検
出して、転送モードが、ＩＩＣバス規格との互換性のあ
るノーマルモードなのか、それとも、本発明の提案する
ローカルモードなのかを検出する。ローカルモードで
は、まず、任意の個数のスレーブデバイス１４を指定
し、その後、指定した任意の個数のスレーブデバイス１
４に対して同じデータを同時に送信することが可能であ
る。

【００３５】ここで、図５に、スタート信号検出回路の
一実施例の構成回路図を示す。同図に示すように、スタ
ート信号検出回路７０は、フリップフロップ７２，７４
と、ＡＮＤゲート７６，７８とを有する。ＡＮＤゲート
７６，７８の一方の端子にはともにリセット信号ＲＳＴ
Ｌが入力され、その出力は、それぞれフリップフロップ
７２，７４のＣＬＲ端子に入力されている。

【００３６】フリップフロップ７２の１Ｄ端子にはシリ
アルクロック信号ＳＣＬが入力され、その反転クロック
端子にはシリアルデータ信号ＳＤＡが入力されている。
また、フリップフロップ７２の１Ｑ端子からの出力信号
はＡＮＤゲート７８の他方の端子に入力され、その１Ｑ
端子からはスタート検出信号ＳＴＡＲＴＬが出力されて
いる。同じように、フリップフロップ７４の反転２Ｄ端
子にはシリアルデータ信号ＳＤＡが入力され、その反転
クロック端子にはシリアルクロック信号ＳＣＬが入力さ
れている。また、フリップフロップ７４の２Ｑ￣端子か
らの出力信号はＡＮＤゲート７６の他方の端子に入力さ
れている。

【００３７】スタート信号検出回路７０では、リセット
信号ＲＳＴＬがローレベルとされると、フリップフロッ
プ７２，７４はともにクリアされ、フリップフロップ７
２の１Ｑ端子からの出力信号はローレベル、１Ｑ￣端子
からの出力信号すなわちスタート検出信号ＳＴＡＲＴＬ
はハイレベルとなり、フリップフロップ７４の２Ｑ￣端
子からの出力信号もハイレベルとなる。本実施例では、
スタート検出信号ＳＴＡＲＴＬは、ローレベルの時にス
タート信号を検出したことを意味する。

【００３８】リセット信号ＲＳＴＬがハイレベルとされ
た後、図６のタイミングチャートに示すように、シリア
ルクロック信号ＳＣＬがハイレベルの期間に、シリアル
データ信号ＳＤＡがハイレベルからローレベルに変化す
ると、シリアルクロック信号ＳＣＬのハイレベルが、シ
リアルデータ信号ＳＤＡの立ち下りに同期してフリップ
フロップ７２に保持される。この時、フリップフロップ
７２の１Ｑ端子からの出力信号はハイレベル、スタート
検出信号ＳＴＡＲＴＬはローレベルとなる。

【００３９】フリップフロップ７２の１Ｑ端子からの出
力信号がハイレベルになると、フリップフロップ７４の
クリアが解除される。その後、シリアルクロック信号Ｓ
ＣＬの立ち下りで、シリアルデータ信号ＳＤＡの反転信
号であるハイレベルがフリップフロップ７４に保持さ
れ、フリップフロップ７４の２Ｑ￣端子からの出力信号
はローレベルとなる。続いて、ＡＮＤゲート７６を介し
てフリップフロップ７２がクリアされ、その１Ｑ端子か
らの出力信号はローレベル、スタート検出信号ＳＴＡＲ
ＴＬはハイレベルとなる。さらに、ＡＮＤゲート７８を
介してフリップフロップ７４はクリアされ、リセット後
の初期状態となる。

【００４０】図示例のスタート信号検出回路７０では、
シリアルクロック信号ＳＣＬがハイレベルの期間に、シ
リアルデータ信号ＳＤＡがハイレベルからローレベルに
変化したことを検出して、スタート検出信号ＳＴＡＲＴ
Ｌが、シリアルデータ信号ＳＤＡの立ち下りからシリア
ルクロック信号ＳＣＬの立ち下りまでの間ローレベルと
なる。

【００４１】続いて、図７に、ストップ信号検出回路の
一実施例の構成回路図を示す。同図に示すストップ信号
検出回路８０は、フリップフロップ８２，８４と、ＡＮ
Ｄゲート８６，８８とを有する。ＡＮＤゲート８６，８
８の一方の端子にはともにリセット信号ＲＳＴＬが入力
され、その出力は、それぞれフリップフロップ８２，８
４のＣＬＲ端子に入力されている。

【００４２】フリップフロップ８２の１Ｄ端子にはシリ
アルクロック信号ＳＣＬが入力され、そのクロック端子
にはシリアルデータ信号ＳＤＡが入力されている。ま
た、フリップフロップ８２の１Ｑ端子からの出力信号は
ＡＮＤゲート７８の他方の端子に入力され、その１Ｑ￣
端子からはストップ検出信号ＳＴＯＰＬが出力されてい
る。フリップフロップ８４の２Ｄ端子にはシリアルクロ
ック信号ＳＣＬが入力され、その反転クロック端子には
シリアルデータ信号ＳＤＡが入力されている。また、フ
リップフロップ８４の２Ｑ￣端子からの出力信号はＡＮ
Ｄゲート７６の他方の端子に入力されている。そして、
フリップフロップ８２，８４のイネーブル端子Ｅにはと
もにスタート検出信号ＳＴＡＲＴＬが入力されている。

【００４３】ストップ検出回路８０では、リセット信号
ＲＳＴＬがローレベルとされると、フリップフロップ８
２，８４がともにクリアされ、フリップフロップ８２の
１Ｑ端子からの出力信号はローレベル、１Ｑ￣端子から
の出力信号すなわちストップ検出信号ＳＴＯＰＬはハイ
レベルとなり、フリップフロップ８４の２Ｑ￣端子から
の出力信号もハイレベルとなる。本実施例では、ストッ
プ検出信号ＳＴＯＰＬは、ローレベルの時にストップ信
号を検出したことを意味する。

【００４４】リセット信号ＲＳＴＬがハイレベルとされ
た後、図８のタイミングチャートに示すように、シリア
ルクロック信号ＳＣＬがハイレベルの期間に、シリアル
データ信号ＳＤＡがローレベルからハイレベルに変化す
ると、シリアルクロック信号ＳＣＬのハイレベルが、シ
リアルデータ信号ＳＤＡの立ち上がりに同期してフリッ
プフロップ８２に保持される。この時、フリップフロッ
プ８２の１Ｑ端子からの出力信号はハイレベル、ストッ
プ検出信号ＳＴＯＰＬはローレベルとなる。

【００４５】フリップフロップ８２の１Ｑ端子からの出
力信号がハイレベルになると、フリップフロップ８４の
クリアが解除される。その後、シリアルデータ信号ＳＤ
Ａの立ち下りで、シリアルクロック信号ＳＣＬのハイレ
ベルがフリップフロップ８４に保持され、フリップフロ
ップ８４の２Ｑ￣端子からの出力信号はローレベルとな
る。続いて、ＡＮＤゲート８６を介してフリップフロッ
プ８２はクリアされ、その１Ｑ端子からの出力信号はロ
ーレベル、ストップ検出信号ＳＴＯＰはハイレベルとな
る。さらに、ＡＮＤゲート８８を介してフリップフロッ
プ８４はクリアされ、リセット後の初期状態となる。

【００４６】なお、シリアルデータ信号ＳＤＡの立ち下
りにより、先に述べたスタート検出信号ＳＴＡＲＴＬが
ローレベルとなり、これ以後、シリアルクロック信号Ｓ
ＣＬが立ち下り、スタート検出信号ＳＴＡＲＴＬがハイ
レベルとなるまで、フリップフロップ８２，８４の状
態、すなわち、ストップ検出信号ＳＴＯＰＬの状態も変
化しない。

【００４７】図示例のストップ信号検出回路８０では、
シリアルクロック信号ＳＣＬがハイレベルの期間に、シ
リアルデータ信号ＳＤＡがローレベルからハイレベルに
変化したことを検出して、ストップ検出信号ＳＴＯＰＬ
が、シリアルデータ信号ＳＤＡの立ち下りから、その次
の立ち下りまでの間ローレベルとなる。

【００４８】続いて、モード検出回路の一実施例の構成
回路図を示す。同図に示すモード検出回路９０は、フリ
ップフロップ９２と、フリップフロップ９４，９６，９
８と、ＡＮＤゲート１００と、ＮＡＮＤゲート１０２，
１０４，１０６と、ＯＲゲート１０８と、フリップフロ
ップ１１０とを有する。

【００４９】フリップフロップ９２のＤ端子にはスター
ト検出信号ＳＴＡＲＴＬが入力され、その反転クロック
端子にはシリアルクロック信号ＳＣＬが入力され、その
ＰＲ端子にはリセット信号ＲＳＴＬが入力されている。
また、フリップフロップ９２のＱ端子からの出力信号は
ＡＮＤゲート１００の一方の端子に入力されている。Ａ
ＮＤゲート１００の他方の端子にはリセット信号ＲＳＴ
Ｌが入力され、その出力はフリップフロップ９４，９
６，９８のＣＬＲ端子に入力されている。

【００５０】フリップフロップ９４，９６，９８のＤ端
子には、それぞれ電源、フリップフロップ９４，９６の
Ｑ１端子およびＱ２端子からの出力信号Ｑ１およびＱ２
が入力されている。また、フリップフロップ９４，９
６，９８の反転クロック端子にはともにシリアルデータ
信号ＳＤＡが入力され、そのイネーブル端子Ｅにはとも
にシリアルクロック信号ＳＣＬが入力されている。ま
た、フリップフロップ９４，９６，９８のＱ１端子、Ｑ
２端子、Ｑ３端子からの出力信号Ｑ１，Ｑ２，Ｑ３はＮ
ＡＮＤゲート１０２，１０４，１０６に各々入力されて
いる。

【００５１】ＮＡＮＤゲート１０２，１０４，１０６の
出力は各々フリップフロップ１１０に入力され、フリッ
プフロップ１１０からは、これらに各々対応してノーマ
ル信号ＮｏｒｍａｌＬ、モード１信号Ｍｏｄｅ１Ｌおよ
びモード２信号Ｍｏｄｅ２Ｌが出力されている。また、
ＯＲゲート１０８には、シリアルクロック信号ＳＣＬお
よびスタート検出信号ＳＴＡＲＴＬが入力され、その出
力はフリップフロップ１１０の反転クロック端子に入力
されている。

【００５２】図示例のモード検出回路９０では、図１０
のタイミングチャートに示すように、リセット信号ＲＳ
ＴＬがローレベルとされると、フリップフロップ９２は
プリセットされて、そのＱ端子からの出力信号はハイレ
ベルとなり、フリップフロップ９４，９６，９８はとも
にクリアされて、その１Ｑ，２Ｑ，３Ｑ端子からの出力
信号Ｑ１，Ｑ２，Ｑ３は全てローレベルとなる。

【００５３】リセット信号ＲＳＴＬがハイレベルとされ
ると、フリップフロップ９４，９６，９８のクリアは解
除される。その後、シリアルクロック信号ＳＣＬがハイ
レベルの期間に、シリアルデータ信号ＳＤＡがハイレベ
ルからローレベルに変化すると、前述のスタート信号検
出回路７０によりスタート信号が検出されて、スタート
検出信号ＳＴＡＲＴＬがローレベルとなるとともに、フ
リップフロップ９４のＱ１端子からの出力信号Ｑ１がハ
イレベルとなる。

【００５４】その後、図１０のタイミングチャートに示
すように、シリアルクロック信号ＳＣＬがハイレベルの
期間に、例えばシリアルデータ信号ＳＤＡが連続して２
回立ち下ると、フリップフロップ９４，９６からの出力
信号Ｑ１，Ｑ２がハイレベルとなる。また、シリアルデ
ータ信号ＳＤＡが連続して３回立ち下ると、フリップフ
ロップ９４，９６，９８からの出力信号Ｑ１，Ｑ２，Ｑ
３が全てハイレベルとなる。

【００５５】これらの出力信号Ｑ１，Ｑ２，Ｑ３はＮＡ
ＮＤゲート１０２，１０４，１０６にそれぞれ入力され
る。そして、出力信号Ｑ１がハイレベルで、かつ、出力
信号Ｑ２およおびＱ３がローレベルである時、すなわ
ち、シリアルクロック信号ＳＣＬがハイレベルの間に、
シリアルデータ信号ＳＤＡが１回だけ立ち下った場合
に、ＮＡＮＤゲート１０２からローレベルが出力され、
ＮＡＮＤゲート１０４，１０６からはハイレベルが出力
される。

【００５６】同じく、出力信号Ｑ１およびＱ２がハイレ
ベルで、かつ、出力信号Ｑ３がローレベルである時に
は、すなわち、シリアルデータ信号ＳＤＡが２回立ち下
った場合には、ＮＡＮＤゲート１０４からローレベルが
出力され、ＮＡＮＤゲート１０２，１０６からはハイレ
ベルが出力される。また、出力信号Ｑ１，Ｑ２およびＱ
３の全てがハイレベルの時には、すなわち、シリアルデ
ータ端子ＳＤＡが３回立ち下った場合には、ＮＡＮＤゲ
ート１０６の出力信号がローレベルとなり、ＮＡＮＤゲ
ート１０２，１０４の出力信号はハイレベルとなる。

【００５７】その後、スタート信号ＳＴＡＲＴＬがロー
レベルの期間に、シリアルクロック信号ＳＣＬの立ち下
りでＮＡＮＤゲート１０２，１０４，１０６からの出力
信号がフリップフロップ１１０に保持され、各々ノーマ
ル信号ＮｏｒｍａｌＬ、モード１信号Ｍｏｄｅ１Ｌおよ
びモード２信号Ｍｏｄｅ２Ｌとして出力される。

【００５８】本実施例では、ノーマル信号Ｎｏｒｍａｌ
Ｌがローレベルとなった場合がノーマルモードであり、
モード１信号Ｍｏｄｅ１Ｌまたはモード２信号Ｍｏｄｅ
２Ｌがローレベルとなった場合がローカルモードである
ことを意味する。また、モード１信号Ｍｏｄｅ１Ｌがロ
ーレベルの場合が、任意の個数のスレーブデバイス１４
を指定するモード１であり、モード２信号Ｍｏｄｅ２Ｌ
がローレベルの場合が、マスタデバイス１２から、指定
した複数個のスレーブデバイス１４に対して同じデータ
を送信するモード２である。

【００５９】前述のシリアルクロック信号ＳＣＬの立ち
下りで、フリップフロップ９２にスタート検出信号ＳＴ
ＡＲＴＬのローレベルが保持され、フリップフロップ９
４，９６，９８の出力信号Ｑ１，Ｑ２，Ｑ３が初期化さ
れて全てローレベルとなる。その後、スタート信号検出
回路７０の制御によってスタート検出信号ＳＴＡＲＴＬ
がハイレベルとなり、これが次のシリアルクロック信号
ＳＣＬの立ち下りでフリップフロップ９２に保持され
て、モード検出回路９０は初期状態に戻る。

【００６０】図示例のモード信号検出回路９０では、シ
リアルクロック信号ＳＣＬがハイレベルの期間に、シリ
アルデータ信号ＳＤＡが何回ハイレベルからローレベル
に変化したのかを検出して、ノーマル信号Ｎｏｒｍａｌ
Ｌ、モード１信号Ｍｏｄｅ１Ｌおよびモード２信号Ｍｏ
ｄｅ２Ｌのいずれかがローレベルとなる。

【００６１】続いて、デバイスアドレス検出回路５０に
は、シリアルクロック信号ＳＣＬ、固有アドレス信号Ａ
０〜２、および、Ｓ／Ｐ変換回路３４から供給されるパ
ラレルデータ（Ｓ／Ｐ変換出力）が入力される。デバイ
スアドレス検出回路５０は、Ｓ／Ｐ変換出力（固有アド
レス）と各々のスレーブデバイス１４にあらかじめ設定
されている固有アドレス信号Ａ０〜２とを比較する。デ
バイスアドレス検出回路５０の比較結果はコントローラ
６８に入力される。

【００６２】ＷＣＬＫ生成回路５４は、コントローラ６
８の制御により、データ制御信号によってマスタデバイ
ス１２からスレーブデバイス１４へのデータライトが指
定されている場合、前述のライトクロック信号ＷＣＬＫ
を生成する。

【００６３】続いて、データ制御信号検出回路５８に
は、シリアルデータ入力信号ＳＤＡＩＮが入力される。
データ制御信号検出回路５８はデータ制御信号を検出
し、マスタデバイス１２からスレーブデバイス１４，１
８へのデータライトであるのか、スレーブデバイス１
４，１８からマスタデバイス１２へのデータリードであ
るのかを判断して、Ｉ／Ｏコントロール信号Ｉ／ＯＣＯ
ＮＴを発生する。データのライト／リードの識別結果は
コントローラ６８にも入力される。

【００６４】ＳＣＬカウンタ６０には、シリアルクロッ
ク入力信号ＳＣＬＩＮおよびシリアルデータ入力信号Ｓ
ＤＡＩＮが入力される。データの送受信は、例えば８ビ
ット（１バイト）を１つの単位として転送される。この
ため、ＳＣＬカウンタ６０は、スタート信号を基準とし
て、シリアルクロック入力信号ＳＣＬＩＮをカウントす
ることにより、データの送信および受信のタイミングを
調整する。ＳＣＬカウンタ６０によるカウント結果はコ
ントローラ６８に入力される。

【００６５】同じく、シリアルデータ保持回路６６に
も、シリアルクロック入力信号ＳＣＬＩＮおよびシリア
ルデータ入力信号ＳＤＡＩＮが入力される。シリアルデ
ータ保持回路６６は、シリアルクロック入力信号ＳＣＬ
ＩＮに同期して、シリアルデータ入力信号ＳＤＡＩＮを
順次保持する。シリアルデータ保持回路６６に保持され
たシリアルデータは、図３に示すように、Ｓ／Ｐ変換回
路３４に対して順次出力される。

【００６６】ＳＤＡ１コントローラ６２には、Ｐ／Ｓ変
換回路３６から供給されるシリアルデータ（Ｐ／Ｓ変換
出力）が入力される。ＳＤＡ１コントローラ６２は、Ｐ
／Ｓ変換回路３６からＰ／Ｓ変換出力を受け取り、これ
をシリアルデータ出力信号ＳＤＡＯＵＴとして入出力バ
ッファ４４に対して出力する。また、ＳＤＡ２コントロ
ーラ６４は、ローカルモードである場合に、コントロー
ラ６８の制御により適時アクノリッジ信号を出力する。

【００６７】データライト時には、バスコントロール回
路３２からシリアルデータが出力され、Ｓ／Ｐ変換回路
３４に入力される。Ｓ／Ｐ変換回路３４は、バスコント
ロール回路３２から供給されるシリアルデータを、例え
ば８ビットのパラレルデータに変換する。Ｓ／Ｐ変換後
のパラレルデータは、出力レジスタ４０の他、固有アド
レス信号Ａ０〜２との比較のために、バスコントロール
回路３２にもフィードバックされる。

【００６８】続いて、出力レジスタ４０は、バスコント
ロール回路３２から入力される前述のライトクロック信
号ＷＣＬＫにより、Ｓ／Ｐ変換回路３４から出力され
る、例えば８ビットのパラレルデータを保持する。出力
レジスタ４０から出力されるパラレルデータはＩ／Ｏポ
ート４２に入力される。

【００６９】Ｉ／Ｏポート４２には、上記パラレルデー
タの他、リセット信号ＲＳＴＬや、バスコントロール回
路３２からのＩ／Ｏコントロール信号Ｉ／ＯＣＯＮＴが
入力される。Ｉ／Ｏポート４２は、Ｉ／Ｏコントロール
信号Ｉ／ＯＣＯＮＴの状態に応じて、出力レジスタ４０
から供給されるパラレルデータを接続装置に対して出力
するか、あるいは、接続装置から供給されるパラレルデ
ータを、次に述べるＰ／Ｓ変換回路３６に対して出力す
るのかを制御する。

【００７０】Ｉ／Ｏポート４２と接続装置との間は、８
ビットのパラレルバスで双方向に接続されている。デー
タリード時に接続装置から供給されるパラレルデータ
は、Ｉ／Ｏポート４２からＰ／Ｓ変換回路３６に対して
出力される。Ｐ／Ｓ変換回路３６は、Ｉ／Ｏポート４２
から供給される８ビットのパラレルデータをシリアルデ
ータに変換する。Ｐ／Ｓ変換回路３６から出力されるシ
リアルデータは、前出のバスコントロール回路３２に入
力される。

【００７１】バスコントロール回路３２は、Ｐ／Ｓ変換
回路３６から供給されるシリアルデータをシリアルデー
タ出力ＳＤＡＯＵＴとして順次出力する。このシリアル
データ出力ＳＤＡＯＵＴは、入出力バッファ４４のイン
バータ４６を介してＮＭＯＳ４８のゲートに入力され
る。入出力バッファ４４のＮＭＯＳ４８のソースはグラ
ンドに接続され、そのドレインは、シリアルデータ信号
ＳＤＡ１としてシリアルデータライン上に出力される。

【００７２】入出力バッファ４４からは、シリアルデー
タ信号ＳＤＡ１として、バスコントロール回路３２から
供給されるシリアルデータ出力ＳＤＡＯＵＴが順次出力
される。なお、アクノリッジ信号は、ノーマルモードの
場合には、固有アドレスによって指定される１つのスレ
ーブデバイス１４のＳＤＡ１端子またはスレーブデバイ
ス１８のＳＤＡ端子からのみ出力され、ローカルモード
の場合には、全てのスレーブデバイス１４のＳＤＡ２端
子から同時に出力される。

【００７３】次に、図１１に示すフローチャートを参照
しながら、本発明のシリアルデータ転送装置の動作につ
いて説明する。

【００７４】同図フローチャートのステップＳ１に示す
ように、まず、リセット信号ＲＳＴＬがローレベルとさ
れ、シリアルデータ転送装置１０が初期化される。初期
化の後、ステップＳ２へ進み、スレーブデバイス１４，
１８は、マスタデバイス１２からスタート信号（ＳＴＡ
ＲＴ）が出力されるのを検出する。なお、スレーブデバ
イス１４，１８は、スタート信号が検出されない場合
（Ｎ）、スタート信号が検出される（Ｙ）まで繰り返し
検出を行う。スタート信号が検出されると、スタート信
号検出回路７０の制御により、スタート検出信号ＳＴＡ
ＲＴＬがローレベルとなる。

【００７５】続いて、ステップＳ３として、モード検出
回路９０により、転送モードが、ノーマルモードなのか
ローカルモードなのかが検出される。その結果、ノーマ
ルモードである場合（Ｎ）にはステップＳ４に進み、Ｉ
ＩＣバスの規格に準拠して通常処理が行われ、マスタデ
バイス１２とスレーブデバイス１４または１８との間で
１対１にデータのやり取りが行われる。

【００７６】一方、ローカルモードである場合（Ｙ）に
はステップＳ５に進み、モード１であるかどうかが検出
される。なお、この場合、指定されるスレーブデバイス
は、言うまでもなく本発明を適用するスレーブデバイス
１４のみである。ここで、モード１ではない場合（Ｎ）
には、イリガル動作であるためステップＳ２に戻る。モ
ード１であることが検出されると（Ｙ）、モード検出回
路９０の制御により、モード１信号Ｍｏｄｅ１Ｌがロー
レベルとなる。

【００７７】その後、マスタデバイス１２から全てのス
レーブデバイス１４に対して、固有アドレスおよびデー
タ制御信号（この場合、ライトのみ）からなる１バイト
目のデータが送信される。ステップＳ６に示すように、
各々のスレーブデバイス１４は、図４に示すＳＣＬカウ
ンタ６０のタイミング制御により、受信した固有アドレ
スと自分自身に設定されている固有アドレス信号とを比
較して、自分自身が指定されているのかどうかを検出す
る。

【００７８】そして、固有アドレスとの一致が検出され
た場合（Ｙ）、スレーブデバイス１４は、ステップＳ７
に示すように、ＳＤＡ１端子から、図１に示すシリアル
データラインＳＤＡ上にローレベルのアクノリッジ信号
を出力する。これを受信して、マスタデバイス１２は、
指定しようとするスレーブデバイス１４に対応する固有
アドレスおよびデータ制御信号からなる１バイトのデー
タを必要に応じて順次送信し、固有アドレスによって指
定されるスレーブデバイス１４からアクノリッジ信号が
出力される。

【００７９】以上の動作を繰り返し行うことにより、任
意の個数のスレーブデバイス１４を指定することができ
る。なお、ローカルモードの場合に１つのスレーブデバ
イス１４のみを指定しても構わないが、その場合には、
ノーマルモードを使用する方が好ましい。一方、スレー
ブデバイス１４において、最終的に、固有アドレスとの
一致が検出されなかった場合（Ｎ）、後述するステップ
Ｓ１４に進む。

【００８０】続いて、ステップＳ８に進み、全てのスレ
ーブデバイス１４において、図４に示すＳＣＬカウンタ
６０のタイミング制御により、データ制御信号（Ｒ／
Ｗ）が検出される。ローカルモードの場合には、任意の
個数のスレーブデバイス１４が同時にアクセスされる
が、マスタデバイス１２は全てのスレーブデバイス１４
から同時にデータを受信（リード）することはできない
ため、データライト（Ｗ）ではない場合（Ｎ）にはイリ
ガル動作であるとしてステップＳ２へ戻る。

【００８１】一方、データライト（Ｗ）である場合
（Ｙ）、次のステップＳ９へ進む。ステップＳ９では、
モード２であるかどうかの検出が行われる。そして、モ
ード２ではない場合（Ｎ）、すなわち、ノーマルモード
やローカルモードのモード１が検出された場合には、リ
スタートであるものと認識され、ステップＳ２に戻る。

【００８２】これに対して、モード２が検出された場合
（Ｙ）、シリアルデータを順次取り込み、ステップＳ１
０において、図４に示すＳＣＬカウンタ６０の制御によ
り、８ビット（１バイト）のデータを受信したかどうか
が検出される。この時、８ビットのデータ入力がない場
合（Ｎ）には続くデータは存在せず、送信は終了である
からステップＳ１３に進む。８ビットのデータ入力があ
る場合（Ｙ）には次のステップＳ１１へ進む。

【００８３】ステップＳ１１において、指定されている
全てのスレーブデバイス１４のＳＤＡ２端子から、ロー
レベルのアクノリッジ信号が出力され、後述するステッ
プＳ１６において出力される指定されていないスレーブ
デバイス１４からのアクノリッジ信号と共に、図１に示
すＯＲゲート１６により、シリアルデータラインＳＤＡ
上にローレベルのアクノリッジ信号が出力される。マス
タデバイス１２は、シリアルデータラインＳＤＡ上のア
クノリッジ信号を検出して、全てのスレーブデバイス１
４がデータを受信したことを確認し、次のデータを送信
する。

【００８４】一方、指定された任意の個数のスレーブデ
バイス１４では、ステップＳ１２に示すように、図３に
示すバスコントロール回路３２によって発生されるライ
トクロックＷＣＬＫにより、Ｐ／Ｓ変換回路３４による
Ｐ／Ｓ変換後のパラレルデータが出力レジスタ４０に保
持される。

【００８５】そして、ステップＳ１３において、スレー
ブデバイス１４はストップ信号を検出する。スレーブデ
バイス１４によりストップ信号が検出された場合
（Ｙ）、ストップ信号検出回路８０の制御により、スト
ップ検出信号ＳＴＯＰＬがローレベルとされ、マスタデ
バイス１２からスレーブデバイス１４へのデータの送信
は終了となる。一方、ストップ信号が検出されない場合
（Ｎ）、マスタデバイス１２からスレーブデバイス１４
へ送信されるデータは複数バイトであるから、ステップ
Ｓ１０へ戻って次の８ビットのデータを繰り返し受信す
る。

【００８６】一方、ステップＳ６において、最終的に、
固有アドレスとの一致が検出されなかったスレーブデバ
イス１４においては、ステップＳ１４でモード２が検出
される。モード２が検出されない場合（Ｎ）、すなわ
ち、ノーマルモードやローカルモードのモード１が検出
された場合（Ｎ）、リスタートであると認識され、ステ
ップＳ３に戻る。モード２が検出された場合（Ｙ）、Ｓ
ＣＬカウンタ６０の値が８になっているかどうかをステ
ップＳ１５で検出する。すなわち、ステップＳ６におい
て、固有アドレスによって指定された任意の個数のスレ
ーブデバイス１４が８ビットのデータを受信したかどう
かを検出する。なお、指定されていないスレーブデバイ
ス１４には、マスタデバイス１２から出力されるデータ
は受信（保持）されない。

【００８７】ここで、ＳＣＬカウンタ６０の値が８であ
る場合（Ｙ）には、ステップＳ１６において固有アドレ
スによって指定されなかったスレーブデバイス１４から
も、固有アドレスによって指定されたスレーブデバイス
１４と同じタイミングで、すなわち、ステップＳ１１で
指定されたスレーブデバイス１４がアクノリッジ信号を
返すのと同じタイミングでＳＤＡ２端子からアクノリッ
ジ信号が出力され、図１に示すＯＲゲート１６を介し
て、シリアルデータラインＳＤＡ上にローレベルのアク
ノリッジ信号が出力される。マスタデバイス１２は、こ
のアクノリッジ信号を受信する。

【００８８】また、ＳＣＬカウンタ６０の値が８ではな
い場合（Ｎ）には、固有アドレスによって指定されたス
レーブデバイス１４に続けて送信されるデータは存在せ
ず、送信は終了であるからステップＳ１７に進む。ステ
ップＳ１７は、ステップＳ１３の場合と同じであるか
ら、ここでは、その繰り返しの説明は省略する。

【００８９】次に、図１２および図１３に示すタイミン
グチャートを参照して、本発明のシリアルデータ転送装
置の動作を具体例を挙げて説明する。ここで、図１２
は、ローカルモードのモード１に入る場合の動作の一例
を表すもので、続く、図１３は、図１２のタイミングチ
ャートに続く本発明のシリアルデータ転送装置の動作を
表すもので、モード１からモード２に入り、その後、ノ
ーマルモードに入る場合の動作の一例を表している。

【００９０】まず、図１２に示すように、リセット信号
ＲＳＴＬがローレベルとされ、装置全体が初期化され
る。リセット信号がハイレベルとされた後、シリアルク
ロック信号ＳＣＬがハイレベルの期間に、シリアルデー
タ信号ＳＤＡを２回立ち下げる。これにより、スタート
検出信号ＳＴＡＲＴＬが、１回目のシリアルデータ信号
ＳＤＡの立ち下りからシリアルクロック信号ＳＣＬの立
ち下りまでの間ローレベルとなるとともに、モード１信
号Ｍｏｄｅ１Ｌが、シリアルクロック信号ＳＣＬの立ち
下りでローレベルとなり、ローカルモードのモード１に
入る。

【００９１】続いて、マスタデバイス１２から、固有ア
ドレス（‘０１０００００’）およびデータ制御信号
（Ｗ）からなる１バイトのデータが送信される。既に述
べたように、データは、シリアルクロック信号ＳＣＬが
ローレベルの間に変化する。図１２のタイミングチャー
トに示すように、ＳＣＬカウンタ６０の値が１〜７の間
は、固有アドレスのビット６〜０が順次シリアルに送信
され、ＳＣＬカウンタ６０の値が８の時にはデータ制御
信号が送信される。

【００９２】そして、各々のスレーブデバイス１４は、
固有アドレスおよびデータ制御信号からなる１バイトの
データを受信して、マスタデバイス１２から送信されて
きた固有アドレスと自分自身にあらかじめ設定されてい
る固有アドレス信号とを比較し、自分自身の固有アドレ
ス（‘０１０００００’）と一致したスレーブデバイス
１４（図示せず）のＳＤＡ１端子から、シリアルデータ
ラインＳＤＡ上にローレベルのアクノリッジ信号が出力
され、これをマスタデバイス１２は受信して確認する。

【００９３】図１２のタイミングチャートでは、続い
て、固有アドレス（‘０１００００１’）およびデータ
制御信号（Ｗ）からなる１バイトのデータが送信され
る。同じく、図１２のタイミングチャートにＳＤＡＯＵ
Ｔ（ＳＤＡ１）で示すように、自分自身にあらかじめ設
定されている固有アドレス（‘０１００００１’）と一
致したスレーブデバイス１４からアクノリッジ信号が出
力され、これをマスタデバイス１２は受信して確認す
る。

【００９４】続いて、図１３のタイミングチャートに示
すように、シリアルクロック信号ＳＣＬがハイレベルの
期間に、シリアルデータ信号ＳＤＡを３回立ち下げる。
これにより、スタート検出信号ＳＴＡＲＴＬが、１回目
のシリアルデータ信号ＳＤＡの立ち下りからシリアルク
ロック信号ＳＣＬの立ち下りまでの間ローレベルとなる
とともに、モード２信号Ｍｏｄｅ２Ｌのみがローレベル
となり、ローカルモードのモード２に入る。

【００９５】続いて、マスタデバイス１２から１バイト
のデータが送信される。図１３のタイミングチャートに
示すように、ＳＣＬカウンタ６０の値が１〜８の間は、
データ（ＦＦｈ）（１６進数）のビット７〜０が順次シ
リアルに送信される。そして、全てののスレーブデバイ
ス１４のＳＤＡ２端子からアクノリッジ信号が出力さ
れ、図１に示すＯＲゲート１６を介してシリアルデータ
ラインＳＤＡ上にローレベルのアクノリッジ信号が出力
される。これをマスタデバイス１２は受信して確認す
る。なお、アクノリッジ信号は、指定されているいない
に係わらず、全てのスレーブデバイス１４のＳＤＡ２端
子から出力される。

【００９６】これは、指定されていないスレーブデバイ
ス１４のＳＤＡ２端子からアクノリッジ信号を出力しな
いと、図１に示すＯＲゲート１６からローレベルのアク
ノリッジ信号を出力することができないからである。し
たがって、指定されていないスレーブデバイス１４のＳ
ＤＡ２端子からも、指定されているスレーブデバイス１
４と同じタイミングでアクノリッジ信号を出力する必要
がある。以下同じようにして、マスタデバイス１２か
ら、指定されているスレーブデバイス１４に対して同じ
データが同時に送信され、スレーブデバイス１４から
は、データを受信した後、アクノリッジ信号が出力され
る。

【００９７】そして最後に、シリアルクロック信号ＳＣ
Ｌがハイレベルの期間に、シリアルデータ信号ＳＤＡを
立ち上げる。これにより、ストップ検出信号ＳＴＯＰＬ
が、シリアルデータ信号ＳＤＡの立ち上がりから、その
次の立ち下りまでの間ローレベルとなるとともに、この
シリアルデータ信号ＳＤＡの立ち下りによってノーマル
モードに入り、スタート検出信号ＳＴＡＲＴＬがローレ
ベルとなる。

【００９８】本発明のシリアルデータ転送装置は、基本
的に以上のようなものである。なお、マスタデバイス１
２は１つ以上何個あってもよいし、スレーブデバイス１
４は２つ以上の複数個であれば何個であってもよい。ま
た、本発明のシリアルデータ転送装置は、ノーマルモー
ドではＩＩＣバス規格に準拠しているため、上記実施例
にも示すように、本発明を適用するスレーブデバイスと
従来構成のスレーブデバイスとを共存させて使用するこ
ができる。

【００９９】上記実施例では、ＩＩＣバス規格との互換
性を考慮して、各信号の極性や転送するデータのビット
数、具体的な回路構成等を例示しているが、ＩＩＣバス
規格との互換性が不要であれば、本発明は上記具体例に
は何ら限定されない。以上、本発明のシリアルデータ転
送装置について詳細に説明したが、本発明は上記実施例
に限定されず、本発明の主旨を逸脱しない範囲におい
て、種々の改良や変更をしてもよいのはもちろんであ
る。

【０１００】

【発明の効果】以上詳細に説明した様に、本発明のシリ
アルデータ転送装置は、ノーマルモードでは、マスタデ
バイスからスレーブデバイスに対して固有アドレスに対
応するアドレス情報を送信して、マスタデバイスとアド
レス情報に一致する固有アドレスを有するスレーブデバ
イスとの間で１対１にデータの送受信を行い、ローカル
モードでは、マスタデバイスから、指定しようとするス
レーブデバイスに対応する任意の個数のアドレス情報を
順次送信して、このアドレス情報に対応する任意の個数
のスレーブデバイスを指定し、指定された任意の個数の
スレーブデバイスに対して同じデータを同時に送信する
ものである。したがって、本発明のシリアルデータ転送
装置によれば、マスタデバイスと任意の複数個のスレー
ブデバイスとの間で同じデータを転送したい場合に、こ
れを一度のデータ転送で実現することができる。例え
ば、従来は３個のスレーブデバイスに同じデータを順次
送信していたものが、本発明では１回の送信で済み、２
回分の送信時間を削減することができる。本発明は、例
えば複数のＲＡＭ（ランダムアクセスメモリ）に同時に
００ｈ（１６進数）を書き込んで、その内容をクリアす
る時などのように、データ量が多い場合に特に有効であ
る。

【図面の簡単な説明】

【図１】 本発明のシリアルデータ転送装置の一実施例
のブロック構成図である。

【図２】 マスタデバイスの一実施例の構成概略図であ
る。

【図３】 スレーブデバイスの一実施例のブロック構成
図である。

【図４】 バスコントロール回路の一実施例のブロック
構成図である。

【図５】 スタート信号検出回路の一実施例の構成回路
図である。

【図６】 図５に示すスタート信号検出回路の動作を表
す一実施例のタイミングチャートである。

【図７】 ストップ信号検出回路の一実施例の構成回路
図である。

【図８】 図７に示すストップ信号検出回路の動作を表
す一実施例のタイミングチャートである。

【図９】 モード検出回路の一実施例の構成回路図であ
る。

【図１０】 図９に示すモード検出回路の動作を表す一
実施例のタイミングチャートである。

【図１１】 本発明のシリアルデータ転送装置の動作を
表す一実施例のフローチャートである。

【図１２】 本発明のシリアルデータ転送装置の動作を
表す一実施例のタイミングチャートである。

【図１３】 図１２に示す本発明のシリアルデータ転送
装置の動作の続きを表す一実施例のタイミングチャート
である。

【符号の説明】

１０ シリアルデータ転送装置 １２ マスタデバイス １４，１８ スレーブデバイス １６，１０８ ＯＲゲート １９，２０ プルアップ抵抗 ２２ マイクロコントローラ ２４ 出力バッファ ２６，４４ 入出力バッファ ２８ 入力バッファ ３０ フィルタ ３２ バスコントロール回路 ３４ Ｓ／Ｐ変換回路 ３６ Ｐ／Ｓ変換回路 ４０ 出力レジスタ ４２ Ｉ／Ｏポート ５０ デバイスアドレス検出回路 ５４ ＷＣＬＫ生成回路 ５６ スタート信号／ストップ信号／モード検出回路 ５８ データ制御信号検出回路 ６０ ＳＣＬカウンタ ６２ ＳＤＡ１コントローラ ６４ ＳＤＡ２コントローラ ６６ シリアルデータ保持回路 ６８ コントローラ ７０ スタート信号検出回路 ７２，７４，８２，８４，９２，９４，９６，９８，１
１０ フリップフロップ ７６，７８，８６，８８，１００ ＡＮＤゲート ストップ信号検出回路８０ モード検出回路９０ １０２，１０４，１０６ ＮＡＮＤゲート ＳＤＡ シリアルデータライン ＳＣＬ シリアルクロックライン

Claims (1)

【特許請求の範囲】
1. 【請求項１】データを転送するためのシリアルデータラ
   インおよび前記データを保持するクロック信号を転送す
   るためのシリアルクロックラインを介して、少なくとも
   １つの制御する側のマスタデバイスと複数の制御される
   側のスレーブデバイスとの間を接続し、前記データの１
   つとして、前記マスタデバイスから前記スレーブデバイ
   スに対しアドレス情報を送信して所定の前記スレーブデ
   バイスを指定し、前記マスタデバイスと前記アドレス情
   報によって指定される所定の前記スレーブデバイスとの
   間でシリアルに前記データの転送を行い、前記データの
   転送終了後、前記スレーブデバイスから前記マスタデバ
   イスに対してアクノリッジ信号を送信するシリアルデー
   タ転送装置であって、 前記マスタデバイスは、前記シリアルデータラインおよ
   び前記シリアルクロックラインを介して、前記スレーブ
   デバイスとの間で前記データを送受信する手段と、前記
   データの転送モードを指定する手段と、前記スレーブデ
   バイスから前記アクノリッジ信号を受信する手段とを有
   し、 前記スレーブデバイスは、前記シリアルデータラインお
   よび前記シリアルクロックラインを介して、前記マスタ
   デバイスとの間で前記データを送受信する手段と、前記
   アドレス情報と各々のスレーブデバイスに独自の固有ア
   ドレスとを比較する手段と、前記データの転送モード
   が、前記マスタデバイスと前記スレーブデバイスとの間
   で１対１に前記データの送受信を行うノーマルモードな
   のか、前記マスタモードから、任意の個数の前記スレー
   ブデバイスに対して、同じ前記データを同時に送信する
   ローカルモードなのかを検出する手段と、前記ノーマル
   モードが指定された場合に前記アクノリッジ信号を出力
   する手段と、前記ローカルモードが指定された場合に前
   記アクノリッジ信号を出力する手段とを有し、 さらに、当該シリアルデータ転送装置は、前記ローカル
   モードが指定された場合に、全ての前記スレーブデバイ
   スから出力される前記アクノリッジ信号の論理をとって
   前記シリアルデータラインに出力する手段を有し、 前記ノーマルモードでは、前記マスタデバイスから前記
   スレーブデバイスに対して前記固有アドレスに対応する
   前記アドレス情報を送信して、前記マスタデバイスと前
   記アドレス情報に一致する固有アドレスを有するスレー
   ブデバイスとの間で１対１に前記データの送受信を行
   い、前記スレーブデバイスから前記マスタデバイスに対
   して前記アクノリッジ信号を直接送信し、 前記ローカルモードでは、前記マスタデバイスから、指
   定しようとする前記スレーブデバイスに対応する任意の
   個数の前記アドレス情報を順次送信して、このアドレス
   情報に対応する任意の個数の前記スレーブデバイスを指
   定し、指定された任意の個数の前記スレーブデバイスに
   対して同じ前記データを同時に送信し、全ての前記スレ
   ーブデバイスから前記マスタデバイスに対して、全ての
   前記スレーブデバイスから出力される前記アクノリッジ
   信号の論理をとって送信することを特徴とするシリアル
   データ転送装置。