JPH09503610A - データストリームモード切換機能を備えたメモリ装置 - Google Patents

Abstract

(57)【要約】 Ｉ²Ｃバス互換性がありシリアルなＥＥＰＲＯＭ装置は、インテリジェント周辺機器についての構成及び制御情報の記憶及びシリアル伝送に関係するアプリケーションに用いられ、このＥＥＰＲＯＭ装置はホスト装置に対してバス上にて通信するために該周辺機器に連携され、該ホスト装置は該周辺機器を制御するのに適合したものである。このＥＥＰＲＯＭ装置は、構成及び制御情報を表すデータを記憶するためのメモリアレイを有している。２つのデータ伝送モードが、このＥＥＰＲＯＭ装置によってサポートされ、ＥＥＰＲＯＭアレイに格納されたデータがバス上への順次出力により専ら読出されるだけのものであるのか、或いは、該アレイが書込をも許可されているのかどうかに従って、交番的且つ選択的に確立される。このような配備によって、結局、ホスト装置と周辺装置との間のインテリジェントな対話を行うことができる。分離されたクロックラインは、確立されたモードに対応した各クロックラインによるクロッキングを用いることによって、まったく別の異なるモードをサポートするようにＩ²Ｃバスの通常のクロックライン及びデータラインを補足する。被制御マルチプレクサは、２つのクロックラインの一方上の所定の論理レベル転移に従って入力クロックを選択的に接続する。

Description

【発明の詳細な説明】 データストリームモード切換機能を備えたメモリ装置発明の技術的背景 本発明は、半導体メモリ装置、より詳細には、構成（configuration）及び制 御情報の記憶及びシリアル（直列）伝送を要求する用途に用いられるシリアル電 気的消去可能プログラム可能読出専用メモリ（ＥＥＰＲＯＭ）に関する。 モニタやスキャナーのようなインテリジェント周辺機器を構成したり再構成し たりすることによって、周辺機器の所定操作に随伴する装置の要求に従って選択 される種々のモードで操作しなければならないという必要がしばしば存在する。 パーソナルコンピュータ（ＰＣ）の出現以来、例えば、所望の表示モードを提供 するようにＰＣモニタを利用するプログラムを実行させる手段が使用可能となっ てきた。このモニタには、操作に使用可能な複数のモードのうち特定の１モード で操作するように指令することができた。このような指令を受けると、ビデオコ ントローラカードは指示されたディスプレイモードに切換えることによって応答 し、モニタは自動的にそのモードを呈した。このモードを切換える通信路は存在 しないけれども、ＰＣは、ビデオコントローラカードがスキャンレートを変化し たことを認識し、モード切換に応答した。このモニタ変化には、ディスプレイモ ードの変化を中継することによる可聴クリックが伴った。 関連装置のモードの認識以外のものを必要とすることなく、インテリジェント 周辺機器を自動的に構成することによって、そして、周辺機器のパワーオン時に 簡単に応答することによって、複数の可能なモードの何れかに適合することが望 ましかっ たのであろう。 １９９３年には、ＶＩＳＡ（Video Electronics Standard Assorciation:ビデ オ電子規格協会）は、ディスプレイの使用を最大限に活用するとともに、付加的 ディスプレイ制御情報を搬送するためのコンピュータディスプレイとホストシス テムとの間の通信チャネルを定義する規格案を発表した。この所謂ディスプレイ データチャネルは、ディスプレイがホストシステムにその同一性を通知するのを 許すようにし、そして、２つのチャネル形式、即ち、一方向形式と双方向形式の うち、使用される何れかの形式に応じて、ディスプレイが付加的レベルのディス プレイ機能を通信するのを許すようにしていた。 このスキームは、限定されたディスプレイ数とディスプレイパラメータのＩＤ を考慮に入れているだけであってディスプレイ機能についての情報は搬送しない 比較的初期のモニタＩＤ（identification：識別）スキームから出発しているこ とを表していると思われた。その結果、このような初期のスキームは新しいディ スプレイを既存のホストに接続する場合には殆ど使用しないものと感じられてい た。ＶＥＳＡ案の重要な目標は、ディスプレイ機能をベースにしたディスプレイ コントローラの自動的構成のための情報を提供することであった。 ２データチャネル形式のうち、一方向形式は、ディスプレイ同一性と基本的デ ィスプレイ仕様情報を含むＩＤデータ構造を、継続的に送信するためのディスプ レイからホストへのデータチャネルを提供することになっており、双方向形式は 、インタ・インテグレーテッド・サーキット（inter integrated circuit=I²C： これはオランダのN.V．Philips Corporationの商標である。以下、「Ｉ₂Ｃ」と いう。）プロトコルをベースにしてい る。後者の形式においては、ホストが拡張データＩＤ又は全ディスプレイ仕様を 含むデータ構造をリクエストすることができる。 ソードン（Sawdon）に対するもので、ＶＩＳＡ会員のインターナショナル・ビ ジネス・マシーンズ（International Bussiness Machines=IBM）・コーポレーシ ョンに譲渡された米国特許第5,276,458号では、コンピュータシステムが可視情 報を表示するためのディスプレイ装置、及び、ディスプレイ装置上に表示される べき情報処理するためのディスプレイアダプタを有している。このディスプレイ アダプタは、プログラム命令に応答してディスプレイ装置に指令ビットストリー ムを伝送する装置ドライバを含んでいる。この指令ビットストリームの受信によ りディスプレイ装置から伝送された応答ビットストリームが、デコーダで解読さ れ、ディスプレイ装置のディスプレイモードと互換性をもつデータ及び制御信号 を発生させる。 望まれるのは、インテリジェント周辺機器及びホストコンピュータ又は他のデ ータプロセッサに関係する多数のアプリケーションのためにデータストリーム伝 送モードを自動的に切換える機能を有するスタンドアローン形メモリ装置の利用 可能性を得ることである。 本発明の主たる目的は、このようなスタンドアローン形メモリ装置を提供する ことにある。 提供されるこのようなメモリ装置には、２ワイヤシリアルインターフェイスバ ス操作のためにＩ²Ｃバス互換性があることも、これ又、望ましい。フィリップ ス社により開発されたＩ²Ｃは、種々のコンポーネント装置を構成する回路チッ プ又はＩＣ間の通信及び制御機能を持たせるために、種々のソースの中 からシステムコンポーネント装置間類似性を有するという利点をもっている。本 質的には、Ｉ²Ｃバス互換性（或いは簡単に、Ｉ²Ｃ互換性）のある装置は、他に 無関係の又はほんの僅か関係するだけの設計がなされたのチップの間でのインタ ーフェイシング問題を回避するために、Ｉ²Ｃバスによって直接的に他のこのよ うな装置と通信するためのオンチップ（on-chip）インターフェイスを組込んで いる。 Ｉ²Ｃバスは２つのバスラインを有し、一方はシリアルデータ（又はＳＤＡ） ラインであり、他方はシリアルクロック（又はＳＣＬ）ラインである。このバス に接続された諸装置は、ソフトウエア的にアドレス可能であり、該バスに接続さ れたＩ²Ｃバス互換性のある他の装置とマスタ／スレーブ関係を有している。こ のバスは、衝突検出及びアービトレーションにより、２以上のマスタがバスアク セスについて競合するときにデータ破損を防止するようにするような特徴があり 、シリアルで、８ビットに方向付けされた双方向データ伝送を中位の速度で行う ことができる。このようなＩ²Ｃバスの特徴及び機能は、バスに関してＩ²Ｃ互換 性のあるチップをクリップ又はアンクリップする技術によって、システム設計者 が設計を原型段階に迅速にもってくると共に、所望の変更を実現することができ るようになっていることである。 従って、多数のインテリジェント周辺機器アプリケーションに対してデータス トリーム伝送モードを自動的に切換える能力があり、Ｉ²Ｃ互換性もあるメモリ 装置は、システム設計者及び実際のシステム使用に対して強力な装置である。 それ故、本発明の他の重要な目的は、データストリーム伝送モードの自動切換 能力と共にＩ²Ｃ互換性をも有するメモリ装 置を提供することである。発明の概要 本発明は、２ワイヤシリアルインターフェイスバスを用いた操作に対してＩ² Ｃ互換性があり、複数のデータストリーム伝送モードを有するシリアルＥＥＰＲ ＯＭメモリ装置から成っている。本発明は、コンピュータ又は他のデータプロセ ッサのインテリジェント周辺機器に関する構成及び制御情報の記憶及びシリアル 伝送を要求するアプリケーションに、特に有用である。このメモリ装置は、相補 形金属酸化物シリコン（ＣＭＯＳ）技術によって製作されるのが好ましい。 ここに提示された実施例では、このメモリ装置は、関係するインテリジェント 周辺機器の識別をもってデータチャネル又はＩ²Ｃバスインターフェイスを実現 する２つの操作モードを有している。システムがパワーアップされると、このＥ ＥＰＲＯＭは、自動的に、シリアルなクロックによって全メモリアレイのシリア ルなビットストリームを送信する送信専用モードをとる。この装置は、該装置の 所定のシリアルクロックピン上の電圧レベルがハイ（high）にならない限り、こ の送信専用モードう゛維持する。しかしながら、このピンがハイからロー（low） への有効な（valid）転移を受けると、このメモリは、双方向であり、メモリア レイのバイト書込／読出選択機能を定義する他のモードに復帰する。メモリは、 一旦この双方向モードに入ると、この装置から電源を除去しない限り送信専用モ ードに戻る切換はできない。 装置の送信専用モードは、メモリアレイ内容の送信についての一方向２ワイヤ （Ｉ²Ｃ）プロトコルをサポートする。有効（valid）データは、装置初期化後に のみ、シリアルクロック ＶＣＬＫによるクロッキングにて、メモリアレイから順次８ビットバイトで、最 後のバイトが送信されるまで、装置のＳＤＡラインピン上に送られる。このモー ドでは、本発明のＥＥＰＲＯＭ装置はスレーブとして機能し、バスはマスタ装置 によって制御され、このは、双方向モードシリアルクロックを発生し、バスへの アクセスを制御し、データ転送のための開始及び停止条件を発生する。マスタ及 びスレーブ両者は送信機及び受信機として動作するが、マスタは、どちらのモー ドが活動化されてバスへのアクセスを制御するかを決定する。 双方向モードバス制御においては、データ転送は、バスがビジーでないときに のみ、起動される。この「ノットビジー」状態は、データ（ＳＤＡ、これはシリ アルアドレス／データＩ／Ｏラインである）及びクロック（ＳＣＬ）ライン両者 がハイを維持していると定義される。データ転送期間中、ＳＤＡラインは、ＳＣ Ｌラインがハイであるとき安定状態を維持するようになっているが、その理由は 、ＳＣＬラインがハイである間のＳＤＡラインの変化が開始及び停止条件として 解釈されるからである。 このように、このメモリ装置は、格納されたデータによって表現される周辺機 器用構成情報及び制御情報を自動的に伝送し、クロックライン電圧レベルのハイ ・ロー間転移の特定の一方に従ってモード切換を受ける。２つのシリアルクロッ クライン／入力は、各モードに対して一方が提供される。 しかしながら、本発明によると、たった１つの主シリアルクロック源チップに 設けられ、２つの装置モードに適合するように、データ伝送モードに応じて、シ リアルクロックラインの両方ではなく一方又は他方のマルチプレキシングが行わ れる。こ れによって、メモリ装置からの全データ伝送が同一源に同期されるのを確実にな る。さらに、どんな時でもたった１つのモードが一旦動作状態になると、クロッ クに対する２モード間の競合はなく、また、何れか一方が動作状態にあるときＳ ＤＡライン上のデータ伝送を破損するかもしれない２モード間の干渉もない。 送信専用モードでは、マルチプレクサは、ＶＣＬＫ入力（即ち、クロック周波 数、例えば、VCLKピン上の60 Hertz）をＥＥＰＲＯＭに方向付け、この装置が製 作されているチップの主クロックとして機能するようにする。その後、装置への ＳＣＬクロックライン／入力が、外部から（装置チップに対して）誘発され、送 信専用モードから双方向モードに切換える結果を生じさせる電圧レベルの転移を 受けると、マルチプレクサは、ＳＣＬピン上のクロック信号を、チップの単一主 クロックを提供するように、入力として方向付ける。そして、この装置は、電力 が除去されその後もとに（パワーアップ状態に）戻されると、デフォルトモード としての送信専用モードに復帰し、そして、マルチプレクサは、再び、ＶＣＬＫ ライン上のクロック信号を主クロックになるように方向付ける。 マルチプレクサはモード選択スイッチによって制御され、このスイッチは、所 定の論理レベル転移がＳＣＬライン上に起こったとき、チップのパワーアップ時 の送信専用（ＶＣＬＫ）モードから従ってＶＣＬＫピンから、双方向モード用の ＳＣＬピンに、マルチプレクサを切換える。 それ故、この発明の別の目的は、システム内で電気的に消去可能であり、デー タを通信バス上にシリアルに伝送する複数のモードのどれかに選択的に切換える 低電圧、不揮発性プログラ ム可能データメモリを提供することであり、この伝送は、関係するインテリジェ ント周辺機器の構成（並びに、可能ならば、再構成）及び制御に関するホストへ の情報を知らせるために、ホスト装置の伝送モードに適合するようになされる。 本発明のメモリ装置は、複数の種々の伝送モードのどれかにおいてデータを供 給するのに有用であり、その方法論はインテリジェント周辺機器に関係する多数 のアプリケーションに適している。単一内部主クロックが各モードにおけるメモ リ装置からの格納データの継続的供給を引起こすが、これは、通信チャネルの他 端によって、適切なクロックライン上のクロック信号を新しいモードに対する主 クロックとして再方向付けする結果を生じさせるモード切換を起動するようにメ モリ装置を励起することができることに伴うものである。図面の簡単な説明 本発明の上述したそして更にそれ以上の目的、特徴、局面及び付随的利点は、 本発明を実施する最上の具体的モードについて次の添付図面に関連してなされる 以下の詳細な説明によって、明らかになるであろう： 第１図は、本発明の１実施例を表した単一チップＥＥＰＲＯＭメモリ装置の単 純化されたブロック図であり、 第２図は、第１図のメモリ装置のデータ及びクロックピン／ラインの送信専用 モードにおける状態を示すグラフであり、 第３図は、装置初期設定のための手順を示すグラフであり、 第４図は、第１図のメモリ装置の送信専用モードから双方向モードへの切換を 示すグラフであり、 第５図は、直列転送バス上のデータ転送順序を示すグラフであり、そして、 第６図は、主クロック源を効果的に用い、完全内部同期を伴って選択的にどち らかのモードで操作を維持するために、第１図のメモリ装置に用いられるマルチ プレクサ及び関係する制御回路のブロック図である。提示した実施例装置及び方法の詳細な説明 第１図のブロック図に示された本発明の１実施例において、メモリ装置はＩ² Ｃ互換性を備えた１Ｋ（１２８×８）ビットのシリアルＥＥＰＲＯＭ１０として 実現される。ＥＥＰＲＯＭ１０は、Ｉ／Ｏ（input/output：入出力）制御ロジッ ク１２に結合されたシリアルアドレス／データのためのデータラインピンＳＤＡ 、これ又Ｉ／Ｏ制御ロジック１２に結合されたシリアルクロックラインピンＳＣ Ｌ、及び、Ｉ／Ｏ制御ロジック１２に同様に結合された別のシリアルクロックピ ンＶＣＬＫを有している。ＶＣＬＫピンは送信専用モード用であり、ＳＣＬピン は双方向モード用でる。これら各ピンの入力電圧レベルはハイ（high）又はロー （low）になることができ、その結果、以下に説明する操作が行われる。 ピンＶＣＣ及びＶＳＳは、バッテリＶＤＤ（図示せず）に関して、それぞれ、 供給電源（バッテリ、例えば、＋2.5V〜5.5V）及びアースを提供する。 Ｉ／Ｏ制御ロジック１２は、ＨＶ（high voltage：高電圧）発生器１５に入力 を供給するメモリ制御ロジック１４と通信する。制御ロジック１２は、センスア ンプＲ／Ｗ（read/write：書込／読出）制御１９と双方向に通信する。ＸＤＥＣ １６（X-line decoder：Ｘラインデコーダ）及びＹＤＥＣ１７（Y-line decoder ：Ｙラインデコーダ）はページラッチ２１を備えたＥＥＰＲＯＭアレイ２０を制 御する。ＹＤＥＣ１７は、また、セ ンスアンプＲ／Ｗコントロール１９と通信する。 ＥＥＰＲＯＭ装置１０は、低パワー、不揮発性メモリの用途のために、ＣＭＯ Ｓプロセス技術を用いて製作されるのが好ましい。この装置は、例えば、８ピン の（３ピンは不使用）ＰＤＩＰ（plastic dual in-line package：樹脂二重イン ラインパッケージ）又はＳＯＩＣ（small outline integrated circuit：小型ア ウトライン集積回路）パッケージに実装することができる。 この装置は、特に、送信専用及び双方向という２つのモードの各々の選択的操 作によって、構成及び制御情報の記憶及びシリアル伝送を要求する用途での利用 のために実施される。分離された２ワイヤプロトコルは、それぞれ、上述の指摘 のように分離されたクロック入力、及び、共通ＳＤＡデータラインの共用を伴っ て、２つのモードをサポートする。パワーアップによって、この装置は、自動的 に送信専用モードに入り（即ち、デフォルトし）、このモードでは、全ＥＥＰＲ ＯＭアレー２０内容のシリアルデータビットストリームを、ＶＣＬＫのクロック 信号によってクロックして、ＳＤＡピン上に伝送する。この時間の間、ＳＣＬピ ンはハイ（即ち、論理的高レベル）に保持される。 送信専用モード及び双方向モードのための分離されたクロックラインＶＣＬＫ ，ＳＣＬは、それぞれ、２つのモードの切換を所望されるとおりに実効化するの にも利用される。そのために、この装置は、一旦送信専用モードに入ると、ＳＣ Ｌピンがハイに保持されている限りそのモードを維持する。この装置の送信専用 モードから双方向モードへの切換は、外部から高レベルから低レベルへの電圧転 移をＳＣＬ入力ピンに誘導すること によって、実効化される。このＳＣＬライン転移は、この装置によって認識され 、ＥＥＰＲＯＭアレイのバイト選択可能な読出／書込能力によって、双方向モー ドへの自動的な切換を引起こす。この装置は、双方向モードにある場合、この装 置から電力を除去することによって送信専用モードに復帰するように切換えるこ とができる。 この装置の送信専用モードは、メモリアレイ内容の伝送について一方向の２ワ イヤプロトコルをサポートする。有効データは、装置初期化（後述される）後に おいてのみ送られ、第２図のグラフに示されるように空ビットである第９ビット に続く８ビットバイトでＳＤＡピン（ライン）上に伝送されるが、この図には、 ピンＳＣＬ，ＳＤＡ，ＶＣＬＫ上の時間に対する電圧レベル（即ち、状態）が示 されている。このモードに対するクロック源はＶＣＬＫピン上に供給され、デー タビットが各クロックパルスの立上りエッジにて出力される。パラメータＴＶＡ Ａは、ＶＣＬＫライン上の対チップ入力信号の妥当性検査のための経過時間間隔 を表しており、ＶＣＬＫピンの立上りエッジ（即ち、２５）とＳＤＡラインのデ ータビット（即ち、ビット１）の出力との間である。 データの各バイトにおける８ビットは、最上位ビット第一の順序でＳＤＡライ ン上に伝送される。ＥＥＰＲＯＭアレイ２０内の各バイトは、順次出力される。 このアレイの最後のバイトが伝送されると、出力は第１ロケーションに対して循 環し継続する。ＳＣＬピンは、ハイに保持され、ＥＥＰＲＯＭ装置を送信専用モ ードに維持する。 この装置の初期化手順の１例が第３図のグラフに示されている。供給電源ＶＣ Ｃが確立した後、この装置は送信専用モード に入る。ＶＣＬＫピン上の数クロックサイクル（この特定例では、９）は、内部 同期化を遂行するのに供される。前述し又以下においてより詳細に説明するよう に、この装置では、ただ１つのメインチップクロックがシリアルデータ伝送モー ドのどれかに適合するようになっているので、装置操作期間中に一度内部同期化 を遂行する必要があるだけであり、しかも、この同期化はパワーアップ期間中に 行われる。このことは、装置速度に対して、そして、１つのモードから他のモー ドへの円滑な転移に対して十分に寄与していることを表している。 内部同期化の９クロックサイクル期間の間、ＳＤＡピンは高インピーダンス状 態にある。第１０クロックサイクルの立上りエッジでは、このメモリ装置は、Ｅ ＥＰＲＯＭアレイ２０からの或るバイトの最上位ビットである第１有効データビ ットを出力する。パワーアップは不定のバイトアドレスで行われ、ＳＤＡピンの 高インピーダンス状態の開始と第１クロックとの間の時間間隔ＴＶＰＵ（ＶＣＬ Ｋライン上に図示されている）が、送信専用モードに対するパワーアップ時間を 構成する。その後、けれども第１データビットがアレイから出力される前に、こ の装置は内部同期化を行う。 さて第４図のグラフを参照すると、この装置は、ＳＣＬクロックピン上にハイ からローへの有効な転移を与えることによって、送信専用モードから双方向モー ドに切換えられる。双方向モードに切換えられた後、この装置へのＶＣＬＫ入力 は、そのピン上の論理レベルがハイであることによって外部装置がバスアクセス にてＥＥＰＲＯＭに書込を行うことができるようになることを除いて、無視され る。 この装置の双方向モードは２ワイヤ双方向データバス伝送プ ロトコルをサポートし、このプロトコルでは、バス上にデータを送る装置が送信 機として定義され、バスからデータを受ける装置が受信機として定義される。こ のモードにおいて、ＥＥＰＲＯＭメモリ装置はスレーブとして機能し、バスはマ スタ装置により制御されるが、このマスタ装置は、ＳＣＬ論理レベル及び双方向 モードクロックを発生し、バスへのアクセスを制御し、そして、データ転送のた めの停止及び停止条件を発生する。マスタ及びスレーブは両者共送信機及び受信 機として動作するが、マスタは、どちらのモードが起動されそしてバスへのアク セスを制御しているかを決定する。 双方向モードバスプロトコルは、バスがビジーでない（バスの「ノットビジー （not busy）」状態は、データとクロックラインが共にハイを維持しているとき と定義される）ときのみデータ転送が始動されるのを許可し、データ転送期間中 データライン（ＳＤＡ）はクロック（ＳＣＬ）ラインがハイである限り安定状態 を維持する。ＳＤＡラインにおける切換は、ＳＣＬピンがハイである間、開始及 び停止条件として解釈される。 次に第５図を参照すると、（Ａ）の部分では、ＳＤＡ，ＳＣＬ両ラインがハイ なので、バスはビジーではない。データ転送開始条件は（Ｂ）の部分に現れ、こ の部分では、ＳＣＬラインがハイである間にＳＤＡラインのハイからローへの転 移が存在することによって、開始条件（これは全コマンドに優先する）が決定さ れる。データ転送停止条件は（Ｃ）の部分に現れ、この部分では、ＳＣＬクロッ クラインがハイである間にＳＤＡラインのローからハイへの転移が存在すること によって、停止条件（これは全操作を終了するために生起しなければならない） が決定される。 有効データ設立状態は第５図の（Ｄ）の部分に示されている。開始条件の後、 ＳＣＬクロック信号のハイ期間の間ＳＤＡラインが安定状態にあるとき、ＳＤＡ の状態は有効データを表す。ＳＤΛライン上のデータは、ＳＣＬクロック信号の ロー期間中にのみ切換えるのを許可される。１クロックパルスはデータビット毎 に現れる。各データ転送は開始条件によって起動され、停止条件によって終了す る。開始及び停止条件間に伝送されるデータバイト数は、マスタ装置によって決 定され、理論的には無制限である。書込操作のケースでは、双方向モードの間に ＥＥＰＲＯＭメモリに記憶するためにマスタ装置によってデータが伝送されるが 、たった最後の８データバイトが格納されるに過ぎない。 本発明によると、チップに対してただ１つの主クロック源が設けられ、主クロ ックがこの装置の２モードに適合するように、所望のデータ伝送モードに依存し て一方又は他方のシリアルクロックラインを選択するマルチプレキシング手法が 用いられる。この方法では、メモリ装置からの全データ伝送が、モードに関わら ず、本質的に同一源に同期される。また、この装置は所与のどんな瞬間でもたっ た１つのデータモードに適合するので、クロックに対する２モード間の競争、及 び、これとは違ってどちらかのモードが動作状態にあるときにＳＤＡライン上の データ伝送を破損させる可能性がある２モード間の干渉は存在しない。 最初に、スタートアップ時には、チップは送信専用モードにデフォルトし、マ ルチプレキシングは、ＶＣＬＫ入力（即ち、クロック周波数、例えば、VCLKピン 上の60Hertz）を、ＥＥＰＲＯＭ装置に向かわせ、この装置が作られているチッ プの主ク ロックとして機能させる。次に、この装置に対するＳＣＬクロックライン／入力 が電圧レベルの転移を受けると、マルチプレキシングは、チップの単一の主クロ ックを提供すべくＳＣＬピン上にクロック信号入力を供給することによって、チ ップを送信専用モードから双方向モードに切換える。この装置がその後バワーオ フされさらにその後再度バワーアップされると、ＶＣＬＫクロックは主クロック に復帰させられる。 そこで第６図を参照すると、その目的のため、マルチプレクサ（MUX）３５が 、ＳＣＬ，ＶＣＬＫピンからの入力を受けるためにＥＥＰＲＯＭ装置１０（集積 回路チップ）に作られる。このマルチプレクサの出力３７は単一の主クロックと して用いられる。このマルチプレクサ自体はモード選択ブロック４０から制御さ れる。パワーオンされると、装置１０は、自動的に、予め選択されたモード（第 ２，３図）、即ち、ここまで説明してきた実施例では送信専用モードにデフォル トする。ハイからローへの転移がＳＣＬピン上に生起すると（第４図）、この装 置は別のモード、即ち、この実施例ではただ他方のデータ伝送モードである双方 向モードに逆転し、ＥＥＰＲＯＭ装置が再度パワーオンされない限りそして再度 パワーオンされるまでは第１モードに戻ることができない。 上述したように、ＶＣＬＫ，ＳＣＬは共に、チップのそれぞれ対応して標記さ れたピンへの入力である（第１図）。ＶＣＬＫピンには、チップの外部から、例 えば、インテリジェント周辺機器がモニタ（図示せず）であるようなケースでは 、ビデオカード（図示せず）から、一定の周波数が供給され、このようなクロッ ク信号は、本質的に、チッブを「ラン（run）」乃至ドライブ（drive）する。Ｖ ＣＬＫの立上り毎に、チップは、 データビットをＥＥＰＲＯＭからＳＤＡピン上に送出する（第２図）。この動作 が生起している間、ＳＣＬピンは一定のハイの論理レベルに維持される。もしＳ ＣＬピンがこのようなハイのレベルからローの論理レベルになると（第４図）、 ＶＣＬＫクロック信号は、ＶＣＬＫピン上にチッブへの入力として供給され続け られるが、マルチプレクサ３５がＳＣＬピンに切換えられてしまい、これによっ て、ＶＣＬＫ信号がチップの他のどのポイントにも行かないようにされる。モー ドを切換えると、ＳＣＬラインが主チップクロックをランする。 ＳＣＬピンがハイからローになると、チップはデータを出力するのを止めて簡 単にいうと待機状態をとり、例えばチップがパワーオフされるまで、このポイン トから、ＳＣＬピン上のクロックパルスのみがチップ出力をドライブするように なる。ＳＣＬラインが主クロックをドライブする瞬間から、進行中のＶＣＬＫピ ンクロック入力信号（例えば、60Hz）は無視される。 モード選択回路４０は、本質的に、ハイからローへ転移するエッジを検出する エッジ検出器４１から成ることが好ましい。このエッジ検出器は、ＳＣＬレベル のローからハイへの転移に出会った場合、モード切換が生起しない。しかし、そ の後ＳＣＬがローに立下がった場合は、ハイからローへのエッジが検出され、モ ード選択回路からマルチプレクサへの信号によってモード切換が誘発される。一 般に、Ｉ²ＣのＳＣＬ及びＳＤＡラインはプルアップ抵抗を有しており、もしＳ ＣＬピンがＶＤＤ（チップ電源）より後に生じようとしているとすればエッジ検 出器はＳＣＬライン上のローからハイへの転移を察知することになるだろうが、 エッジ検出器はこの転移を無視し、ＥＥＰＲＯＭ装置は送信専用モードを維持す る。 この動作の結果、安定したデータストリームがＳＤＡラインを介して送信専用 モードではホスト装置へ一方向に、そして、双方向モードではホストによる制御 に応じたどちらかの方向に伝送される。これには、モニタ、スキャナ、等々のイ ンテリジェント周辺機器に対する構成データ、例えば、周辺機器の接続、モデル 番号、機能、通し番号、適用可能な場合の安全保護情報、及び、ＥＥＰＲＯＭア レイに格納されるその他のデータを含まれる。 本発明を実施するために目下考慮されているベストモードを提示された実施例 に関して説明してきたが、当業者には、種々の変形および変更を本発明の真実の 精神と視野から逸脱しない範囲で容易に実施することができることが明らかであ る。従って、本発明は、添付した請求の範囲及び適用可能な法律の適切な規則に よってのみ限定される。

───────────────────────────────────────────────────── 【要約の続き】 データラインを補足する。被制御マルチプレクサは、２ つのクロックラインの一方上の所定の論理レベル転移に 従って入力クロックを選択的に接続する。

Claims (1)

1. 【特許請求の範囲】 １．インテリジェント周辺機器についての構成情報の記憶及びシリアル伝送のた めのＩ²Ｃバス互換性のあるシリアルな電気的消去可能プログラム可能読出専用 メモリ（ＥＥＰＲＯＭ）装置であって、このＥＥＰＲＯＭ装置は、ホスト装置に 対してバス上で通信するために該周辺機器に連携され、 構成及び制御情報を表すデータを格納するためのＥＥＰＲＯＭアレイ、及び、 複数のモードのいずれかを選択的に確立するための手段であって、これらのモ ードは、上記ホスト装置と上記周辺装置との間の対話を行うことができるように 、他の全モードから除外して確立されたモードにおいて上記ＥＥＰＲＯＭアレイ に格納されたデータを順次バスに伝送するために、このＥＥＰＲＯＭ装置によっ てサポートされており、前記モードのうちまったく別の異なる各モードにそれぞ れ連携したこのＥＥＰＲＯＭ装置への分離されたクロック入力ライン、及び、上 記確立されたモードに対する各クロック入力ラインによりクロックされることで データを上記ＥＥＰＲＯＭアレイからバス上へ出力するためのデータラインを含 んでいる主段 から成り、上記選択的に確立するための手段は、確立されるべきモードに従って 上記ＥＥＰＲＯＭ装置への分離されたクロック入力ラインを単一クロック源とし て選択的にマルチプレキシングするための手段を含む ことを特徴とするＥＥＰＲＯＭ装置。 ２．前記選択的にマルチプレキシングするための手段は、マルチプレクサ、及び 、該マルチプレクサを切換モードに制御するためのモード切換手段を備える ことを特徴とする請求の範囲第１項に記載のＥＥＰＲＯＭ装置。 ３．前記モード切換手段は、前記マルチプレクサの制御を喚起するために、前記 ホスト装置からのバス通信によって引起こされる前記クロック入力ラインのうち の１つのライン上の転移信号に応答する ことを特徴とする請求の範囲第２項に記載のＥＥＰＲＯＭ装置。 ４．前記モード切換手段は、前記１つのクロック入力ライン上の論理レベル転移 に応答して前記マルチプレクサの制御を励起するようにするためのエッジ検出器 である ことを特徴とする請求の範囲第２項に記載のＥＥＰＲＯＭ装置。 ５．前記複数のモードのいずれかを選択的に確立するための手段は、たった２つ のモードのどちらか一方を確立するのに適合しており、これら２つのモードの一 方は、前記ＥＥＰＲＯＭアレイが前記単一クロック源からのクロックにより引起 こされる出力データに対してのみ読出がなされるのを許し、他方は、前記ＥＥＰ ＲＯＭアレイが読出又は書込がなされるのを許すものであり、 上記読出専用モードは、このＥＥＰＲＯＭ装置のデフォルトモードである ことを特徴とする請求の範囲第１項に記載のＥＥＰＲＯＭ装置。 ６．インテリジェント周辺機器についての構成情報を表すデータのストリームを プログラム可能データメモリ装置から伝送する方法であって、このメモリ装置は 、ホスト装置に対してバス上で通信するために該周辺機器に連携され、該メモリ 装置にて実行されるステップが、 上記メモリ装置のアレイに記憶するためのデータを受けるステップ、及び、 サポートされる複数のモードのいずれかを選択的に確立するステップであって 、これらのモードは、上記ホスト装置と上記周辺装置との間の対話を行うことが できるように、他の全モードから除外して確立されたモードにおいて上記アレイ に格納されたデータを順次上記バス上に伝送するために、上記メモリ装置によっ てサポートされ、それぞれまったく別の異なるモードに連携した上記メモリ装置 への分離されたクロック入力ライン、及び、上記確立されたモードに対する各ク ロック入力ラインによりクロックされることでデータを上記アレイからバス上へ 出力するためのデータラインをもって確立されるものであり、確立されるべきモ ードに従って上記メモリ装置への分離されたクロック入力ラインを単一クロック 源として選択的にマルチプレキシングすることを含むステップ から成ることを特徴とする方法。 ７．さらに、 前記クロック入力ラインの１つの上の所定の転移信号に応じて前記モードを一方 から他方に切換えること を含むことを特徴とする請求の範囲第６項に記載の方法。 ８．さらに、 前記ホスト装置から前記バス上に通信される前記転移信号を認識すること を含むことを特徴とする請求の範囲第７項に記載の方法。 ９．さらに、 前記転移信号の規定されたエッジをモードを切換えるための指令として検出する こと を含むことを特徴とする請求の範囲第７項に記載の方法。 １０．さらに、 前記メモリ装置のスタートアップに続く該メモリ装置の初期モードを、該メモリ 装置のデプォルトモードとしてセットすること を含むことを特徴とする請求の範囲第６項に記載の方法。 １１．さらに、 前記メモリ装置についてたった２つのデータ伝送モードを確立し、これら２つの モードの一方は、前記メモリ装置が前記アレイに格納されたデータを送信するこ とだけを許し、他方は、前記メモリ装置がデータを送信すること及び新しいデー タを受信し前記アレイに記憶することを何れも許すものであり、そして、この送 信専用モードをメモリ装置のデフォルトモードとしてセットすること を含むことを特徴とする請求の範囲第１０項に記載の方法。 １２．メモリ装置であって、このメモリ装置は、このメモリ装置との通信のため に結合されたホスト装置に対して連携する周辺機器の構成を定義するための所定 のデータをこのメモリ装置のメモリアレイに格納するためにプログラムされるの に、そして、該周辺機器を制御するのに適合しており、 上記データを格納するための第１手段、 上記ホスト装置との通信のために上記データを順次記憶からバスに送出するた めの第２手段、 複数の入力クロックラインのうち何れか１つのライン上に独立的にクロックパ ルスを供給するための手段であって、このクロックパルスは、該複数のクロック ラインの１つにそれぞれ関連する複数の選択可能なモードのうちの何れかのモー ドにおいて上記バス上に伝送するために、上記データをクロックするために用い られるものである第３手段、 上記データをクロックするのに用いられるクロックラインとは別のクロックラ イン上の転移論理レベルを認識することによって、上記モードのうちあるモード から別のモードに選択的に切換えるための第４手段、及び、 上記バス上の伝送に対して選択されたモードに関わらず上記第３手段を単一ク ロック源に限定する第５手段 から成ることを特徴とするメモリ装置。 １３．前記ホスト装置はパーソナルコンピュータを備え、前記周辺装置はディス プレイを有するモニタを備える ことを特徴とする請求の範囲第１２項に記載のメモリ装置。 １４．前記単一クロック源はこのメモリ装置の内部同期に適合している ことを特徴とする請求の範囲第１２項に記載のメモリ装置。 １５．前記第５手段は、初期送信専用デフォルトモードからの切換を励起するた めに、少なくとも部分的には前記転移論理レベルによって制御されるマルチプレ クサを備える ことを特徴とする請求の範囲第１２項に記載のメモリ装置。 １６．前記第５手段は、前記マルチプレクサを制御するために前記転移論理レベ ルを認識するためのエッジ検出器を備えることを特徴とする請求の範囲第１５項 に記載のメモリ装置。