JP2006040079A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006040079A JP2006040079A JP2004221020A JP2004221020A JP2006040079A JP 2006040079 A JP2006040079 A JP 2006040079A JP 2004221020 A JP2004221020 A JP 2004221020A JP 2004221020 A JP2004221020 A JP 2004221020A JP 2006040079 A JP2006040079 A JP 2006040079A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- timing
- control
- synchronous clock
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 230000001360 synchronised effect Effects 0.000 claims abstract description 27
- 230000007704 transition Effects 0.000 claims abstract description 12
- 230000007175 bidirectional communication Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006854 communication Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Images
Abstract
【解決手段】 本発明の半導体装置は、異なる位相で出力するシリアルデータを切り替える制御手段を有している。書き込みに用いる同期クロックの遷移タイミングと同じ遷移タイミングでデータを読み込む第1の外部制御回路と、書き込みに用いる同期クロックの遷移タイミングと異なる遷移タイミングでデータを読み込む第2の外部制御回路と、を切り替え制御することで、外部装置のタイミングに合わせたインターフェースを構成することができる。
【選択図】 図1
Description
図2は、従来技術の半導体装置の第1の制御タイミングを示す図である。インターシル社製EL6915Cで用いられるインターフェースと同様の制御方法を示したものである。
外部制御回路は、内部メモリの書き込み時と読み込み時とで同じ同期クロックの立ち下がりで読み書きを行う。そのため、インターシル社製EL6915Cは、同期信号の立ち上がりでシリアルデータの取り込みを行い、外部装置(例えば、マイクロプロセッサ)への送出時には外部制御回路が同期クロックの立ち下がりでデータの取り込みが可能なように、同期クロックの立ち上がりでデータの切り替えを行っている。
図3は、従来技術の半導体装置の第2の制御タイミングを示す図である。外部制御回路は、書き込み時と読み込み時とで同期クロックの異なるエッジを使用する。そのため、外
部装置がバスを切り離すタイミングがデータの切り替えと同じになるという利点がある。
この状況は、外部装置や半導体装置を開発する上で、予めそれらの使用状態を予測して第1の制御タイミングの回路か第2の制御タイミングの回路かを設計する必要があり、開発コストがかかってしまうという問題があった。また、これらの使用者も、インターフェースのタイミングを理解し、外部装置と半導体装置とのインターフェースを選び、合わせる必要があることから、使用者にとっても負担とコストとがかかるという問題があった。さらに、外部装置がマイクロプロセッサである場合は、インターフェースの仕様だけでマイクロプロセッサを選ぶことにも制限があり、開発コストも使用者の負担も大きかった。
書き込みに用いる同期クロックの遷移タイミングと同じ遷移タイミングでデータを読み出す第1の外部制御回路と、書き込みに用いる同期クロックの遷移タイミングと異なる遷移タイミングでデータを読み出す第2の外部制御回路と、を有し、
第1の外部制御回路と前記第2の外部制御回路とを切り換え制御する制御手段を有することを特徴とする。
本発明の半導体装置は、同期クロック入力端子CKからの同期クロックの立ち下がりに同期して動作する制御手段1と、制御手段1から出力されるシリアルデータ信号2を同期クロックの立ち上がりでラッチするフリップフロップ回路3と、制御手段1から出力されるシリアルデータ信号2とフリップフロップ回路3から出力されるFF出力信号4とを切り換える第1のスイッチ回路5と第2のスイッチ回路6と、を有している。
第1のスイッチ回路5の入力は、同期クロックの立ち下がりで同期して制御手段1から出力されるシリアルデータ信号2である。第2のスイッチ回路6の入力は、同期クロックの立ち上がりに同期したフリップフロップ回路3のFF出力信号4である。第1のスイッチ回路5と第2のスイッチ回路6との出力は互いに接続し、制御手段1の信号線7にワイヤードオア接続されている。
ーフェースを気にすることなく、外部装置を自由に選ぶことができる半導体装置を提供することができる。
外部装置の種類によって変化するシリアルデータのバスラインのタイミングに依存しない。半導体装置と外部装置とのバスラインのタイミングは制御手段により切り替え制御されるので、使用者はタイミングを気にせずに使用することができる。このため、本発明の半導体装置は、汎用の電子機器の制御システムに好適である。また、外部装置に市販のマイクロプロセッサを用いた制御システムにはさらに適する。
2 シリアルデータ信号
3 フリップフロップ回路
4 FF出力信号
5 第1のスイッチ回路
6 第2のスイッチ回路
7 信号線
8 制御信号
Claims (2)
- 内部メモリと、該内部メモリの制御用周辺回路と、外部との双方向通信手段のためのシリアルデータ端子と、データを取り込むための同期クロック入力端子と、を備える半導体装置において、
書き込みに用いる同期クロックの遷移タイミングと同じ遷移タイミングでデータを読み出す第1の外部制御回路と、
書き込みに用いる同期クロックの遷移タイミングと異なる遷移タイミングでデータを読み出す第2の外部制御回路と、を有し、
前記第1の外部制御回路と前記第2の外部制御回路とを切り換え制御する制御手段を有することを特徴とする半導体装置。 - 前記制御手段は、外部より入力する制御信号によって、前記第1の外部制御回路と前記第2の外部制御回路とに適したタイミングでシリアルデータを前記シリアルデータ端子に送出することを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221020A JP4593196B2 (ja) | 2004-07-29 | 2004-07-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221020A JP4593196B2 (ja) | 2004-07-29 | 2004-07-29 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006040079A true JP2006040079A (ja) | 2006-02-09 |
JP2006040079A5 JP2006040079A5 (ja) | 2007-10-11 |
JP4593196B2 JP4593196B2 (ja) | 2010-12-08 |
Family
ID=35904987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004221020A Expired - Fee Related JP4593196B2 (ja) | 2004-07-29 | 2004-07-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4593196B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220089669A (ko) * | 2020-12-21 | 2022-06-28 | 가부시키가이샤 스크린 홀딩스 | 노즐 세정 장치 및 도포 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09503610A (ja) * | 1994-06-27 | 1997-04-08 | マイクロチップ テクノロジー インコーポレイテッド | データストリームモード切換機能を備えたメモリ装置 |
JP2002232508A (ja) * | 2000-12-11 | 2002-08-16 | Texas Instruments Inc | 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法 |
-
2004
- 2004-07-29 JP JP2004221020A patent/JP4593196B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09503610A (ja) * | 1994-06-27 | 1997-04-08 | マイクロチップ テクノロジー インコーポレイテッド | データストリームモード切換機能を備えたメモリ装置 |
JP2002232508A (ja) * | 2000-12-11 | 2002-08-16 | Texas Instruments Inc | 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220089669A (ko) * | 2020-12-21 | 2022-06-28 | 가부시키가이샤 스크린 홀딩스 | 노즐 세정 장치 및 도포 장치 |
KR102626046B1 (ko) | 2020-12-21 | 2024-01-17 | 가부시키가이샤 스크린 홀딩스 | 노즐 세정 장치 및 도포 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4593196B2 (ja) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3085824B2 (ja) | メモリ制御装置 | |
US7167938B2 (en) | Data transfer memory | |
JP2007011788A (ja) | メモリカード及びそのホスト機器 | |
JP2007048022A (ja) | 非同期バスインタフェース及びその処理方法 | |
JP4593196B2 (ja) | 半導体装置 | |
US8495409B2 (en) | Host controller, semiconductor device and method for setting sampling phase | |
JP3643539B2 (ja) | 複数の機能を有する多機能カード、同カードに用いられる単機能チップ及び多機能カードを構成するための単機能チップの動作方法 | |
JP2010049356A (ja) | パラレル−シリアル変換装置、パラレル−シリアル変換システム、パラレル−シリアル変換制御方法、パラレル−シリアル変換制御プログラム及び記録媒体 | |
JP2007010606A (ja) | Lsi検査モジュール、lsi検査モジュールの制御方法、lsi検査モジュールとlsi検査装置との通信方法、およびlsi検査方法 | |
JP3604372B2 (ja) | シンクロナスdram制御回路 | |
JP4640792B2 (ja) | 半導体論理装置およびこれを備える電子機器 | |
EP1544844B1 (en) | System and method for controlling display of mobile terminal | |
JP2005010966A (ja) | Lsi装置 | |
KR100955122B1 (ko) | 집적 회로 장치 및 오디오 처리 장치 | |
JP2008204104A (ja) | メモリカード制御装置及び電子機器 | |
JPH11328961A (ja) | 電子回路装置及びインタフェース回路 | |
JP4620492B2 (ja) | バスインターフェイス回路 | |
JP4048091B2 (ja) | Lsi及び画像形成装置 | |
KR100400933B1 (ko) | 키폰시스템의 중앙처리장치와 주변장치간의 동기화장치 | |
JP2010067765A (ja) | 半導体集積回路 | |
JP2004228844A (ja) | 半導体集積回路 | |
JP2004112272A (ja) | 画像形成装置 | |
AU7433898A (en) | Method and arrangement for connecting processor to asic | |
JP5041402B2 (ja) | インタフェース回路および電子機器 | |
JP2004038384A (ja) | 電子機器における仕様設定用制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070604 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4593196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |