JP2884445B2 - 高周波連続時間フィルタ回路及びその精度を確定する方法 - Google Patents
高周波連続時間フィルタ回路及びその精度を確定する方法Info
- Publication number
- JP2884445B2 JP2884445B2 JP3087292A JP8729291A JP2884445B2 JP 2884445 B2 JP2884445 B2 JP 2884445B2 JP 3087292 A JP3087292 A JP 3087292A JP 8729291 A JP8729291 A JP 8729291A JP 2884445 B2 JP2884445 B2 JP 2884445B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- current
- resistor
- frequency
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高周波フィルタの分野に
関する。
関する。
【０００２】
【従来の技術】高周波連続時間集積回路帯域フィルタは
いくつかのフィルタ部分から構成されている。それらの
フィルタ部分は、実際には、フィルタ素子の抵抗（Ｒ）
とキャパシタンス（Ｃ）がフィルタ自体のタイミング精
度に影響を与える「ＲＣ」回路である。従来の技術で
は、それらのフィルタを別個の素子から構成しており、
各素子は所望の範囲内の精度を有する。しかしながら、
フィルタを集積回路で実現する場合、抵抗及びキャパシ
タンスの変動すなわちずれが起こる可能性がある。この
ように、集積回路フィルタの精度は集積回路のＲ及びＣ
に伴って変化する。正確且つ予測可能であり、安定した
フィルタを得るためには、そのようなずれを補償するこ
とが望ましい。
いくつかのフィルタ部分から構成されている。それらの
フィルタ部分は、実際には、フィルタ素子の抵抗（Ｒ）
とキャパシタンス（Ｃ）がフィルタ自体のタイミング精
度に影響を与える「ＲＣ」回路である。従来の技術で
は、それらのフィルタを別個の素子から構成しており、
各素子は所望の範囲内の精度を有する。しかしながら、
フィルタを集積回路で実現する場合、抵抗及びキャパシ
タンスの変動すなわちずれが起こる可能性がある。この
ように、集積回路フィルタの精度は集積回路のＲ及びＣ
に伴って変化する。正確且つ予測可能であり、安定した
フィルタを得るためには、そのようなずれを補償するこ
とが望ましい。
【０００３】フィルタ素子の抵抗とキャパシタンスのず
れを補償しようとする従来の方法の１つによれば、基準
周波数発生器を採用する「マスター／スレーブ」方式を
利用する。「スレーブ」フィルタ部分の相互コンダクタ
ンス（ｇｍ）と移相は、正確な周波数ＦＲに関連する
「マスター」フィルタ、すなわち発振器により制御され
る。フィルタ全体の精度は、周波数基準ＦＲを絶えず印
加することにより維持される。このような従来のフィル
タの欠点は、基準周波数ＦＲがフィルタリングされてい
る信号に影響を及ぼすおそれのある雑音の発生源になる
ことである。このような従来のフィルタは、Ｋ．Ｗ．Ｍ
ｏｕｌｄｉｎｇ他の「Ｇｙｒａｔｏｒ Ｖｉｄｅｏ Ｆ
ｉｌｔｅｒ ＩＣ ｗｉｔｈ Ａｕｔｏｍａｔｉｃ Ｔ
ｕｎｉｎｇ」（ＩＥＥＥ ＪＳＣＣ，ＳＣ−１５巻第６
号，１９８０年１２月刊）と、Ｃｈｉ−Ｆａ，Ｃｈｉｏ
ｕ及びＲｏｌｆ Ｓｃｈａｕｍａｎｎの「Ｄｅｓｉｇｎ
ａｎｄ Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ａ Ｆｕｌ
ｌｙ ＩｎｔｅｇｒａｔｅｄＢｉｐｏｌａｒ １０．７
ＭＨＺ Ａｎａｌｏｇ Ｂａｎｄｐａｓｓ Ｆｉｌｔ
ｅｒ」（ＩＥＥＥ ＪＳＣＣ，ＳＣ−２１巻，１９８６
年２月刊）とに記載されている。
れを補償しようとする従来の方法の１つによれば、基準
周波数発生器を採用する「マスター／スレーブ」方式を
利用する。「スレーブ」フィルタ部分の相互コンダクタ
ンス（ｇｍ）と移相は、正確な周波数ＦＲに関連する
「マスター」フィルタ、すなわち発振器により制御され
る。フィルタ全体の精度は、周波数基準ＦＲを絶えず印
加することにより維持される。このような従来のフィル
タの欠点は、基準周波数ＦＲがフィルタリングされてい
る信号に影響を及ぼすおそれのある雑音の発生源になる
ことである。このような従来のフィルタは、Ｋ．Ｗ．Ｍ
ｏｕｌｄｉｎｇ他の「Ｇｙｒａｔｏｒ Ｖｉｄｅｏ Ｆ
ｉｌｔｅｒ ＩＣ ｗｉｔｈ Ａｕｔｏｍａｔｉｃ Ｔ
ｕｎｉｎｇ」（ＩＥＥＥ ＪＳＣＣ，ＳＣ−１５巻第６
号，１９８０年１２月刊）と、Ｃｈｉ−Ｆａ，Ｃｈｉｏ
ｕ及びＲｏｌｆ Ｓｃｈａｕｍａｎｎの「Ｄｅｓｉｇｎ
ａｎｄ Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ａ Ｆｕｌ
ｌｙ ＩｎｔｅｇｒａｔｅｄＢｉｐｏｌａｒ １０．７
ＭＨＺ Ａｎａｌｏｇ Ｂａｎｄｐａｓｓ Ｆｉｌｔ
ｅｒ」（ＩＥＥＥ ＪＳＣＣ，ＳＣ−２１巻，１９８６
年２月刊）とに記載されている。
【０００４】従来の技術による別の高周波連続時間ＩＣ
フィルタは、基準周波数を使用する「マスター／スレー
ブ」方式を利用しない。このような従来の別のフィルタ
では、フィルタの精度は外部抵抗器をトリミングするこ
とにより確定される。このようなフィルタは山口他の
「Ｓｉｎｇｌｅ−Ｃｈｉｐ Ｙ／Ｃ Ｓｉｇｎａ１−Ｐ
ｒｏｃｅｓｓｉｎｇ ＬＳＩ ｆｏｒ ８ｍｍ ＶＣＲ
Ｓｙｓｔｅｍ」（ＩＥＥＥ ＢＣＴＭ，１９８７年
刊）に記載されている。この方式は、フィルタの性能に
影響を与えるおそれのあるキャパシタンスのずれという
問題点を解決していない。
フィルタは、基準周波数を使用する「マスター／スレー
ブ」方式を利用しない。このような従来の別のフィルタ
では、フィルタの精度は外部抵抗器をトリミングするこ
とにより確定される。このようなフィルタは山口他の
「Ｓｉｎｇｌｅ−Ｃｈｉｐ Ｙ／Ｃ Ｓｉｇｎａ１−Ｐ
ｒｏｃｅｓｓｉｎｇ ＬＳＩ ｆｏｒ ８ｍｍ ＶＣＲ
Ｓｙｓｔｅｍ」（ＩＥＥＥ ＢＣＴＭ，１９８７年
刊）に記載されている。この方式は、フィルタの性能に
影響を与えるおそれのあるキャパシタンスのずれという
問題点を解決していない。
【０００５】
【発明が解決しようとする課題】従って、本発明の目的
は、動作中に印加される基準周波数に依存しない高周波
連続時間フィルタを提供することである。本発明の別の
目的は、温度の変化に対して精度を維持する高周波連続
時間フィルタを提供することである。本発明のさらに別
の目的は、電源の変化に対して精度を維持する高周波連
続時間フィルタを提供することである。
は、動作中に印加される基準周波数に依存しない高周波
連続時間フィルタを提供することである。本発明の別の
目的は、温度の変化に対して精度を維持する高周波連続
時間フィルタを提供することである。本発明のさらに別
の目的は、電源の変化に対して精度を維持する高周波連
続時間フィルタを提供することである。
【０００６】
【課題を解決するための手段】本発明は高周波集積回路
連続時間低域フィルタである。フィルタにはオンチップ
発振器が組み込まれる。フィルタの周波数精度は、ウェ
ハプローブ動作中にオンチップ発振器の周波数をトリミ
ングすることにより確定される。フィルタの通常動作中
には、発振器はオフ状態である。従って、フィルタは、
通常動作中にフィルタの性能を劣化させる雑音を発生し
ない。トリミング後、フィルタの設計は、温度や電源が
変化しても精度が維持されるようになっている。
連続時間低域フィルタである。フィルタにはオンチップ
発振器が組み込まれる。フィルタの周波数精度は、ウェ
ハプローブ動作中にオンチップ発振器の周波数をトリミ
ングすることにより確定される。フィルタの通常動作中
には、発振器はオフ状態である。従って、フィルタは、
通常動作中にフィルタの性能を劣化させる雑音を発生し
ない。トリミング後、フィルタの設計は、温度や電源が
変化しても精度が維持されるようになっている。
【０００７】フィルタ素子の等価抵抗（Ｒｅｑ）と等価
キャパシタンス（Ｃｅｑ）は共に連続時間高周波フィル
タのタイミング精度に影響を及ぼす。本発明は、製造過
程で等価キャパシタンスにばらつきがあっても、時定数
ＲｅｑＣｅｑが所定の値となるようフィルタの等価抵抗
を「微同調」することにより、等価キャパシタンスのば
らつきに対して補償をする方法及び装置を提供する。
キャパシタンス（Ｃｅｑ）は共に連続時間高周波フィル
タのタイミング精度に影響を及ぼす。本発明は、製造過
程で等価キャパシタンスにばらつきがあっても、時定数
ＲｅｑＣｅｑが所定の値となるようフィルタの等価抵抗
を「微同調」することにより、等価キャパシタンスのば
らつきに対して補償をする方法及び装置を提供する。
【０００８】フィルタ部分と同様に動作し、ほぼ同一の
遮断周波数を有する基準フィルタまたは基準発振器は、
フィルタを同調させるために使用される。フィルタ素子
の周波数はウェハのプローブの間に測定されて、外部抵
抗器Ｒｘの電流と電流Ｉ２との比が所望の基準値に達す
るように抵抗器ＲＴ１，ＲＴ２の一方又は双方をトリミ
ングすることにより調整される。（これにより調整係数
Ａが調整される。後述する式８から理解されるように、
フィルタ素子の時定数ＲｅｑＣｅｑは調整係数Ａにより
フィルタの部品素子のばらつきの影響を受けずに調整で
きる。） その後、通常動作中に背景雑音が発生しない
ように、基準発振器をディスエーブルすることができ
る。必要に応じて、Ｉ２を外部のデジタル／アナログ変
換器により制御して、フィルタを電子的にプログラム可
能にすることも可能である（後述の式５参照）。発振器
以外の回路を使用するか、又はフィルタの周波数応答を
直接測定することにより、トリミングを実行することも
できる。
遮断周波数を有する基準フィルタまたは基準発振器は、
フィルタを同調させるために使用される。フィルタ素子
の周波数はウェハのプローブの間に測定されて、外部抵
抗器Ｒｘの電流と電流Ｉ２との比が所望の基準値に達す
るように抵抗器ＲＴ１，ＲＴ２の一方又は双方をトリミ
ングすることにより調整される。（これにより調整係数
Ａが調整される。後述する式８から理解されるように、
フィルタ素子の時定数ＲｅｑＣｅｑは調整係数Ａにより
フィルタの部品素子のばらつきの影響を受けずに調整で
きる。） その後、通常動作中に背景雑音が発生しない
ように、基準発振器をディスエーブルすることができ
る。必要に応じて、Ｉ２を外部のデジタル／アナログ変
換器により制御して、フィルタを電子的にプログラム可
能にすることも可能である（後述の式５参照）。発振器
以外の回路を使用するか、又はフィルタの周波数応答を
直接測定することにより、トリミングを実行することも
できる。
【０００９】
【実施例】本発明はプログラム可能集積回路高周波連続
時間フィルタである。以下の説明中、本発明の説明をよ
り完全なものにするために特定の事項を数多く詳細に挙
げるが、そのような特定の詳細な事項を含まずとも本発
明を実施しうることは当業者には明白であろう。また、
場合によっては、本発明をわかりにくくしないように周
知の特徴については詳細な説明を省いた。
時間フィルタである。以下の説明中、本発明の説明をよ
り完全なものにするために特定の事項を数多く詳細に挙
げるが、そのような特定の詳細な事項を含まずとも本発
明を実施しうることは当業者には明白であろう。また、
場合によっては、本発明をわかりにくくしないように周
知の特徴については詳細な説明を省いた。
【００１０】従来の技術では、フィルタは、ＲＣ時定数
を形成するために、複数のｇｍ増幅器と、コンデンサと
から構成されている。抵抗は可変であるので、従来は、
正確に調節することができる外部等価抵抗を利用して正
確なフィルタを形成しようとしている。しかしながら、
フィルタを高精度にするには、ＲとＣが共に正確でなけ
ればならない。従来の技術には、キャパシタンスがわか
らないという欠点がある。本発明は、キャパシタンスの
不正確さに起因するフィルタの精度低下を、ＲとＣの積
の値を正確にすることによって除去するものである。本
発明は、信号レベルが非常に低い用途（ディスクドライ
ブ読み取りチャネルなど）に使用することができる。従
って、妨害を排除することにより、信号読み取りは従来
ほど困難ではなくなる。
を形成するために、複数のｇｍ増幅器と、コンデンサと
から構成されている。抵抗は可変であるので、従来は、
正確に調節することができる外部等価抵抗を利用して正
確なフィルタを形成しようとしている。しかしながら、
フィルタを高精度にするには、ＲとＣが共に正確でなけ
ればならない。従来の技術には、キャパシタンスがわか
らないという欠点がある。本発明は、キャパシタンスの
不正確さに起因するフィルタの精度低下を、ＲとＣの積
の値を正確にすることによって除去するものである。本
発明は、信号レベルが非常に低い用途（ディスクドライ
ブ読み取りチャネルなど）に使用することができる。従
って、妨害を排除することにより、信号読み取りは従来
ほど困難ではなくなる。
【００１１】図３は、本発明を示すブロック線図であ
る。本発明のフィルタは、等価抵抗Ｒｅｑと、等価キャ
パシタンスＣｅｑとを有する少なくとも１つのフィルタ
素子３６によって実現される。適切に安定し且つ正確で
あるＲｅｑを得るために利用できる集積回路の処理技術
は既に知られている。ところが、キャパシタンスＣｅｑ
の精度を調整するのは困難である。本発明は、Ｒｅｑと
Ｃｅｑとの積が正確な所望値であるようにすることによ
って、希望する精度のフィルタを得るものである。
る。本発明のフィルタは、等価抵抗Ｒｅｑと、等価キャ
パシタンスＣｅｑとを有する少なくとも１つのフィルタ
素子３６によって実現される。適切に安定し且つ正確で
あるＲｅｑを得るために利用できる集積回路の処理技術
は既に知られている。ところが、キャパシタンスＣｅｑ
の精度を調整するのは困難である。本発明は、Ｒｅｑと
Ｃｅｑとの積が正確な所望値であるようにすることによ
って、希望する精度のフィルタを得るものである。
【００１２】電流源６５及び６６はフィルタ素子３６に
電流Ｉ１及びＩ２をそれぞれ供給する。フィルタ素子３
６のＲｅｑＣｅｑが電流Ｉ１及びＩ２によって決まるこ
とは、後述の式２〜６から明かとなろう。電流源６６
は、抵抗器ＲＴ１と抵抗器ＲＴ２との比によって変わる
電流Ｉ２を供給する。本発明によれば、ＲＴ１は、レー
ザートリミング方式又は他の適切な方法を使用してトリ
ミングすることができる可変抵抗器である。本発明の他
の実施例では、抵抗器ＲＴ１，ＲＴ２のいずれか一方又
は双方をＣｅｑのばらつきに対する補償のために調整可
能とすることができる。基準発振器（またはフィルタ）
３７は電流源６５と、電流源６６とに結合している。基
準発振器（またはフィルタ）３７にはパッド６８から電
力が供給される。基準発振器（またはフィルタ）３７
は、回路を所望の周波数にトリミングするために使用さ
れる。
電流Ｉ１及びＩ２をそれぞれ供給する。フィルタ素子３
６のＲｅｑＣｅｑが電流Ｉ１及びＩ２によって決まるこ
とは、後述の式２〜６から明かとなろう。電流源６６
は、抵抗器ＲＴ１と抵抗器ＲＴ２との比によって変わる
電流Ｉ２を供給する。本発明によれば、ＲＴ１は、レー
ザートリミング方式又は他の適切な方法を使用してトリ
ミングすることができる可変抵抗器である。本発明の他
の実施例では、抵抗器ＲＴ１，ＲＴ２のいずれか一方又
は双方をＣｅｑのばらつきに対する補償のために調整可
能とすることができる。基準発振器（またはフィルタ）
３７は電流源６５と、電流源６６とに結合している。基
準発振器（またはフィルタ）３７にはパッド６８から電
力が供給される。基準発振器（またはフィルタ）３７
は、回路を所望の周波数にトリミングするために使用さ
れる。
【００１３】基準周波数を監視し、次に、所望の周波数
と基準周波数との偏差を修正するために、可変抵抗器Ｒ
Ｔ１を調整する（これにより後述の調整係数Ａがトリミ
ングされる。）。キャパシタンスＣｅｑのばらつきに対
する補償をするために抵抗器ＲＴ１を調整した後、基準
発振器（またはフィルタ）３７を２つの電流源から遮断
する。このようにして、背景雑音を増加させる連続基準
周波数や、外部抵抗器を使用しないきわめて安定したフ
ィルタが得られる。本発明の好ましい実施例では、調整
過程の間、基準発振器（またはフィルタ）３７にパッド
６８から電力が供給される。抵抗器を調整した後、発振
器への給電を停止すると、フィルタの通常動作中、発振
器はディスエーブルされていることになる。
と基準周波数との偏差を修正するために、可変抵抗器Ｒ
Ｔ１を調整する（これにより後述の調整係数Ａがトリミ
ングされる。）。キャパシタンスＣｅｑのばらつきに対
する補償をするために抵抗器ＲＴ１を調整した後、基準
発振器（またはフィルタ）３７を２つの電流源から遮断
する。このようにして、背景雑音を増加させる連続基準
周波数や、外部抵抗器を使用しないきわめて安定したフ
ィルタが得られる。本発明の好ましい実施例では、調整
過程の間、基準発振器（またはフィルタ）３７にパッド
６８から電力が供給される。抵抗器を調整した後、発振
器への給電を停止すると、フィルタの通常動作中、発振
器はディスエーブルされていることになる。
【００１４】図１は、本発明において使用できる相互抵
抗増幅器（フィルタ素子）を示す。入力電圧Ｖｉｎ１０
と、負電圧−Ｖｉｎ２３とはトランジスタＱ１及びＱ２
のベース１１及び２４にそれぞれ供給される。接続点１
９の電圧ＶＢ１８はダイオードＤ１を介して接続点１４
に結合する。接続点１４はトランジスタＱ１のコレクタ
１２に結合している。接続点１４はトランジスタＱ３の
ベース１５にも結合している。
抗増幅器（フィルタ素子）を示す。入力電圧Ｖｉｎ１０
と、負電圧−Ｖｉｎ２３とはトランジスタＱ１及びＱ２
のベース１１及び２４にそれぞれ供給される。接続点１
９の電圧ＶＢ１８はダイオードＤ１を介して接続点１４
に結合する。接続点１４はトランジスタＱ１のコレクタ
１２に結合している。接続点１４はトランジスタＱ３の
ベース１５にも結合している。
【００１５】トランジスタＱ１のエミッタ３２は接続点
３２を経て電流源Ｉ１の一方の端子に結合している。電
流源Ｉ１の他方の端子は接続点３４を経て接地点に結合
している。トランジスタＱ３のエミッタ１７は接続点３
５を経て電流源Ｉ２の一方の端子に結合している。電流
源Ｉ２の他方の端子は接地点に結合している。
３２を経て電流源Ｉ１の一方の端子に結合している。電
流源Ｉ１の他方の端子は接続点３４を経て接地点に結合
している。トランジスタＱ３のエミッタ１７は接続点３
５を経て電流源Ｉ２の一方の端子に結合している。電流
源Ｉ２の他方の端子は接地点に結合している。
【００１６】接続点１９の電圧ＶＢ１８はダイオードＤ
２を介して接続点２７にも結合されている。この接続点
２７はトランジスタＱ４のベース２８に結合している。
トランジスタＱ４のエミッタ３０は接続点３５に結合さ
れている。接続点２１の電圧ＶＣ２０はトランジスタＱ
３のコレクタ１６に結合している。接続点２１は電流源
Ｉ３の一方の端子にも結合している。電流源Ｉ３の他方
の端子は接続点３１を経てトランジスタＱ４のコレクタ
２９に結合し、この接続点３１は電圧ＶＤ２２にも結合
している。電圧ＶＤ２２はコンデンサＣｌを介して接地
点に結合している。接続点２７はトランジスタＱ２のコ
レクタ２５に結合している。負の入力電圧−Ｖｉｎ２３
はトランジスタＱ２のベース２４に結合している。トラ
ンジスタＱ２のエミッタ２６は接続点３３に結合し、こ
の接続点３３は抵抗器ＲＢ１を介して接続点３２に結合
すると共に、電流源Ｉ１に結合している。電流源Ｉ１の
出力端子は接続点３４を介して接地点にも結合してい
る。
２を介して接続点２７にも結合されている。この接続点
２７はトランジスタＱ４のベース２８に結合している。
トランジスタＱ４のエミッタ３０は接続点３５に結合さ
れている。接続点２１の電圧ＶＣ２０はトランジスタＱ
３のコレクタ１６に結合している。接続点２１は電流源
Ｉ３の一方の端子にも結合している。電流源Ｉ３の他方
の端子は接続点３１を経てトランジスタＱ４のコレクタ
２９に結合し、この接続点３１は電圧ＶＤ２２にも結合
している。電圧ＶＤ２２はコンデンサＣｌを介して接地
点に結合している。接続点２７はトランジスタＱ２のコ
レクタ２５に結合している。負の入力電圧−Ｖｉｎ２３
はトランジスタＱ２のベース２４に結合している。トラ
ンジスタＱ２のエミッタ２６は接続点３３に結合し、こ
の接続点３３は抵抗器ＲＢ１を介して接続点３２に結合
すると共に、電流源Ｉ１に結合している。電流源Ｉ１の
出力端子は接続点３４を介して接地点にも結合してい
る。
【００１７】図１の回路は、トランジスタＱ１〜Ｑ４か
ら構成される差動入力段を含む。差動入力（Ｖｉｎ１０
及び−Ｖｉｎ２３）はトランジスタＱ１及びＱ２のベー
スに供給される。トランジスタＱ１及びＱ２のコレクタ
負荷はダイオードＤ１及びＤ２を介して供給される。ト
ランジスタＱ３及びＱ４はトランジスタＱ１及びＱ２の
コレクタにそれぞれベース結合している。図１の回路
は、本発明において実現すべきフィルタ部分である。こ
のフィルタ部分は等価抵抗： Ｒｅｑ＝ （Ｉ１）（ＲＢ１）／（Ｉ２） ・・・・ （式１） を有する。
ら構成される差動入力段を含む。差動入力（Ｖｉｎ１０
及び−Ｖｉｎ２３）はトランジスタＱ１及びＱ２のベー
スに供給される。トランジスタＱ１及びＱ２のコレクタ
負荷はダイオードＤ１及びＤ２を介して供給される。ト
ランジスタＱ３及びＱ４はトランジスタＱ１及びＱ２の
コレクタにそれぞれベース結合している。図１の回路
は、本発明において実現すべきフィルタ部分である。こ
のフィルタ部分は等価抵抗： Ｒｅｑ＝ （Ｉ１）（ＲＢ１）／（Ｉ２） ・・・・ （式１） を有する。
【００１８】図２は、電流Ｉ１及びＩ２を供給するため
の回路を示す。電圧ＶＣ２０は抵抗器ＲＢ２を介して接
続点４０から増幅器３８の正入力端子に結合する。ＶＣ
２０は抵抗器Ｒ１を介して接続点４１から増幅器３８の
反転入力端子にも結合する。増幅器３８の出力端子４５
はトランジスタＱ５のベース４２に結合している。トラ
ンジスタＱ５のコレクタ４３はフィードバックループを
成して接続点４０に結合している。接続点４１は抵抗器
Ｒ２を介して接続点５２（接地点）に結合している。ト
ランジスタＱ５のエミッタ４４は抵抗器Ｒ３を介して接
続点５２に結合している。増幅器３８の出力端子４５は
トランジスタＱ６のベース４６にも結合している。トラ
ンジスタＱ６のコレクタ４７はフィルタ３６に電流Ｉ１
を供給する。トランジスタＱ６のエミッタ４８は抵抗器
Ｒ４を介して接続点５２から接地点に結合している。
の回路を示す。電圧ＶＣ２０は抵抗器ＲＢ２を介して接
続点４０から増幅器３８の正入力端子に結合する。ＶＣ
２０は抵抗器Ｒ１を介して接続点４１から増幅器３８の
反転入力端子にも結合する。増幅器３８の出力端子４５
はトランジスタＱ５のベース４２に結合している。トラ
ンジスタＱ５のコレクタ４３はフィードバックループを
成して接続点４０に結合している。接続点４１は抵抗器
Ｒ２を介して接続点５２（接地点）に結合している。ト
ランジスタＱ５のエミッタ４４は抵抗器Ｒ３を介して接
続点５２に結合している。増幅器３８の出力端子４５は
トランジスタＱ６のベース４６にも結合している。トラ
ンジスタＱ６のコレクタ４７はフィルタ３６に電流Ｉ１
を供給する。トランジスタＱ６のエミッタ４８は抵抗器
Ｒ４を介して接続点５２から接地点に結合している。
【００１９】増幅器３８の出力端子４５はトランジスタ
Ｑ７のベース４９にも結合されている。トランジスタＱ
７のコレクタ５０は電流Ｉ１を基準発振器（またはフィ
ルタ）３７に供給する。トランジスタＱ７のエミッタ５
１は抵抗器Ｒ５を介して接続点５２から接地点に結合し
ている。
Ｑ７のベース４９にも結合されている。トランジスタＱ
７のコレクタ５０は電流Ｉ１を基準発振器（またはフィ
ルタ）３７に供給する。トランジスタＱ７のエミッタ５
１は抵抗器Ｒ５を介して接続点５２から接地点に結合し
ている。
【００２０】ＶＣ２０は抵抗器ＲＸを介して接続点５３
から増幅器３９の非反転入力端子に結合する。ＶＣ２０
は抵抗器Ｒ６を介して接続点５４から増幅器３９の反転
入力端子にも結合する。この接続点５４は抵抗器Ｒ７を
介して接続点６５から接地点に結合している。増幅器３
９の出力端子５５はトランジスタＱ８，Ｑ９及びＱ１０
のベース５６，５９及び６２にそれぞれ結合している。
トランジスタＱ８のコレクタ５７はフィードバックルー
プを成して接続点５３から増幅器３９の非反転入力端子
に結合している。トランジスタＱ８のエミッタ５８は可
変抵抗器ＲＴ１を介して接続点６５から接地点に結合し
ている。
から増幅器３９の非反転入力端子に結合する。ＶＣ２０
は抵抗器Ｒ６を介して接続点５４から増幅器３９の反転
入力端子にも結合する。この接続点５４は抵抗器Ｒ７を
介して接続点６５から接地点に結合している。増幅器３
９の出力端子５５はトランジスタＱ８，Ｑ９及びＱ１０
のベース５６，５９及び６２にそれぞれ結合している。
トランジスタＱ８のコレクタ５７はフィードバックルー
プを成して接続点５３から増幅器３９の非反転入力端子
に結合している。トランジスタＱ８のエミッタ５８は可
変抵抗器ＲＴ１を介して接続点６５から接地点に結合し
ている。
【００２１】トランジスタＱ９のコレクタ６０はフィル
タ素子３６に電流Ｉ２を供給する。トランジスタＱ９の
エミッタ６１は抵抗器ＲＴ２を介して接続点６５から接
地点に結合している。トランジスタＱ１０のコレクタ６
３は基準発振器３７に電流Ｉ２を供給する。トランジス
タＱ１０のエミッタ６４は抵抗器ＲＴ２を介して接続点
６５から接地点に結合している。
タ素子３６に電流Ｉ２を供給する。トランジスタＱ９の
エミッタ６１は抵抗器ＲＴ２を介して接続点６５から接
地点に結合している。トランジスタＱ１０のコレクタ６
３は基準発振器３７に電流Ｉ２を供給する。トランジス
タＱ１０のエミッタ６４は抵抗器ＲＴ２を介して接続点
６５から接地点に結合している。
【００２２】 フィルタ部分の時定数はＲｅｑＣｅｑにより与えられ
る。式１を書きかえると、 Ｒｅｑ＝Ｉ１／（Ｉ２）（ｇｍ） ・・・・ （式２） ここで、１／ｇｍ＝ＲＢ１ ・・・・ （式３） 図２から、 Ｉ１＝ＶＣ／ＲＢ２ ・・・・ （式４） Ｉ２＝ＡＶＣ／ＲＸ ・・・・ （式５）である。ここでＡは、調整係数で、Ｒ Ｔ１ およびＲ Ｔ２
の比である。 そうすると、 ＲｅｑＣｅｑは次のように表
される。 ＲｅｑＣｅｑ＝（ＶＣ）（ＲＢ１）（ＲＸ）Ｃｅｑ／（Ａ）（ＲＢ２）（ＶＣ ）・・ （式６） 式中、ＲＢ１及びＲＢ２は、大きな絶対値許容差を有し
且つ互いに密に整合するＩＣをベースとする抵抗器の抵
抗である。ＶＣは電力、即ち基準電圧に等しく、Ａは調
整係数に等しい。
る。式１を書きかえると、 Ｒｅｑ＝Ｉ１／（Ｉ２）（ｇｍ） ・・・・ （式２） ここで、１／ｇｍ＝ＲＢ１ ・・・・ （式３） 図２から、 Ｉ１＝ＶＣ／ＲＢ２ ・・・・ （式４） Ｉ２＝ＡＶＣ／ＲＸ ・・・・ （式５）である。ここでＡは、調整係数で、Ｒ Ｔ１ およびＲ Ｔ２
の比である。 そうすると、 ＲｅｑＣｅｑは次のように表
される。 ＲｅｑＣｅｑ＝（ＶＣ）（ＲＢ１）（ＲＸ）Ｃｅｑ／（Ａ）（ＲＢ２）（ＶＣ ）・・ （式６） 式中、ＲＢ１及びＲＢ２は、大きな絶対値許容差を有し
且つ互いに密に整合するＩＣをベースとする抵抗器の抵
抗である。ＶＣは電力、即ち基準電圧に等しく、Ａは調
整係数に等しい。
【００２３】Ｉ１及びＩ２を発生する回路の一例が図２
に示されている。もし、 Ｒ１＝Ｋ（ＲＢ２） ・・・・ （式７） であるならば、 ＲｅｑＣｅｑ＝Ｋ（ＲＸ）Ｃｅｑ／Ａ ・・・・ （式８）
に示されている。もし、 Ｒ１＝Ｋ（ＲＢ２） ・・・・ （式７） であるならば、 ＲｅｑＣｅｑ＝Ｋ（ＲＸ）Ｃｅｑ／Ａ ・・・・ （式８）
【００２４】ＲＸは外部抵抗器であり、ＫはＩＣ上に正
確に製造された抵抗器ＲＢ１，ＲＢ２の比であり、さら
に、Ｃｅｑが所望の許容差を越えていたとしても、その
許容差を修正するように調整係数Ａのトリミングが可能
であるので、ＲＣ積すなわちＲｅｑＣｅｑを正確にする
ことができる。
確に製造された抵抗器ＲＢ１，ＲＢ２の比であり、さら
に、Ｃｅｑが所望の許容差を越えていたとしても、その
許容差を修正するように調整係数Ａのトリミングが可能
であるので、ＲＣ積すなわちＲｅｑＣｅｑを正確にする
ことができる。
【００２５】図２において、調整係数ＡはＩＣ抵抗器Ｒ
Ｔ１及びＲＴ２の比である。抵抗器ＲＴ１のトリミング
は、ウェハプローブの間に、レーザートリミング又は分
路抵抗器におけるツェナーザッピング、もしくは他の調
整方法によりＲＴ１及び／又はＲＴ２の値を変化させる
ことによって実行される。調整係数Ａは、基準発振器又
は基準フィルタの周波数の制御係数でもある。基準発振
器（又はフィルタ）の遮断周波数を測定することによ
り、調整係数Ａをその所望の値に調整できる。すなわ
ち、基準発振器（又はフィルタ）の遮断周波数を測定
し、所望値との間にずれがあれば、Ｒ Ｔ１ を調整するこ
とによってその遮断周波数を所望値に調整することがで
きる。これによりフィルタ３６も所望の周波数に調整さ
れるので、通常の動作中は、基準発振器又は基準フィル
タはオフ状態に置かれる。なお、Ｖｃ／Ｒｘ＝Ｉ２’を
外部のデジタル／アナログ変換器により制御して、フィ
ルタを電子的にプログラム可能にすることができる。
Ｔ１及びＲＴ２の比である。抵抗器ＲＴ１のトリミング
は、ウェハプローブの間に、レーザートリミング又は分
路抵抗器におけるツェナーザッピング、もしくは他の調
整方法によりＲＴ１及び／又はＲＴ２の値を変化させる
ことによって実行される。調整係数Ａは、基準発振器又
は基準フィルタの周波数の制御係数でもある。基準発振
器（又はフィルタ）の遮断周波数を測定することによ
り、調整係数Ａをその所望の値に調整できる。すなわ
ち、基準発振器（又はフィルタ）の遮断周波数を測定
し、所望値との間にずれがあれば、Ｒ Ｔ１ を調整するこ
とによってその遮断周波数を所望値に調整することがで
きる。これによりフィルタ３６も所望の周波数に調整さ
れるので、通常の動作中は、基準発振器又は基準フィル
タはオフ状態に置かれる。なお、Ｖｃ／Ｒｘ＝Ｉ２’を
外部のデジタル／アナログ変換器により制御して、フィ
ルタを電子的にプログラム可能にすることができる。
【００２６】このように、基準周波数を与えて、フィル
タの応答の測定すなわち遮断周波数を知ることにより、
フィルタ素子のキャパシタンスＣのずれを検出できる。
抵抗器ＲＴ１，ＲＴ２の比を調整することにより、特性
変動を補償することが可能である。従って、背景雑音が
信号検出やフィルタ動作を妨害しないように、基準周波
数発生手段をディスエーブルすることができる。
タの応答の測定すなわち遮断周波数を知ることにより、
フィルタ素子のキャパシタンスＣのずれを検出できる。
抵抗器ＲＴ１，ＲＴ２の比を調整することにより、特性
変動を補償することが可能である。従って、背景雑音が
信号検出やフィルタ動作を妨害しないように、基準周波
数発生手段をディスエーブルすることができる。
【００２７】本発明における回路と発振器を一体化する
必要はない。フィルタ応答を直接測定により確定でき
る。その場合、フィルタを同調するために抵抗器ＲＴ１
の抵抗を適切に調整することができる。以上、安定した
予測可能動作を実行する高周波連続時間フィルタを説明
した。
必要はない。フィルタ応答を直接測定により確定でき
る。その場合、フィルタを同調するために抵抗器ＲＴ１
の抵抗を適切に調整することができる。以上、安定した
予測可能動作を実行する高周波連続時間フィルタを説明
した。
【図１】
【図２】本発明の好ましい実施例の回路図。
【図３】本発明のブロック線図。
３６ フィルタ素子 ３７ 基準発振器 ６５，６６ 電流源Ｃｅｑ 等価キャパシタンスＲｅｑ 等価抵抗 ＲＴ１，ＲＴ２ 抵抗器 Ｉ１，Ｉ２ 電流
フロントページの続き (56)参考文献 特開 昭61−163712（ＪＰ，Ａ) 特開 昭62−231507（ＪＰ，Ａ)
Claims (3)
- 【請求項１】 等価抵抗および等価キャパシタンスを有
し、前記等価抵抗が第１および第２の電流に依存し、前
記等価抵抗と前記等価キャパシタンスとの積が前記第１
の電流と第２の電流との電流比に依存する少なくとも１
つのフィルタ素子と； 前記フィルタ素子に結合され、前記第１の電流を発生す
る第１の電流発生手段と； 前記フィルタ素子に結合され、第１の可変である抵抗器
と、第２の抵抗器との比に依存する前記第２の電流を発
生する第２の電流発生手段と； 前記第１の電流発生手段及び前記第２の電流発生手段に
遮断自在に結合され、基準周波数を供給する基準発振手
段とを具備する高周波連続時間フィルタ回路。 - 【請求項２】 等価抵抗および等価キャパシタンスとを
有し、前記等価抵抗と前記等価キャパシタンスとの積は
電流に依存する少なくとも１つのフィルタ素子と； 前記フィルタ素子に結合され、第１の可変である抵抗
と、第２の抵抗との比によって決まる電流を発生する電
流発生手段と； 前記電流発生手段に遮断自在に結合され、フィルタの精
度を確定するための基準周波数を発生する基準発振手段
とを具備する高周波連続時間フィルタ回路。 - 【請求項３】 等価抵抗と、等価キャパシタンスとを有
し、前記等価抵抗と等価キャパシタンスの積が電流に依
存する、少なくとも１つのフィルタ素子から構成される
フィルタに対し、その精度を制御する方法であって、 （ａ）前記電流が第１の抵抗器と第２の抵抗器との比に
依存するように前記電流を発生する過程と； （ｂ）前記フィルタの第１の動作モードにおいて、前記
フィルタの不正確さを表す分だけ所望の周波数からのず
れを呈している基準周波数を発生する過程と； （ｃ）前記第１の抵抗器及び第２の抵抗器の少なくとも
一方を調整して前記電流を調整することによって、前記
ずれをほぼゼロにする過程と； （ｄ）前記フィルタの第２の動作モードにおいて、前記
基準周波数を除去する過程とから成り、それにより、フ
ィルタの精度を確定する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US500,778 | 1990-03-28 | ||
| US07/500,778 US5063309A (en) | 1990-03-28 | 1990-03-28 | High frequency continuous time filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629782A JPH0629782A (ja) | 1994-02-04 |
| JP2884445B2 true JP2884445B2 (ja) | 1999-04-19 |
Family
ID=23990905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3087292A Expired - Fee Related JP2884445B2 (ja) | 1990-03-28 | 1991-03-28 | 高周波連続時間フィルタ回路及びその精度を確定する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5063309A (ja) |
| JP (1) | JP2884445B2 (ja) |
| KR (1) | KR0139281B1 (ja) |
| DE (1) | DE4109914A1 (ja) |
| GB (1) | GB2243508B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243239A (en) * | 1991-01-22 | 1993-09-07 | Information Storage Devices, Inc. | Integrated MOSFET resistance and oscillator frequency control and trim methods and apparatus |
| EP0579875B1 (en) * | 1992-07-24 | 1997-09-10 | Alcatel | Quality factor tuning system |
| US5281931A (en) * | 1992-10-08 | 1994-01-25 | International Business Machines Corporation | On-chip self-tuning filter system |
| US5625317A (en) * | 1994-08-08 | 1997-04-29 | Texas Instruments Incorporated | Tuning method for integrated continuous-time filters |
| GB2308761B (en) * | 1995-10-02 | 1999-02-10 | Northern Telecom Ltd | A high frequency differential filter with cmos control |
| US5608665A (en) * | 1995-10-03 | 1997-03-04 | Wyszynski; Adam S. | Self-tuned, continuous-time active filter |
| US6069505A (en) * | 1997-03-20 | 2000-05-30 | Plato Labs, Inc. | Digitally controlled tuner circuit |
| US5744385A (en) * | 1997-03-21 | 1998-04-28 | Plato Labs, Inc. | Compensation technique for parasitic capacitance |
| US5880634A (en) * | 1997-03-21 | 1999-03-09 | Plato Labs, Inc. | Wide band-width operational amplifier |
| US5936445A (en) * | 1997-03-21 | 1999-08-10 | Plato Labs, Inc. | PLL-based differential tuner circuit |
| DE19958096B4 (de) | 1999-12-02 | 2012-04-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Verfahren zum Entwerfen einer Filterschaltung |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4521702A (en) * | 1982-10-13 | 1985-06-04 | The United States Of America As Represented By The Administrator, National Aeronautics And Space Administration | Reactanceless synthesized impedance bandpass amplifier |
| NL8401370A (nl) * | 1984-05-01 | 1985-12-02 | Philips Nv | Filterschakeling. |
| JPS61163712A (ja) * | 1985-01-11 | 1986-07-24 | Sanyo Electric Co Ltd | フイルタの自動調整装置 |
| JPH0683014B2 (ja) * | 1986-03-31 | 1994-10-19 | ソニー株式会社 | 積分回路 |
| GB8608875D0 (en) * | 1986-04-11 | 1986-05-14 | Plessey Co Plc | Bandwidth filters |
| JPH0787332B2 (ja) * | 1986-07-18 | 1995-09-20 | 株式会社東芝 | フイルタ回路の時定数自動調整回路 |
| US4855627A (en) * | 1987-01-14 | 1989-08-08 | Kabushiki Kaisha Toshiba | Filter circuit |
| US4945311A (en) * | 1988-08-29 | 1990-07-31 | Seagate Technology, Inc. | Electronically variable equalizer |
| JPH0267811A (ja) * | 1988-09-01 | 1990-03-07 | Mitsubishi Electric Corp | ２次アクテイブフイルタ |
| US4881043A (en) * | 1988-09-12 | 1989-11-14 | Motorola, Inc. | Variable gain transconductance amplifier and variable bandwidth filter |
-
1990
- 1990-03-28 US US07/500,778 patent/US5063309A/en not_active Expired - Lifetime
-
1991
- 1991-03-25 GB GB9106305A patent/GB2243508B/en not_active Expired - Fee Related
- 1991-03-26 DE DE4109914A patent/DE4109914A1/de not_active Withdrawn
- 1991-03-28 KR KR91004843A patent/KR0139281B1/ko not_active IP Right Cessation
- 1991-03-28 JP JP3087292A patent/JP2884445B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0139281B1 (en) | 1998-06-15 |
| JPH0629782A (ja) | 1994-02-04 |
| DE4109914A1 (de) | 1991-10-02 |
| GB2243508B (en) | 1994-08-17 |
| US5063309A (en) | 1991-11-05 |
| GB2243508A (en) | 1991-10-30 |
| GB9106305D0 (en) | 1991-05-08 |
| KR910017738A (ko) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2884445B2 (ja) | 高周波連続時間フィルタ回路及びその精度を確定する方法 | |
| CA1139380A (en) | Crystal oscillator temperature compensating circuit | |
| US4506208A (en) | Reference voltage producing circuit | |
| JPH08213877A (ja) | フィルタ回路調整方法及びフィルタ回路 | |
| JPH11122074A (ja) | フィルタ回路の時定数自動補正回路 | |
| US5023491A (en) | Filter circuit arrangements with automatic adjustment of cut-off frequencies | |
| JP2825076B2 (ja) | ジャイレータ回路を用いた復調回路 | |
| JP2714269B2 (ja) | 等価インダクタンス回路 | |
| EP1221193A1 (en) | Filter having minimized cut-off frequency variations | |
| JPH0352405A (ja) | Ｆｍ変調器 | |
| JPS61145920A (ja) | 制御可能な実効抵抗を与えるための装置、信号濾波装置および入力信号に応答して出力周波数信号を出力するための装置 | |
| JPH0575387A (ja) | 可変遅延回路 | |
| JP4342651B2 (ja) | Ｇｍアンプ | |
| JP3012281B2 (ja) | 混成集積回路の機能トリミング方法 | |
| JP3012280B2 (ja) | 混成集積回路の機能トリミング方法 | |
| JP2823378B2 (ja) | 集積回路化可変抵抗器 | |
| JPH02246411A (ja) | リアクタンス制御回路 | |
| JPH0969753A (ja) | 信号処理回路 | |
| KR960008284B1 (ko) | 발진회로 | |
| JPH0635546Y2 (ja) | 周波数制御回路 | |
| JP3108297B2 (ja) | Ｆｍ信号検波器のｂｐｆ自動調整方法 | |
| JPH03117026A (ja) | フィルタおよび位相同期ループ回路 | |
| JPS6217415B2 (ja) | ||
| JPS61247067A (ja) | 変復調回路 | |
| JPS60136409A (ja) | 無調整形ｉｃフイルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |