JP2823378B2 - 集積回路化可変抵抗器 - Google Patents
集積回路化可変抵抗器Info
- Publication number
- JP2823378B2 JP2823378B2 JP3067499A JP6749991A JP2823378B2 JP 2823378 B2 JP2823378 B2 JP 2823378B2 JP 3067499 A JP3067499 A JP 3067499A JP 6749991 A JP6749991 A JP 6749991A JP 2823378 B2 JP2823378 B2 JP 2823378B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- transistors
- base
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】この発明は集積回路化抵抗器に関
し、特にたとえば集積回路化されたフィルタの特性を調
整するための、集積回路化抵抗器に関する。
し、特にたとえば集積回路化されたフィルタの特性を調
整するための、集積回路化抵抗器に関する。
【０００２】
【従来の技術】図１１はこの発明の背景となるフィルタ
の一例を示す回路図である。この種のフィルタは入力信
号ＶINがフィルタリングされた出力信号ＶOUT を得るも
のであり、コンデンサＣや抵抗Ｒを所定値に設定して所
望のフィルタ特性を得るようにしている。
の一例を示す回路図である。この種のフィルタは入力信
号ＶINがフィルタリングされた出力信号ＶOUT を得るも
のであり、コンデンサＣや抵抗Ｒを所定値に設定して所
望のフィルタ特性を得るようにしている。
【０００３】
【発明が解決しようとする課題】従来、図１１に示すよ
うなフィルタを集積回路化（ＩＣ化）する場合、容量や
抵抗の絶対値の精度が±２０％程度であり、したがっ
て、共振点についても十分な精度が得られなかった。図
１１のフィルタにおいてコンデンサとしてトランジスタ
のベース・エミッタ間容量を利用して共振点を制御する
場合、そのコンデンサのＱが低いだけでなく、その可変
範囲も狭かった。
うなフィルタを集積回路化（ＩＣ化）する場合、容量や
抵抗の絶対値の精度が±２０％程度であり、したがっ
て、共振点についても十分な精度が得られなかった。図
１１のフィルタにおいてコンデンサとしてトランジスタ
のベース・エミッタ間容量を利用して共振点を制御する
場合、そのコンデンサのＱが低いだけでなく、その可変
範囲も狭かった。
【０００４】また、抵抗を集積回路内に形成する場合、
その絶対値を大きくするためには占有面積を大きくしな
ければならない。それゆえに、この発明の主たる目的
は、精度がよくしかも比較的広い範囲で抵抗値を変化で
きる、集積回路化抵抗器を提供することである。
その絶対値を大きくするためには占有面積を大きくしな
ければならない。それゆえに、この発明の主たる目的
は、精度がよくしかも比較的広い範囲で抵抗値を変化で
きる、集積回路化抵抗器を提供することである。
【０００５】
【課題を解決するための手段】それぞれのエミッタが定
電流源によって共通的に接地された２つのトランジスタ
で構成される差動対と、前記２つのトランジスタの少な
くとも一方のコレクタ出力を前記２つのトランジスタの
少なくとも一方のベース入力に帰還する帰還経路とを備
える集積回路化抵抗器において、２つのトランジスタの
ベース間に接続される第１抵抗(R3)を設け、かつ第１抵
抗と協働して差動対の入力電圧を決定する第２抵抗(R2,
R4) を２つのトランジスタの少なくとも一方のベースに
接続することによって、２つのトランジスタのベース間
に第１抵抗および第２抵抗と２つのトランジスタの微分
抵抗とに相関する抵抗値の抵抗成分を形成するようにし
たことを特徴とする、集積回路化抵抗器である。
電流源によって共通的に接地された２つのトランジスタ
で構成される差動対と、前記２つのトランジスタの少な
くとも一方のコレクタ出力を前記２つのトランジスタの
少なくとも一方のベース入力に帰還する帰還経路とを備
える集積回路化抵抗器において、２つのトランジスタの
ベース間に接続される第１抵抗(R3)を設け、かつ第１抵
抗と協働して差動対の入力電圧を決定する第２抵抗(R2,
R4) を２つのトランジスタの少なくとも一方のベースに
接続することによって、２つのトランジスタのベース間
に第１抵抗および第２抵抗と２つのトランジスタの微分
抵抗とに相関する抵抗値の抵抗成分を形成するようにし
たことを特徴とする、集積回路化抵抗器である。
【０００６】
【作用】帰還経路は、一方のトランジスタのコレクタ出
力を同じトランジスタのベース入力に帰還する場合に負
帰還経路として構成され、一方のトランジスタのコレク
タ出力を他方のトランジスタのベース入力に帰還するよ
うにすれば正帰還経路となる。このような帰還経路は、
或る実施例では１つのトランジスタだけに設けられ、別
の実施例では２つのトランジスタにそれぞれ形成され
る。そして、１つまたは２つのトランジスタのベースに
交流成分が帰還される。 ２つのトランジスタのベース間
に第１抵抗（実施例でいえばＲ３）を設け、第２抵抗
（実施例でいえばＲ２および／またはＲ４）が２つのト
ランジスタの少なくとも一方のベースに接続される。し
たがって、第１抵抗Ｒ３と第２抵抗Ｒ２および／または
Ｒ４とによって差動対の入力電圧が決まり、差動対を流
れる電流とによって等価抵抗が２つのトランジスタのベ
ース間に形成される。 入力電圧および電流は定電流源を
流れる電流に相関するため、定電流源の電流値を変化す
ればその等価抵抗が変化する。
力を同じトランジスタのベース入力に帰還する場合に負
帰還経路として構成され、一方のトランジスタのコレク
タ出力を他方のトランジスタのベース入力に帰還するよ
うにすれば正帰還経路となる。このような帰還経路は、
或る実施例では１つのトランジスタだけに設けられ、別
の実施例では２つのトランジスタにそれぞれ形成され
る。そして、１つまたは２つのトランジスタのベースに
交流成分が帰還される。 ２つのトランジスタのベース間
に第１抵抗（実施例でいえばＲ３）を設け、第２抵抗
（実施例でいえばＲ２および／またはＲ４）が２つのト
ランジスタの少なくとも一方のベースに接続される。し
たがって、第１抵抗Ｒ３と第２抵抗Ｒ２および／または
Ｒ４とによって差動対の入力電圧が決まり、差動対を流
れる電流とによって等価抵抗が２つのトランジスタのベ
ース間に形成される。 入力電圧および電流は定電流源を
流れる電流に相関するため、定電流源の電流値を変化す
ればその等価抵抗が変化する。
【０００７】
【発明の効果】この発明によれば、等価抵抗の抵抗値が
第１抵抗および第２抵抗によって決まるため、広い可変
範囲で精度のよい抵抗を集積回路中に組み込むことがで
きる。したがって、この集積回路化抵抗器を用いれば、
従来のフィルタのようにトランジスタのベース・エミッ
タ間容量を制御して共振点を調整するのに比べ、共振点
の調整が容易になる。つまり、定電流源の電流を変化す
ることによって共振点を調整し、最適電流値が決まった
とき、定電流源がその最適電流値になるように設計すれ
ばよい。
第１抵抗および第２抵抗によって決まるため、広い可変
範囲で精度のよい抵抗を集積回路中に組み込むことがで
きる。したがって、この集積回路化抵抗器を用いれば、
従来のフィルタのようにトランジスタのベース・エミッ
タ間容量を制御して共振点を調整するのに比べ、共振点
の調整が容易になる。つまり、定電流源の電流を変化す
ることによって共振点を調整し、最適電流値が決まった
とき、定電流源がその最適電流値になるように設計すれ
ばよい。
【０００８】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【０００９】
【実施例】図１はこの発明の一実施例を示す回路図であ
る。この実施例においては、トランジスタＴ１およびＴ
２によって差動対を構成し、また、信号源Ｓ１からの信
号が抵抗Ｒ１を介してトランジスタＴ３のベースに入力
される。このトランジスタＴ３のベースとトランジスタ
Ｔ１のコレクタとが接続され、トランジスタＴ３のエミ
ッタが抵抗Ｒ２を介してトランジスタＴ１のベースに接
続されるとともに、抵抗Ｒ６を介して接地される。
る。この実施例においては、トランジスタＴ１およびＴ
２によって差動対を構成し、また、信号源Ｓ１からの信
号が抵抗Ｒ１を介してトランジスタＴ３のベースに入力
される。このトランジスタＴ３のベースとトランジスタ
Ｔ１のコレクタとが接続され、トランジスタＴ３のエミ
ッタが抵抗Ｒ２を介してトランジスタＴ１のベースに接
続されるとともに、抵抗Ｒ６を介して接地される。
【００１０】また、トランジスタＴ２のベースが抵抗Ｒ
４を介してトランジスタＴ４のエミッタに接続され、こ
のトランジスタＴ４のベースは抵抗Ｒ５を介して直流電
源ＤＣ２に接続される。この直流電源ＤＣ２はまた信号
源Ｓ１に接続される。トランジスタＴ４のベースがトラ
ンジスタＴ２のコレクタに接続され、エミッタはさらに
抵抗Ｒ８を介して接地される。
４を介してトランジスタＴ４のエミッタに接続され、こ
のトランジスタＴ４のベースは抵抗Ｒ５を介して直流電
源ＤＣ２に接続される。この直流電源ＤＣ２はまた信号
源Ｓ１に接続される。トランジスタＴ４のベースがトラ
ンジスタＴ２のコレクタに接続され、エミッタはさらに
抵抗Ｒ８を介して接地される。
【００１１】このようにして、トランジスタＴ３を含む
経路がトランジスタＴ１の負帰還経路を形成し、トラン
ジスタＴ４を含む経路がトランジスタＴ２の負帰還経路
を形成する。トランジスタＴ１およびＴ２のベースは抵
抗Ｒ３を介して相互接続されていて、それらのエミッタ
は可変電源定電流源を構成するトランジスタＴ９のコレ
クタに共通的に接続される。このトランジスタＴ９のエ
ミッタは抵抗Ｒ７を介して接地される。
経路がトランジスタＴ１の負帰還経路を形成し、トラン
ジスタＴ４を含む経路がトランジスタＴ２の負帰還経路
を形成する。トランジスタＴ１およびＴ２のベースは抵
抗Ｒ３を介して相互接続されていて、それらのエミッタ
は可変電源定電流源を構成するトランジスタＴ９のコレ
クタに共通的に接続される。このトランジスタＴ９のエ
ミッタは抵抗Ｒ７を介して接地される。
【００１２】トランジスタＴ９はトランジスタＴ１０と
もに電流ミラー回路を構成し、このトランジスタＴ１０
のエミッタは抵抗Ｒ９を介して接地される。なお、この
定電流源の電流はトランジスタＴ９およびＴ１０のベー
スに印加される直流電源ＤＣ１の電圧を変化することに
よって変化される。また、差動対を構成するトランジス
タＴ１およびＴ２のそれぞれのコレクタは、電流ミラー
回路を構成するトランジスタＴ５およびＴ６に接続さ
れ、このトランジスタＴ５およびＴ６がさらに抵抗Ｒ１
０およびＲ１１に接続される。そして、トランジスタＴ
５およびＴ６とともに電流ミラー回路を形成するトラン
ジスタＴ８のコレクタがトランジスタＴ１０のコレクタ
に接続され、トランジスタＴ８のコレクタはさらにトラ
ンジスタＴ７のベースに接続される。トランジスタＴ７
のエミッタがトランジスタＴ８のベースに接続され、コ
レクタは接地される。トランジスタＴ８のベースおよび
エミッタには、それぞれ、抵抗Ｒ１２およびＲ１３が接
続される。
もに電流ミラー回路を構成し、このトランジスタＴ１０
のエミッタは抵抗Ｒ９を介して接地される。なお、この
定電流源の電流はトランジスタＴ９およびＴ１０のベー
スに印加される直流電源ＤＣ１の電圧を変化することに
よって変化される。また、差動対を構成するトランジス
タＴ１およびＴ２のそれぞれのコレクタは、電流ミラー
回路を構成するトランジスタＴ５およびＴ６に接続さ
れ、このトランジスタＴ５およびＴ６がさらに抵抗Ｒ１
０およびＲ１１に接続される。そして、トランジスタＴ
５およびＴ６とともに電流ミラー回路を形成するトラン
ジスタＴ８のコレクタがトランジスタＴ１０のコレクタ
に接続され、トランジスタＴ８のコレクタはさらにトラ
ンジスタＴ７のベースに接続される。トランジスタＴ７
のエミッタがトランジスタＴ８のベースに接続され、コ
レクタは接地される。トランジスタＴ８のベースおよび
エミッタには、それぞれ、抵抗Ｒ１２およびＲ１３が接
続される。
【００１３】図１の実施例において、トランジスタＴ５
およびＴ６には、それぞれ、定電流源のトランジスタＴ
９に流れる電流Ｉ１の略１／２の電流（Ｉ１／２）が流
れるように設定される。信号源Ｓ１からの信号が抵抗Ｒ
１を通してトランジスタＴ３のベースに印加されるの
で、トランジスタＴ３およびＴ４のベース間にはその信
号に応じて電圧Ｖｉが発生する。このとき、負帰還経路
を流れる電流をｉ１とすると、この電流ｉ１は数１で与
えられる。
およびＴ６には、それぞれ、定電流源のトランジスタＴ
９に流れる電流Ｉ１の略１／２の電流（Ｉ１／２）が流
れるように設定される。信号源Ｓ１からの信号が抵抗Ｒ
１を通してトランジスタＴ３のベースに印加されるの
で、トランジスタＴ３およびＴ４のベース間にはその信
号に応じて電圧Ｖｉが発生する。このとき、負帰還経路
を流れる電流をｉ１とすると、この電流ｉ１は数１で与
えられる。
【００１４】
【数１】
【００１５】ただし、ｒｅはトランジスタＴ１およびＴ
２の各微分抵抗であり、Ｇｍは相互コンダクタンス、Ｋ
はボルツマン定数、Ｔは絶対温度、ｑは電荷、Ｉｅはト
ランジスタＴ１およびＴ２の各エミッタ電流、Ｉ１は定
電流源の電流である。したがって、トランジスタＴ３お
よびＴ４のベース間の等価抵抗は数２のようになる。
２の各微分抵抗であり、Ｇｍは相互コンダクタンス、Ｋ
はボルツマン定数、Ｔは絶対温度、ｑは電荷、Ｉｅはト
ランジスタＴ１およびＴ２の各エミッタ電流、Ｉ１は定
電流源の電流である。したがって、トランジスタＴ３お
よびＴ４のベース間の等価抵抗は数２のようになる。
【００１６】
【数２】
【００１７】この数２に示すように、トランジスタＴ３
およびＴ４のベース間等価抵抗ＲLは、電圧Ｖｉおよび
電流ｉ１で与えられ、これら電圧Ｖｉおよび電流ｉ１は
数１で示すように定電流源を流れる電流Ｉ１の関数であ
るので、結果的に、等価抵抗ＲL は定電流源を流れる電
流Ｉ１を変化することによって変化される。したがっ
て、直流電圧源ＤＣ１を外部入力としてそれを変化すれ
ば、可変抵抗器が構成できる。
およびＴ４のベース間等価抵抗ＲLは、電圧Ｖｉおよび
電流ｉ１で与えられ、これら電圧Ｖｉおよび電流ｉ１は
数１で示すように定電流源を流れる電流Ｉ１の関数であ
るので、結果的に、等価抵抗ＲL は定電流源を流れる電
流Ｉ１を変化することによって変化される。したがっ
て、直流電圧源ＤＣ１を外部入力としてそれを変化すれ
ば、可変抵抗器が構成できる。
【００１８】なお、図１の実施例において、抵抗Ｒ３と
抵抗Ｒ２およびＲ４との比を大きくすれば、より大きい
抵抗値の可変抵抗器が得られる。図２に示すこの発明の
他の実施例は図１の実施例のトランジスタＴ３およびＴ
４ならびに抵抗Ｒ２を削除したもので、この図２の実施
例では、トランジスタＴ１およびＴ２のベース間の等価
抵抗は数３のようになる。
抵抗Ｒ２およびＲ４との比を大きくすれば、より大きい
抵抗値の可変抵抗器が得られる。図２に示すこの発明の
他の実施例は図１の実施例のトランジスタＴ３およびＴ
４ならびに抵抗Ｒ２を削除したもので、この図２の実施
例では、トランジスタＴ１およびＴ２のベース間の等価
抵抗は数３のようになる。
【００１９】
【数３】
【００２０】さらに、図３に示す他の実施例は、信号源
Ｓ１のインピーダンスが低く、また信号源インピーダン
スと可変抵抗器との間に他のインピーダンス素子がない
場合の実施例である。この第３図実施例では、トランジ
スタＴ１およびＴ２のベース間等価抵抗は数４で与えら
れる。
Ｓ１のインピーダンスが低く、また信号源インピーダン
スと可変抵抗器との間に他のインピーダンス素子がない
場合の実施例である。この第３図実施例では、トランジ
スタＴ１およびＴ２のベース間等価抵抗は数４で与えら
れる。
【００２１】
【数４】
【００２２】また、図４に示す実施例は、図２に示す実
施例の変形であり、差動対を構成するトランジスタＴ１
およびＴ２のベースにダイオードＤ１およびＤ２を接続
し、そのカソードにトランジスタＴ１１を接続し、その
トランジスタＴ１１のベースに電圧可変の基準電圧源Ｒ
Ｖを接続する。そして、基準電圧源ＲＶの電圧を調整す
ることによって利得を調整することができる。なお、こ
の実施例では、等価抵抗は数５で与えられる。
施例の変形であり、差動対を構成するトランジスタＴ１
およびＴ２のベースにダイオードＤ１およびＤ２を接続
し、そのカソードにトランジスタＴ１１を接続し、その
トランジスタＴ１１のベースに電圧可変の基準電圧源Ｒ
Ｖを接続する。そして、基準電圧源ＲＶの電圧を調整す
ることによって利得を調整することができる。なお、こ
の実施例では、等価抵抗は数５で与えられる。
【００２３】
【数５】
【００２４】この数５からわかるように、差動対の微分
利得がダイオードＤ１およびＤ２の微分抵抗と相殺さ
れ、したがって、温度特性が改善される。図５に示す実
施例は、図４の実施例の変形である。この図５の実施例
では、図４の基準電圧源ＲＶに代えて、トランジスタＴ
１１〜Ｔ１６によってダイオードＤ１およびＤ２の電流
経路を構成する。すなわち、トランジスタＴ１１および
Ｔ１２が電流ミラー回路を構成し、その電流がトランジ
スタＴ１３とともに電流ミラー回路を構成するトランジ
スタＴ１５およびＴ１６に流れる。トランジスタＴ１５
およびＴ１６はそれぞれダイオードＤ１およびＤ２に接
続されているので、ダイオードＤ１およびＤ２の電流経
路には、図４の場合の抵抗Ｒ２およびＲ４が挿入されな
い。したがって、この図５の実施例によれば、温度特性
のみならず減電圧特性もまた改善される。なお、この実
施例では、等価抵抗は数６で与えられる。
利得がダイオードＤ１およびＤ２の微分抵抗と相殺さ
れ、したがって、温度特性が改善される。図５に示す実
施例は、図４の実施例の変形である。この図５の実施例
では、図４の基準電圧源ＲＶに代えて、トランジスタＴ
１１〜Ｔ１６によってダイオードＤ１およびＤ２の電流
経路を構成する。すなわち、トランジスタＴ１１および
Ｔ１２が電流ミラー回路を構成し、その電流がトランジ
スタＴ１３とともに電流ミラー回路を構成するトランジ
スタＴ１５およびＴ１６に流れる。トランジスタＴ１５
およびＴ１６はそれぞれダイオードＤ１およびＤ２に接
続されているので、ダイオードＤ１およびＤ２の電流経
路には、図４の場合の抵抗Ｒ２およびＲ４が挿入されな
い。したがって、この図５の実施例によれば、温度特性
のみならず減電圧特性もまた改善される。なお、この実
施例では、等価抵抗は数６で与えられる。
【００２５】
【数６】
【００２６】さらに、図６に示す実施例は、図３に示す
実施例の変形であり、差動対の一方のトランジスタＴ１
の出力にトランジスタＴ１７を接続し、このトランジス
タＴ１７のベースと、差動対の他方のトランジスタＴ２
の出力に接続されたトランジスタＴ６のベースとを接続
し、トランジスタＴ６の出力を帰還させるようにしてい
る。すなわち、この実施例では、差動対の両方の出力を
帰還するようにしているので、差動対の利得が２倍にな
り、そのために直流電圧源ＤＣ１の電流量が１／２にな
る。ただし、この実施例は、差動対の一方の信号源イン
ピーダンスが非常に小さいかまたは等価抵抗の一端が交
流的に接地されている場合にのみ有効である。なお、こ
の実施例では、等価抵抗は数７で与えられる。
実施例の変形であり、差動対の一方のトランジスタＴ１
の出力にトランジスタＴ１７を接続し、このトランジス
タＴ１７のベースと、差動対の他方のトランジスタＴ２
の出力に接続されたトランジスタＴ６のベースとを接続
し、トランジスタＴ６の出力を帰還させるようにしてい
る。すなわち、この実施例では、差動対の両方の出力を
帰還するようにしているので、差動対の利得が２倍にな
り、そのために直流電圧源ＤＣ１の電流量が１／２にな
る。ただし、この実施例は、差動対の一方の信号源イン
ピーダンスが非常に小さいかまたは等価抵抗の一端が交
流的に接地されている場合にのみ有効である。なお、こ
の実施例では、等価抵抗は数７で与えられる。
【００２７】
【数７】
【００２８】図１〜図６の実施例は、差動対に負帰還経
路を接続したものであるが、この帰還経路は、図７〜図
１０に示すそれぞれの実施例のように正帰還経路であっ
てもよい。図７を参照して、この実施例は、以下の点を
除いて図１の実施例と同様である。すなわち、図１の実
施例では負帰還経路を形成するために、トランジスタＴ
３のベースをトランジスタＴ１のコレクタに接続し、ト
ランジスタＴ４のベースをトランジスタＴ２のコレクタ
に接続した。これに対して、この実施例では、正帰還経
路を形成するために、トランジスタＴ３のベースはトラ
ンジスタＴ２のコレクタに接続されるとともにトランジ
スタＴ４のベースに接続され、トランジスタＴ４のベー
スはトランジスタＴ１のコレクタに接続されるとともに
トランジスタＴ３のベースに接続される。
路を接続したものであるが、この帰還経路は、図７〜図
１０に示すそれぞれの実施例のように正帰還経路であっ
てもよい。図７を参照して、この実施例は、以下の点を
除いて図１の実施例と同様である。すなわち、図１の実
施例では負帰還経路を形成するために、トランジスタＴ
３のベースをトランジスタＴ１のコレクタに接続し、ト
ランジスタＴ４のベースをトランジスタＴ２のコレクタ
に接続した。これに対して、この実施例では、正帰還経
路を形成するために、トランジスタＴ３のベースはトラ
ンジスタＴ２のコレクタに接続されるとともにトランジ
スタＴ４のベースに接続され、トランジスタＴ４のベー
スはトランジスタＴ１のコレクタに接続されるとともに
トランジスタＴ３のベースに接続される。
【００２９】この図７の実施例においては、電流ｉ２は
数８で与えられる。
数８で与えられる。
【００３０】
【数８】
【００３１】ただし、ｒｅはトランジスタＴ１およびＴ
２の微分抵抗である。したがって、トランジスタＴ３お
よびＴ４のベース間等価抵抗は、数９に示すようにな
る。
２の微分抵抗である。したがって、トランジスタＴ３お
よびＴ４のベース間等価抵抗は、数９に示すようにな
る。
【００３２】
【数９】
【００３３】数９において、抵抗Ｒ４と［(R2 ＋R3) ・
2re ／R3］とを略等しくすると、略無限大の抵抗値が得
られる。図８に示すこの発明の他の実施例は図７の実施
例のトランジスタＴ３およびＴ４ならびに抵抗Ｒ４を削
除したもので、この図８の実施例では、トランジスタＴ
１およびＴ２のベース間の等価抵抗は数１０のようにな
る。
2re ／R3］とを略等しくすると、略無限大の抵抗値が得
られる。図８に示すこの発明の他の実施例は図７の実施
例のトランジスタＴ３およびＴ４ならびに抵抗Ｒ４を削
除したもので、この図８の実施例では、トランジスタＴ
１およびＴ２のベース間の等価抵抗は数１０のようにな
る。
【００３４】
【数１０】
【００３５】さらに、図９に示す他の実施例は、信号源
Ｓ１のインピーダンスが低く、また信号源インピーダン
スと可変抵抗器との間に他のインピーダンス素子がない
場合の実施例である。この図９の実施例では、トランジ
スタＴ１およびＴ２のベース間等価抵抗は数１１で与え
られる。
Ｓ１のインピーダンスが低く、また信号源インピーダン
スと可変抵抗器との間に他のインピーダンス素子がない
場合の実施例である。この図９の実施例では、トランジ
スタＴ１およびＴ２のベース間等価抵抗は数１１で与え
られる。
【００３６】
【数１１】
【００３７】なお、前述の図７の実施例において、略無
限大の抵抗値を得るとき、制御電圧ＤＣ１の精度によっ
ては１＜R4 /｛(R2 ＋R3)/R3｝2re となって発振する虞
がでてくる。この場合、図１０のように、抵抗Ｒ２０お
よびＲ２１を付加し、抵抗Ｒ２０およびＲ２１のばらつ
きを考慮して、数１２を満足するように、それぞれの定
数を設定すれば、発振は生じない。
限大の抵抗値を得るとき、制御電圧ＤＣ１の精度によっ
ては１＜R4 /｛(R2 ＋R3)/R3｝2re となって発振する虞
がでてくる。この場合、図１０のように、抵抗Ｒ２０お
よびＲ２１を付加し、抵抗Ｒ２０およびＲ２１のばらつ
きを考慮して、数１２を満足するように、それぞれの定
数を設定すれば、発振は生じない。
【００３８】
【数１２】
【００３９】なお、図７〜図１０に示すように帰還経路
が正帰還の場合にも、図４〜図６で示す変形例が適用で
きることは容易に理解され得るであろう。
が正帰還の場合にも、図４〜図６で示す変形例が適用で
きることは容易に理解され得るであろう。
【図１】この発明の一実施例を示す回路図である。
【図２】図１の実施例の変形例を示す回路図である。
【図３】図１の実施例の変形例を示す回路図である。
【図４】図２の実施例の変形例を示す回路図である。
【図５】図４の実施例の変形例を示す回路図である。
【図６】図３の実施例の変形例を記す回路図である。
【図７】この発明の他の実施例を示す回路図である。
【図８】図７の実施例の変形例を示す回路図である。
【図９】図７の実施例の変形例を示す回路図である。
【図１０】図７の実施例の変形例を示す回路図である。
【図１１】この発明の背景となるフィルタの一例を示す
回路図である。
回路図である。
Ｔ１，Ｔ２ …差動対を構成するトランジスタ ＤＣ１，ＤＣ２ …直流電圧源 Ｓ，Ｓ１ …信号源
Claims (3)
- 【請求項１】それぞれのエミッタが定電流源によって共
通的に接地された２つのトランジスタで構成される差動
対と、前記２つのトランジスタの少なくとも一方のコレ
クタ出力を前記２つのトランジスタの少なくとも一方の
ベース入力に帰還する帰還経路とを備える集積回路化抵
抗器において、 前記２つのトランジスタのベース間に接続される第１抵
抗(R3)を設け、かつ前記第１抵抗と協働して前記差動対
の入力電圧を決定する第２抵抗(R2,R4) を前記２つのト
ランジスタの少なくとも一方のベースに接続することに
よって、前記２つのトランジスタのベース間に前記第１
抵抗および前記第２抵抗と前記２つのトランジスタの微
分抵抗とに相関する抵抗値の抵抗成分を形成するように
したことを特徴とする 、集積回路化抵抗器。 - 【請求項２】前記帰還経路は一方のトランジスタのコレ
クタ出力を前記一方のトランジスタのベース入力に帰還
する負帰還経路を含む、請求項１記載の集積回路化抵抗
器。 - 【請求項３】前記帰還経路は一方のトランジスタのコレ
クタ出力を他方のトランジスタのベース入力に帰還する
正帰還経路を含む、請求項１または２記載の集積回路化
抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3067499A JP2823378B2 (ja) | 1990-11-30 | 1991-04-01 | 集積回路化可変抵抗器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33905290 | 1990-11-30 | ||
| JP2-339052 | 1990-11-30 | ||
| JP3067499A JP2823378B2 (ja) | 1990-11-30 | 1991-04-01 | 集積回路化可変抵抗器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04212514A JPH04212514A (ja) | 1992-08-04 |
| JP2823378B2 true JP2823378B2 (ja) | 1998-11-11 |
Family
ID=26408723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3067499A Expired - Lifetime JP2823378B2 (ja) | 1990-11-30 | 1991-04-01 | 集積回路化可変抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823378B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60261209A (ja) * | 1984-06-08 | 1985-12-24 | Sony Corp | Ｉｃ化安定抵抗回路 |
-
1991
- 1991-04-01 JP JP3067499A patent/JP2823378B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04212514A (ja) | 1992-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03259611A (ja) | アクティブ・フィルタ | |
| JP3078039B2 (ja) | 積分回路 | |
| JP2884445B2 (ja) | 高周波連続時間フィルタ回路及びその精度を確定する方法 | |
| JP2823378B2 (ja) | 集積回路化可変抵抗器 | |
| JP2714269B2 (ja) | 等価インダクタンス回路 | |
| EP0388890B1 (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| US5134318A (en) | Adjustable analog filter circuit with temperature compensation | |
| JP2825076B2 (ja) | ジャイレータ回路を用いた復調回路 | |
| JP4587540B2 (ja) | 定電流回路 | |
| JPH06104689A (ja) | 受信機 | |
| JPH0575387A (ja) | 可変遅延回路 | |
| JP3121310B2 (ja) | 基準電流発生回路 | |
| JPH07176004A (ja) | 特に磁気ヘッド用の低雑音前置増幅器段 | |
| JP2783301B2 (ja) | アクティブ・フィルタ回路 | |
| JP2680748B2 (ja) | 結合容量回路 | |
| JP2877564B2 (ja) | 半導体キャパシタンス素子 | |
| JP3232743B2 (ja) | フィルタ自動調整回路および基準電流発生回路 | |
| JPH0821831B2 (ja) | 積分回路 | |
| JP3227716B2 (ja) | 集積回路装置 | |
| JPH0635546Y2 (ja) | 周波数制御回路 | |
| JP2991727B2 (ja) | アクティブフィルタ回路 | |
| JPH0369210B2 (ja) | ||
| JP2849086B2 (ja) | 集積化バイアス回路 | |
| JP2001094353A (ja) | Ｇｍアンプ | |
| JPH0537296A (ja) | 半導体インダクタンス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |