JPH04212514A - 集積回路化可変抵抗器 - Google Patents
集積回路化可変抵抗器Info
- Publication number
- JPH04212514A JPH04212514A JP6749991A JP6749991A JPH04212514A JP H04212514 A JPH04212514 A JP H04212514A JP 6749991 A JP6749991 A JP 6749991A JP 6749991 A JP6749991 A JP 6749991A JP H04212514 A JPH04212514 A JP H04212514A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential pair
- transistors
- integrated circuit
- variable resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は集積回路化可変抵抗器
に関し、特にたとえば集積回路化されたフィルタの特性
を調整するための、集積回路化可変抵抗器に関する。
に関し、特にたとえば集積回路化されたフィルタの特性
を調整するための、集積回路化可変抵抗器に関する。
【０００２】
【従来の技術】図１１はこの発明の背景となるフィルタ
の一例を示す回路図である。この種のフィルタは入力信
号ＶＩＮがフィルタリングされた出力信号ＶＯＵＴ を
得るものであり、コンデンサＣや抵抗Ｒを所定値に設定
して所望のフィルタ特性を得るようにしている。
の一例を示す回路図である。この種のフィルタは入力信
号ＶＩＮがフィルタリングされた出力信号ＶＯＵＴ を
得るものであり、コンデンサＣや抵抗Ｒを所定値に設定
して所望のフィルタ特性を得るようにしている。
【０００３】
【発明が解決しようとする課題】従来、図１１に示すよ
うなフィルタを集積回路化（ＩＣ化）する場合、容量や
抵抗の絶対値の精度が±２０％程度であり、したがって
、共振点についても十分な精度が得られなかった。図１
１のフィルタにおいてコンデンサとしてトランジスタの
ベース・エミッタ間容量を利用して共振点を制御する場
合、そのコンデンサのＱが低いだけでなく、その可変範
囲も狭かった。
うなフィルタを集積回路化（ＩＣ化）する場合、容量や
抵抗の絶対値の精度が±２０％程度であり、したがって
、共振点についても十分な精度が得られなかった。図１
１のフィルタにおいてコンデンサとしてトランジスタの
ベース・エミッタ間容量を利用して共振点を制御する場
合、そのコンデンサのＱが低いだけでなく、その可変範
囲も狭かった。
【０００４】また、抵抗を集積回路内に形成する場合、
その絶対値を大きくするためには占有面積を大きくしな
ければならず、さらにその抵抗値を外部入力によって簡
単に変化できる可変抵抗器は未だ実現されていない。そ
れゆえに、この発明の主たる目的は、精度がよくしかも
比較的広い可変範囲で抵抗値を変化できる、集積回路化
可変抵抗器を提供することである。
その絶対値を大きくするためには占有面積を大きくしな
ければならず、さらにその抵抗値を外部入力によって簡
単に変化できる可変抵抗器は未だ実現されていない。そ
れゆえに、この発明の主たる目的は、精度がよくしかも
比較的広い可変範囲で抵抗値を変化できる、集積回路化
可変抵抗器を提供することである。
【０００５】
【課題を解決するための手段】第１発明は、トランジス
タによって構成される差動対、差動対の交流出力成分を
インピーダンス分割して差動対に負帰還するための負帰
還経路、および差動対に接続される可変電流定電流源を
備える、集積回路化可変抵抗器である。第２発明は、ト
ランジスタによって構成される差動対、差動対の交流出
力成分をインピーダンス分割して差動対に正帰還するた
めの正帰還経路、および差動対に接続される可変電流定
電流源を備える、集積回路化可変抵抗器である。
タによって構成される差動対、差動対の交流出力成分を
インピーダンス分割して差動対に負帰還するための負帰
還経路、および差動対に接続される可変電流定電流源を
備える、集積回路化可変抵抗器である。第２発明は、ト
ランジスタによって構成される差動対、差動対の交流出
力成分をインピーダンス分割して差動対に正帰還するた
めの正帰還経路、および差動対に接続される可変電流定
電流源を備える、集積回路化可変抵抗器である。
【０００６】
【作用】信号源からの交流信号が差動対に入力され、差
動対を構成する２つのトランジスタのベース間に交流電
圧が得られ、負帰還経路または正帰還経路に交流電流が
流れ、その間に等価的に抵抗が形成される。差動対が電
流可変定電流源に接続されているので、定電流源の電流
値を変化することによってその等価抵抗が変化し、可変
抵抗器が得られる。
動対を構成する２つのトランジスタのベース間に交流電
圧が得られ、負帰還経路または正帰還経路に交流電流が
流れ、その間に等価的に抵抗が形成される。差動対が電
流可変定電流源に接続されているので、定電流源の電流
値を変化することによってその等価抵抗が変化し、可変
抵抗器が得られる。
【０００７】
【発明の効果】この発明によれば、定電流源の電流をた
とえば外部入力によって変化するようにすれば、集積回
路中に精度がよくかつ比較的広い可変範囲を有する可変
抵抗器が形成できる。したがって、この集積回路化可変
抵抗器を用いれば、従来のフィルタのようにトランジス
タのベース・エミッタ間容量を制御して共振点を調整す
るのに比べ、共振点の調整が容易になる。
とえば外部入力によって変化するようにすれば、集積回
路中に精度がよくかつ比較的広い可変範囲を有する可変
抵抗器が形成できる。したがって、この集積回路化可変
抵抗器を用いれば、従来のフィルタのようにトランジス
タのベース・エミッタ間容量を制御して共振点を調整す
るのに比べ、共振点の調整が容易になる。
【０００８】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【０００９】
【実施例】図１はこの発明の一実施例を示す回路図であ
る。この実施例においては、トランジスタＴ１およびＴ
２によって差動対を構成し、また、信号源Ｓ１からの信
号が抵抗Ｒ１を介してトランジスタＴ３のベースに入力
される。このトランジスタＴ３のベースとトランジスタ
Ｔ１のコレクタとが接続され、トランジスタＴ３のエミ
ッタが抵抗Ｒ２を介してトランジスタＴ１のベースに接
続されるとともに、抵抗Ｒ６を介して接地される。
る。この実施例においては、トランジスタＴ１およびＴ
２によって差動対を構成し、また、信号源Ｓ１からの信
号が抵抗Ｒ１を介してトランジスタＴ３のベースに入力
される。このトランジスタＴ３のベースとトランジスタ
Ｔ１のコレクタとが接続され、トランジスタＴ３のエミ
ッタが抵抗Ｒ２を介してトランジスタＴ１のベースに接
続されるとともに、抵抗Ｒ６を介して接地される。
【００１０】また、トランジスタＴ２のベースが抵抗Ｒ
４を介してトランジスタＴ４のエミッタに接続され、こ
のトランジスタＴ４のベースは抵抗Ｒ５を介して直流電
源ＤＣ２に接続される。この直流電源ＤＣ２はまた信号
源Ｓ１に接続される。トランジスタＴ４のベースがトラ
ンジスタＴ２のコレクタに接続され、エミッタはさらに
抵抗Ｒ８を介して接地される。
４を介してトランジスタＴ４のエミッタに接続され、こ
のトランジスタＴ４のベースは抵抗Ｒ５を介して直流電
源ＤＣ２に接続される。この直流電源ＤＣ２はまた信号
源Ｓ１に接続される。トランジスタＴ４のベースがトラ
ンジスタＴ２のコレクタに接続され、エミッタはさらに
抵抗Ｒ８を介して接地される。
【００１１】このようにして、トランジスタＴ３を含む
経路がトランジスタＴ１の負帰還経路を形成し、トラン
ジスタＴ４を含む経路がトランジスタＴ２の負帰還経路
を形成する。トランジスタＴ１およびＴ２のベースは抵
抗Ｒ３を介して相互接続されていて、それらのエミッタ
は可変電源定電流源を構成するトランジスタＴ９のコレ
クタに共通的に接続される。このトランジスタＴ９のエ
ミッタは抵抗Ｒ７を介して接地される。
経路がトランジスタＴ１の負帰還経路を形成し、トラン
ジスタＴ４を含む経路がトランジスタＴ２の負帰還経路
を形成する。トランジスタＴ１およびＴ２のベースは抵
抗Ｒ３を介して相互接続されていて、それらのエミッタ
は可変電源定電流源を構成するトランジスタＴ９のコレ
クタに共通的に接続される。このトランジスタＴ９のエ
ミッタは抵抗Ｒ７を介して接地される。
【００１２】トランジスタＴ９はトランジスタＴ１０と
もに電流ミラー回路を構成し、このトランジスタＴ１０
のエミッタは抵抗Ｒ９を介して接地される。なお、この
定電流源の電流はトランジスタＴ９およびＴ１０のベー
スに印加される直流電源ＤＣ１の電圧を変化することに
よって変化される。また、差動対を構成するトランジス
タＴ１およびＴ２のそれぞれのコレクタは、電流ミラー
回路を構成するトランジスタＴ５およびＴ６に接続され
、このトランジスタＴ５およびＴ６がさらに抵抗Ｒ１０
およびＲ１１に接続される。そして、トランジスタＴ５
およびＴ６とともに電流ミラー回路を形成するトランジ
スタＴ８のコレクタがトランジスタＴ１０のコレクタに
接続され、トランジスタＴ８のコレクタはさらにトラン
ジスタＴ７のベースに接続される。トランジスタＴ７の
エミッタがトランジスタＴ８のベースに接続され、コレ
クタは接地される。トランジスタＴ８のベースおよびエ
ミッタには、それぞれ、抵抗Ｒ１２およびＲ１３が接続
される。
もに電流ミラー回路を構成し、このトランジスタＴ１０
のエミッタは抵抗Ｒ９を介して接地される。なお、この
定電流源の電流はトランジスタＴ９およびＴ１０のベー
スに印加される直流電源ＤＣ１の電圧を変化することに
よって変化される。また、差動対を構成するトランジス
タＴ１およびＴ２のそれぞれのコレクタは、電流ミラー
回路を構成するトランジスタＴ５およびＴ６に接続され
、このトランジスタＴ５およびＴ６がさらに抵抗Ｒ１０
およびＲ１１に接続される。そして、トランジスタＴ５
およびＴ６とともに電流ミラー回路を形成するトランジ
スタＴ８のコレクタがトランジスタＴ１０のコレクタに
接続され、トランジスタＴ８のコレクタはさらにトラン
ジスタＴ７のベースに接続される。トランジスタＴ７の
エミッタがトランジスタＴ８のベースに接続され、コレ
クタは接地される。トランジスタＴ８のベースおよびエ
ミッタには、それぞれ、抵抗Ｒ１２およびＲ１３が接続
される。
【００１３】図１の実施例において、トランジスタＴ５
およびＴ６には、それぞれ、定電流源のトランジスタＴ
９に流れる電流Ｉ１の略１／２の電流（Ｉ１／２）が流
れるように設定される。信号源Ｓ１からの信号が抵抗Ｒ
１を通してトランジスタＴ３のベースに印加されるので
、トランジスタＴ３およびＴ４のベース間にはその信号
に応じて電圧Ｖｉが発生する。このとき、負帰還経路を
流れる電流をｉ１とすると、この電流ｉ１は数１で与え
られる。
およびＴ６には、それぞれ、定電流源のトランジスタＴ
９に流れる電流Ｉ１の略１／２の電流（Ｉ１／２）が流
れるように設定される。信号源Ｓ１からの信号が抵抗Ｒ
１を通してトランジスタＴ３のベースに印加されるので
、トランジスタＴ３およびＴ４のベース間にはその信号
に応じて電圧Ｖｉが発生する。このとき、負帰還経路を
流れる電流をｉ１とすると、この電流ｉ１は数１で与え
られる。
【００１４】
【数１】
【００１５】ただし、ｒｅはトランジスタＴ１およびＴ
２の微分抵抗である。したがって、トランジスタＴ３お
よびＴ４のベース間の等価抵抗は数２のようになる。
２の微分抵抗である。したがって、トランジスタＴ３お
よびＴ４のベース間の等価抵抗は数２のようになる。
【００１６】
【数２】
【００１７】この数２に示すように、トランジスタＴ３
およびＴ４のベース間等価抵抗ＲＬ は、電圧Ｖｉおよ
び電流ｉ１で与えられ、これら電圧Ｖｉおよび電流ｉ１
は前述のように定電流源を流れる電流Ｉ１の関数である
ので、結果的に、等価抵抗ＲＬ は定電流源を流れる電
流Ｉ１を変化することによって変化される。したがって
、直流電圧源ＤＣ１を外部入力としてそれを変化すれば
、可変抵抗器が構成できる。
およびＴ４のベース間等価抵抗ＲＬ は、電圧Ｖｉおよ
び電流ｉ１で与えられ、これら電圧Ｖｉおよび電流ｉ１
は前述のように定電流源を流れる電流Ｉ１の関数である
ので、結果的に、等価抵抗ＲＬ は定電流源を流れる電
流Ｉ１を変化することによって変化される。したがって
、直流電圧源ＤＣ１を外部入力としてそれを変化すれば
、可変抵抗器が構成できる。
【００１８】なお、図１の実施例において、抵抗Ｒ３と
抵抗Ｒ２およびＲ４との比を大きくすれば、より大きい
抵抗値の可変抵抗器が得られる。図２に示すこの発明の
他の実施例は図１の実施例のトランジスタＴ３およびＴ
４ならびに抵抗Ｒ２を削除したもので、この図２の実施
例では、トランジスタＴ１およびＴ２のベース間の等価
抵抗は数３のようになる。
抵抗Ｒ２およびＲ４との比を大きくすれば、より大きい
抵抗値の可変抵抗器が得られる。図２に示すこの発明の
他の実施例は図１の実施例のトランジスタＴ３およびＴ
４ならびに抵抗Ｒ２を削除したもので、この図２の実施
例では、トランジスタＴ１およびＴ２のベース間の等価
抵抗は数３のようになる。
【００１９】
【数３】
【００２０】さらに、図３に示す他の実施例は、信号源
Ｓ１のインピーダンスが低く、また信号源インピーダン
スと可変抵抗器との間に他のインピーダンス素子がない
場合の実施例である。この第３図実施例では、トランジ
スタＴ１およびＴ２のベース間等価抵抗は数４で与えら
れる。
Ｓ１のインピーダンスが低く、また信号源インピーダン
スと可変抵抗器との間に他のインピーダンス素子がない
場合の実施例である。この第３図実施例では、トランジ
スタＴ１およびＴ２のベース間等価抵抗は数４で与えら
れる。
【００２１】
【数４】
【００２２】また、図４に示す実施例は、図２に示す実
施例の変形であり、差動対を構成するトランジスタＴ１
およびＴ２のベースにダイオードＤ１およびＤ２を接続
し、そのカソードにトランジスタＴ１１を接続し、その
トランジスタＴ１１のベースに電圧可変の基準電圧源Ｒ
Ｖを接続する。そして、基準電圧源ＲＶの電圧を調整す
ることによって利得を調整することができる。なお、こ
の実施例では、等価抵抗は数５で与えられる。
施例の変形であり、差動対を構成するトランジスタＴ１
およびＴ２のベースにダイオードＤ１およびＤ２を接続
し、そのカソードにトランジスタＴ１１を接続し、その
トランジスタＴ１１のベースに電圧可変の基準電圧源Ｒ
Ｖを接続する。そして、基準電圧源ＲＶの電圧を調整す
ることによって利得を調整することができる。なお、こ
の実施例では、等価抵抗は数５で与えられる。
【００２３】
【数５】
【００２４】この数５からわかるように、差動対の微分
利得がダイオードＤ１およびＤ２の微分抵抗と相殺され
、したがって、温度特性が改善される。図５に示す実施
例は、図４の実施例の変形である。この図５の実施例で
は、図４の基準電圧源ＲＶに代えて、トランジスタＴ１
１〜Ｔ１６によってダイオードＤ１およびＤ２の電流経
路を構成する。すなわち、トランジスタＴ１１およびＴ
１２が電流ミラー回路を構成し、その電流がトランジス
タＴ１３とともに電流ミラー回路を構成するトランジス
タＴ１５およびＴ１６に流れる。トランジスタＴ１５お
よびＴ１６はそれぞれダイオードＤ１およびＤ２の接続
されているので、ダイオードＤ１およびＤ２の電流経路
には、図４の場合の抵抗Ｒ２およびＲ４が挿入されない
。したがって、この図５の実施例によれば、温度特性の
みならず減電圧特性もまた改善される。なお、この実施
例では、等価抵抗は数６で与えられる。
利得がダイオードＤ１およびＤ２の微分抵抗と相殺され
、したがって、温度特性が改善される。図５に示す実施
例は、図４の実施例の変形である。この図５の実施例で
は、図４の基準電圧源ＲＶに代えて、トランジスタＴ１
１〜Ｔ１６によってダイオードＤ１およびＤ２の電流経
路を構成する。すなわち、トランジスタＴ１１およびＴ
１２が電流ミラー回路を構成し、その電流がトランジス
タＴ１３とともに電流ミラー回路を構成するトランジス
タＴ１５およびＴ１６に流れる。トランジスタＴ１５お
よびＴ１６はそれぞれダイオードＤ１およびＤ２の接続
されているので、ダイオードＤ１およびＤ２の電流経路
には、図４の場合の抵抗Ｒ２およびＲ４が挿入されない
。したがって、この図５の実施例によれば、温度特性の
みならず減電圧特性もまた改善される。なお、この実施
例では、等価抵抗は数６で与えられる。
【００２５】
【数６】
【００２６】さらに、図６に示す実施例は、図３に示す
実施例の変形であり、差動対の一方のトランジスタＴ１
の出力にトランジスタＴ１７を接続し、このトランジス
タＴ１７のベースと、差動対の他方のトランジスタＴ２
の出力に接続されたトランジスタＴ６のベースとを接続
し、トランジスタＴ６の出力を帰還させるようにしてい
る。すなわち、この実施例では、差動対の両方の出力を
帰還するようにしているので、差動対の利得が２倍にな
り、そのために直流電圧源ＤＣ１の電流量が１／２にな
る。ただし、この実施例は、差動対の一方の信号源イン
ピーダンスが非常に小さいかまたは等価抵抗の一端が交
流的に接地されている場合にのみ有効である。なお、こ
の実施例では、等価抵抗は数７で与えられる。
実施例の変形であり、差動対の一方のトランジスタＴ１
の出力にトランジスタＴ１７を接続し、このトランジス
タＴ１７のベースと、差動対の他方のトランジスタＴ２
の出力に接続されたトランジスタＴ６のベースとを接続
し、トランジスタＴ６の出力を帰還させるようにしてい
る。すなわち、この実施例では、差動対の両方の出力を
帰還するようにしているので、差動対の利得が２倍にな
り、そのために直流電圧源ＤＣ１の電流量が１／２にな
る。ただし、この実施例は、差動対の一方の信号源イン
ピーダンスが非常に小さいかまたは等価抵抗の一端が交
流的に接地されている場合にのみ有効である。なお、こ
の実施例では、等価抵抗は数７で与えられる。
【００２７】
【数７】
【００２８】図１〜図６の実施例は、差動対に負帰還経
路を接続したものであるが、この帰還経路は、図７〜図
１０に示すそれぞれの実施例のように正帰還経路であっ
てもよい。図７を参照して、この実施例は、以下の点を
除いて図１の実施例と同様である。すなわち、図１の実
施例では負帰還経路を形成するために、トランジスタＴ
３のベースをトランジスタＴ１のコレクタに接続し、ト
ランジスタＴ４のベースをトランジスタＴ２のコレクタ
に接続した。これに対して、この実施例では、正帰還経
路を形成するために、トランジスタＴ３のベースはトラ
ンジスタＴ２のコレクタに接続されるとともにトランジ
スタＴ４のベースに接続され、トランジスタＴ４のベー
スはトランジスタＴ１のコレクタに接続されるとともに
トランジスタＴ３のベースに接続される。
路を接続したものであるが、この帰還経路は、図７〜図
１０に示すそれぞれの実施例のように正帰還経路であっ
てもよい。図７を参照して、この実施例は、以下の点を
除いて図１の実施例と同様である。すなわち、図１の実
施例では負帰還経路を形成するために、トランジスタＴ
３のベースをトランジスタＴ１のコレクタに接続し、ト
ランジスタＴ４のベースをトランジスタＴ２のコレクタ
に接続した。これに対して、この実施例では、正帰還経
路を形成するために、トランジスタＴ３のベースはトラ
ンジスタＴ２のコレクタに接続されるとともにトランジ
スタＴ４のベースに接続され、トランジスタＴ４のベー
スはトランジスタＴ１のコレクタに接続されるとともに
トランジスタＴ３のベースに接続される。
【００２９】この図７の実施例においては、電流ｉ２は
数８で与えられる。
数８で与えられる。
【００３０】
【数８】
【００３１】ただし、ｒｅはトランジスタＴ１およびＴ
２の微分抵抗である。したがって、トランジスタＴ３お
よびＴ４のベース間等価抵抗は、数９に示すようになる
。
２の微分抵抗である。したがって、トランジスタＴ３お
よびＴ４のベース間等価抵抗は、数９に示すようになる
。
【００３２】
【数９】
【００３３】数９において、抵抗Ｒ４と〔（Ｒ２ ＋Ｒ
３） ・２ｒｅ ／Ｒ３〕とを略等しくすると、略無限
大の抵抗値が得られる。 図８に示すこの発明の他の実施例は図１の実施例のトラ
ンジスタＴ３およびＴ４ならびに抵抗Ｒ４を削除したも
ので、この図８の実施例では、トランジスタＴ１および
Ｔ２のベース間の等価抵抗は数１０のようになる。
３） ・２ｒｅ ／Ｒ３〕とを略等しくすると、略無限
大の抵抗値が得られる。 図８に示すこの発明の他の実施例は図１の実施例のトラ
ンジスタＴ３およびＴ４ならびに抵抗Ｒ４を削除したも
ので、この図８の実施例では、トランジスタＴ１および
Ｔ２のベース間の等価抵抗は数１０のようになる。
【００３４】
【数１０】
【００３５】さらに、図９に示す他の実施例は、信号源
Ｓ１のインピーダンスが低く、また信号源インピーダン
スと可変抵抗器との間に他のインピーダンス素子がない
場合の実施例である。この図９の実施例では、トランジ
スタＴ１およびＴ２のベース間等価抵抗は数１１で与え
られる。
Ｓ１のインピーダンスが低く、また信号源インピーダン
スと可変抵抗器との間に他のインピーダンス素子がない
場合の実施例である。この図９の実施例では、トランジ
スタＴ１およびＴ２のベース間等価抵抗は数１１で与え
られる。
【００３６】
【数１１】
【００３７】なお、前述の図７の実施例において、略無
限大の抵抗値を得るとき、制御電圧ＤＣ１の精度によっ
ては１＜Ｒ４ ／｛（Ｒ２ ＋Ｒ３）／Ｒ３｝２ｒｅ
となって発振する虞がでてくる。この場合、図１０のよ
うに、抵抗Ｒ２０およびＲ２１を付加し、抵抗Ｒ２０お
よびＲ２１のばらつきを考慮して、数１２を満足するよ
うに、それぞれの定数を設定すれば、発振は生じない。
限大の抵抗値を得るとき、制御電圧ＤＣ１の精度によっ
ては１＜Ｒ４ ／｛（Ｒ２ ＋Ｒ３）／Ｒ３｝２ｒｅ
となって発振する虞がでてくる。この場合、図１０のよ
うに、抵抗Ｒ２０およびＲ２１を付加し、抵抗Ｒ２０お
よびＲ２１のばらつきを考慮して、数１２を満足するよ
うに、それぞれの定数を設定すれば、発振は生じない。
【００３８】
【数１２】
【００３９】なお、図７〜図１０に示すように帰還経路
が正帰還の場合にも、図４〜図６で示す変形例が適用で
きることは容易に理解され得るであろう。
が正帰還の場合にも、図４〜図６で示す変形例が適用で
きることは容易に理解され得るであろう。
【図１】この発明の一実施例を示す回路図である。
【図２】図１の実施例の変形例を示す回路図である。
【図３】図１の実施例の変形例を示す回路図である。
【図４】図２の実施例の変形例を示す回路図である。
【図５】図４の実施例の変形例を示す回路図である。
【図６】図３の実施例の変形例を記す回路図である。
【図７】この発明の他の実施例を示す回路図である。
【図８】図７の実施例の変形例を示す回路図である。
【図９】図７の実施例の変形例を示す回路図である。
【図１０】図７の実施例の変形例を示す回路図である。
【図１１】この発明の背景となるフィルタの一例を示す
回路図である。
回路図である。
Ｔ１，Ｔ２ …差動対を構成するトランジス
タＤＣ１，ＤＣ２ …直流電圧源 Ｓ，Ｓ１ …信号源
タＤＣ１，ＤＣ２ …直流電圧源 Ｓ，Ｓ１ …信号源
Claims (2)
- 【請求項１】トランジスタによって構成される差動対、
前記差動対の交流出力成分をインピーダンス分割して前
記差動対に負帰還するための負帰還経路、および前記差
動対に接続される電流可変定電流源を備える、集積回路
化可変抵抗器。 - 【請求項２】トランジスタによって構成される差動対、
前記差動対の交流出力成分をインピーダンス分割して前
記差動対に正帰還するための正帰還経路、および前記差
動対に接続される電流可変定電流源を備える、集積回路
化可変抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3067499A JP2823378B2 (ja) | 1990-11-30 | 1991-04-01 | 集積回路化可変抵抗器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-339052 | 1990-11-30 | ||
| JP33905290 | 1990-11-30 | ||
| JP3067499A JP2823378B2 (ja) | 1990-11-30 | 1991-04-01 | 集積回路化可変抵抗器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04212514A true JPH04212514A (ja) | 1992-08-04 |
| JP2823378B2 JP2823378B2 (ja) | 1998-11-11 |
Family
ID=26408723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3067499A Expired - Lifetime JP2823378B2 (ja) | 1990-11-30 | 1991-04-01 | 集積回路化可変抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823378B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60261209A (ja) * | 1984-06-08 | 1985-12-24 | Sony Corp | Ｉｃ化安定抵抗回路 |
-
1991
- 1991-04-01 JP JP3067499A patent/JP2823378B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60261209A (ja) * | 1984-06-08 | 1985-12-24 | Sony Corp | Ｉｃ化安定抵抗回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2823378B2 (ja) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| JPS6155806B2 (ja) | ||
| JPH03259611A (ja) | アクティブ・フィルタ | |
| EP0561099B1 (en) | Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage | |
| JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
| JP3078039B2 (ja) | 積分回路 | |
| JPH06224689A (ja) | 低周波及び超低周波応用装置のためのｒｃフィルタ | |
| JPH04315207A (ja) | 電源回路 | |
| JP2714269B2 (ja) | 等価インダクタンス回路 | |
| JPH04212514A (ja) | 集積回路化可変抵抗器 | |
| EP0388890B1 (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| JPH0370204A (ja) | 電流差分及び動作増幅器組合せ回路 | |
| JPH0122262Y2 (ja) | ||
| JPH0124645Y2 (ja) | ||
| JP3232743B2 (ja) | フィルタ自動調整回路および基準電流発生回路 | |
| JP2507010B2 (ja) | フィルタ回路 | |
| JP2991727B2 (ja) | アクティブフィルタ回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JPS5831768B2 (ja) | トランジスタカイロ | |
| US5834963A (en) | Circuit configuration for parameter adjustment | |
| JPH0154884B2 (ja) | ||
| JPS58208821A (ja) | 定電圧発生回路 | |
| JPH06204787A (ja) | アクティブフィルタ回路 | |
| JPH0537296A (ja) | 半導体インダクタンス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |