JP2871211B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2871211B2 JP2871211B2 JP3223788A JP22378891A JP2871211B2 JP 2871211 B2 JP2871211 B2 JP 2871211B2 JP 3223788 A JP3223788 A JP 3223788A JP 22378891 A JP22378891 A JP 22378891A JP 2871211 B2 JP2871211 B2 JP 2871211B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- silicon
- polycrystalline silicon
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 229910021529 ammonia Inorganic materials 0.000 claims description 8
- 239000012298 atmosphere Substances 0.000 claims description 8
- 239000000411 inducer Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 159
- 239000003990 capacitor Substances 0.000 description 17
- 238000005121 nitriding Methods 0.000 description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000005108 dry cleaning Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- ing And Chemical Polishing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は特にスタックキャパシタ
を有する半導体装置およびその製造方法およびその製造
装置に関する。
を有する半導体装置およびその製造方法およびその製造
装置に関する。
【０００２】
【従来の技術】シリコン超高集積回路の一つであるダイ
ナミックランダムアクセスメモリー（ＤＲＡＭ）におい
ては、ワード線によって形成される凹凸の段差部を含め
てキャパシタを形成し、これによって蓄積容量を増大さ
せ、読み出し精度およびソフトエラー耐性を向上させる
スタックキャパシタ技術が用いられている。
ナミックランダムアクセスメモリー（ＤＲＡＭ）におい
ては、ワード線によって形成される凹凸の段差部を含め
てキャパシタを形成し、これによって蓄積容量を増大さ
せ、読み出し精度およびソフトエラー耐性を向上させる
スタックキャパシタ技術が用いられている。
【０００３】従来のスタックキャパシタ形成方法は、た
とえば特開昭６３−３１８１５２号公報で述べられてい
る。すなわち、図２に示すように、まず、Ｐ型のシリコ
ン基板１上に熱酸化法を用いてゲート絶縁膜２を形成す
る。次でこのゲート絶縁膜２上にＮ+ 型多結晶シリコン
膜を形成し、フォトリソグラフィー技術とドライエッチ
ング技術を用いてワード線３を形成する。次にワード線
３をマスクとしてシリコン基板にひ素（Ａｓ+ ）をイオ
ン注入し、電荷蓄積電極に接続されるソース／ドレイン
（Ｓ／Ｄ）となるＮ+ 型領域４を形成する。次に、気相
成長（ＣＶＤ）法によるシリコン酸化膜等からなる層間
絶縁膜５Ａを形成する。さらに層間絶縁膜を形成した
後、ドライエッチング技術を用いてワード線の側壁にサ
イドウォール５Ｂを形成する。次に、電荷蓄積用の下層
電極となる多結晶シリコン膜６を形成した後、リンを注
入してＮ+ 型にする。その後、フォトリソグラィー技術
とドライエッチング技術を用いてパターニングする。次
いで、ＣＶＤ法により下層電極の表面上にシリコン窒化
膜７を形成したのちピンホールを埋めるため表面を酸化
する。次に、ＣＶＤ法により多結晶シリコン膜８を形成
し、リンを導入してＮ+ 型にした後、パターニングを行
なって下層電極に対向する電荷蓄積用の上層電極（セル
プレート）とする。この後、ＰＳＧからなる層間絶縁膜
９を形成し、ビット線１０を構成して、ＤＲＡＭセルが
完成する。
とえば特開昭６３−３１８１５２号公報で述べられてい
る。すなわち、図２に示すように、まず、Ｐ型のシリコ
ン基板１上に熱酸化法を用いてゲート絶縁膜２を形成す
る。次でこのゲート絶縁膜２上にＮ+ 型多結晶シリコン
膜を形成し、フォトリソグラフィー技術とドライエッチ
ング技術を用いてワード線３を形成する。次にワード線
３をマスクとしてシリコン基板にひ素（Ａｓ+ ）をイオ
ン注入し、電荷蓄積電極に接続されるソース／ドレイン
（Ｓ／Ｄ）となるＮ+ 型領域４を形成する。次に、気相
成長（ＣＶＤ）法によるシリコン酸化膜等からなる層間
絶縁膜５Ａを形成する。さらに層間絶縁膜を形成した
後、ドライエッチング技術を用いてワード線の側壁にサ
イドウォール５Ｂを形成する。次に、電荷蓄積用の下層
電極となる多結晶シリコン膜６を形成した後、リンを注
入してＮ+ 型にする。その後、フォトリソグラィー技術
とドライエッチング技術を用いてパターニングする。次
いで、ＣＶＤ法により下層電極の表面上にシリコン窒化
膜７を形成したのちピンホールを埋めるため表面を酸化
する。次に、ＣＶＤ法により多結晶シリコン膜８を形成
し、リンを導入してＮ+ 型にした後、パターニングを行
なって下層電極に対向する電荷蓄積用の上層電極（セル
プレート）とする。この後、ＰＳＧからなる層間絶縁膜
９を形成し、ビット線１０を構成して、ＤＲＡＭセルが
完成する。
【０００４】このようなキャパシタを製造する場合、下
層となる多結晶シリコン膜６には高濃度の不純物、例え
ばひ素あるいはリンが含まれており、表面には自然酸化
膜が成長しやすくなっている。したがって、このＮ+ 型
多結晶シリコン膜上にＣＶＤ法によってシリコン窒化膜
７を堆積する場合、多結晶シリコン膜上の酸化膜はさら
に成長し、その厚さは２〜３ｎｍとなっていると見積も
られる。シリコン酸化膜の誘電率は、シリコン窒化膜の
誘電率よりも小さい。ゆえに、ＣＶＤ法によるシリコン
窒化膜と下層電極との間に、シリコン酸化膜があると、
上層電極と下層電極にはさまれた絶縁膜としての平均的
な誘電率は低下してしまう。したがって、蓄積できる電
荷量が少なくなる。蓄積できる電荷量を増すためには、
絶縁膜としての全体の厚さを薄くしなければならない。
自然酸化膜と熱酸化膜の厚さを制御することはできない
ので、シリコン窒化膜の厚さを薄くすると、シリコン酸
化膜の割合が増え、薄膜化しても蓄積できる電荷量はあ
まり増大しなくなる。
層となる多結晶シリコン膜６には高濃度の不純物、例え
ばひ素あるいはリンが含まれており、表面には自然酸化
膜が成長しやすくなっている。したがって、このＮ+ 型
多結晶シリコン膜上にＣＶＤ法によってシリコン窒化膜
７を堆積する場合、多結晶シリコン膜上の酸化膜はさら
に成長し、その厚さは２〜３ｎｍとなっていると見積も
られる。シリコン酸化膜の誘電率は、シリコン窒化膜の
誘電率よりも小さい。ゆえに、ＣＶＤ法によるシリコン
窒化膜と下層電極との間に、シリコン酸化膜があると、
上層電極と下層電極にはさまれた絶縁膜としての平均的
な誘電率は低下してしまう。したがって、蓄積できる電
荷量が少なくなる。蓄積できる電荷量を増すためには、
絶縁膜としての全体の厚さを薄くしなければならない。
自然酸化膜と熱酸化膜の厚さを制御することはできない
ので、シリコン窒化膜の厚さを薄くすると、シリコン酸
化膜の割合が増え、薄膜化しても蓄積できる電荷量はあ
まり増大しなくなる。
【０００５】この問題を解決するために、熱窒化する方
法が用いられることがある。その方法は、例えば、特開
平２−１６７６３号公報に記載されている。具体的に
は、まず図３に示すように下層電極となる多結晶シリコ
ン膜６を堆積する。この多結晶シリコン膜６には、イオ
ン注入あるいは熱拡散法によりリンを１×１０20１／ｃ
ｍ2 程度にドーピングする。その後、多結晶シリコン膜
６表面上に形成された自然酸化膜を急速熱窒化して窒化
膜１７Ａに変える。急速窒化は９５０〜１１５０℃で、
アンモニア雰囲気中で行なう。ただし、これだけでは
０．５〜１０ｎｍの自然酸化膜をシリコンの窒化膜に変
えただけであるので、膜厚が薄いためにリーク電流が非
常に大きい。そのリーク電流を抑制するために、ＣＶＤ
法で必要な厚さのシリコン窒化膜１７をつけ足して、キ
ャパシタを構成する。
法が用いられることがある。その方法は、例えば、特開
平２−１６７６３号公報に記載されている。具体的に
は、まず図３に示すように下層電極となる多結晶シリコ
ン膜６を堆積する。この多結晶シリコン膜６には、イオ
ン注入あるいは熱拡散法によりリンを１×１０20１／ｃ
ｍ2 程度にドーピングする。その後、多結晶シリコン膜
６表面上に形成された自然酸化膜を急速熱窒化して窒化
膜１７Ａに変える。急速窒化は９５０〜１１５０℃で、
アンモニア雰囲気中で行なう。ただし、これだけでは
０．５〜１０ｎｍの自然酸化膜をシリコンの窒化膜に変
えただけであるので、膜厚が薄いためにリーク電流が非
常に大きい。そのリーク電流を抑制するために、ＣＶＤ
法で必要な厚さのシリコン窒化膜１７をつけ足して、キ
ャパシタを構成する。
【０００６】
【発明が解決しようとする課題】自然酸化膜を熱窒化す
ることによって、ＣＶＤ炉に基板を挿入する際に形成さ
れる熱酸化膜の成長が抑制され、熱窒化とＣＶＤ法で形
成されたシリコン窒化膜全体の平均的な誘電率は向上す
る。しかしながら、従来の技術では、自然酸化膜に含ま
れていた酸素はそのまま膜中に残っており、完全にシリ
コン窒化膜にはなってはいない。したがって、誘電率は
シリコン窒化膜の本質的な値よりもまだ低い。また、従
来の技術では、酸素を含むシリコン窒化膜すなわちシリ
コン窒化酸化膜と、下層電極となる多結晶シリコン膜と
が接している。シリコン窒化酸化膜が多結晶シリコンと
接すると、トラップ等の電気的欠損が発生して信頼性が
低下する。したがって、化学量論的組成のシリコン窒化
膜が、多結晶シリコンと接する構造とすることが望まし
い。
ることによって、ＣＶＤ炉に基板を挿入する際に形成さ
れる熱酸化膜の成長が抑制され、熱窒化とＣＶＤ法で形
成されたシリコン窒化膜全体の平均的な誘電率は向上す
る。しかしながら、従来の技術では、自然酸化膜に含ま
れていた酸素はそのまま膜中に残っており、完全にシリ
コン窒化膜にはなってはいない。したがって、誘電率は
シリコン窒化膜の本質的な値よりもまだ低い。また、従
来の技術では、酸素を含むシリコン窒化膜すなわちシリ
コン窒化酸化膜と、下層電極となる多結晶シリコン膜と
が接している。シリコン窒化酸化膜が多結晶シリコンと
接すると、トラップ等の電気的欠損が発生して信頼性が
低下する。したがって、化学量論的組成のシリコン窒化
膜が、多結晶シリコンと接する構造とすることが望まし
い。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に多結晶シリコン膜からなる下
層電極と誘体膜と上層電極とを順次形成する半導体装置
の製造方法において、下層電極をなす前記多結晶シリコ
ン膜とその表面の自然酸化膜とを８００〜９５０℃のア
ンモニア雰囲気中で急速熱窒化処理して前記多結晶シリ
コン膜上に接した化学量論的組成のシリコン窒化膜とこ
のシリコン窒化膜上に形成されたシリコン酸化窒化膜と
を同時に形成することを特徴とする。
造方法は、半導体基板上に多結晶シリコン膜からなる下
層電極と誘体膜と上層電極とを順次形成する半導体装置
の製造方法において、下層電極をなす前記多結晶シリコ
ン膜とその表面の自然酸化膜とを８００〜９５０℃のア
ンモニア雰囲気中で急速熱窒化処理して前記多結晶シリ
コン膜上に接した化学量論的組成のシリコン窒化膜とこ
のシリコン窒化膜上に形成されたシリコン酸化窒化膜と
を同時に形成することを特徴とする。
【０００８】
【０００９】
【００１０】自然酸化膜を急速熱窒化法で窒化する際
に、従来よりも低い８００〜９５０℃の温度範囲で窒化
すると、自然酸化膜と多結晶シリコン膜の界面から窒化
が始まる。その後、自然酸化膜の窒化と多結晶シリコン
膜の窒化が進み、多結晶シリコン膜とシリコンの窒化酸
化膜の間に化学量論的組成のシリコン窒化膜が形成され
る。
に、従来よりも低い８００〜９５０℃の温度範囲で窒化
すると、自然酸化膜と多結晶シリコン膜の界面から窒化
が始まる。その後、自然酸化膜の窒化と多結晶シリコン
膜の窒化が進み、多結晶シリコン膜とシリコンの窒化酸
化膜の間に化学量論的組成のシリコン窒化膜が形成され
る。
【００１１】さらにシリコン窒化膜中の酸素を低減し、
誘電率をシリコン窒化膜の本質的な値に近づけるために
は、多結晶シリコン膜上の自然酸化膜を除去した後、た
だちに基板を自然酸化膜が再成長しない雰囲気下に置
き、急速熱窒化を行う。次いで、シリコン窒化膜表面上
に、自然酸化膜が成長しない雰囲気下でＣＶＤ炉に挿入
しシリコン窒化膜と上層電極となる多結晶シリコン膜を
連続的に成長する。このような製造方法によれば、下層
電極となる多結晶シリコン膜上の自然酸化膜の影響はな
くなる。また、シリコン窒化膜を成長させるＣＶＤ炉に
挿入する際に、熱酸化膜の形成がない。さらに、多結晶
シリコン膜を形成するＣＶＤ炉に挿入する際に、シリコ
ン窒化膜上の熱酸化膜の成長もない。したがって、膜中
に酸素を含まないシリコン窒化膜を形成することができ
る。
誘電率をシリコン窒化膜の本質的な値に近づけるために
は、多結晶シリコン膜上の自然酸化膜を除去した後、た
だちに基板を自然酸化膜が再成長しない雰囲気下に置
き、急速熱窒化を行う。次いで、シリコン窒化膜表面上
に、自然酸化膜が成長しない雰囲気下でＣＶＤ炉に挿入
しシリコン窒化膜と上層電極となる多結晶シリコン膜を
連続的に成長する。このような製造方法によれば、下層
電極となる多結晶シリコン膜上の自然酸化膜の影響はな
くなる。また、シリコン窒化膜を成長させるＣＶＤ炉に
挿入する際に、熱酸化膜の形成がない。さらに、多結晶
シリコン膜を形成するＣＶＤ炉に挿入する際に、シリコ
ン窒化膜上の熱酸化膜の成長もない。したがって、膜中
に酸素を含まないシリコン窒化膜を形成することができ
る。
【００１２】
【実施例】次に本発明を図面を用いて説明する。図１
（ａ），（ｂ）は本発明の第１の実施例を説明するため
の半導体チップの断面図及びＡ部拡大断面図である。
（ａ），（ｂ）は本発明の第１の実施例を説明するため
の半導体チップの断面図及びＡ部拡大断面図である。
【００１３】図１（ａ）において、Ｐ型（１００）のシ
リコン基板１上には開口部を有するゲート絶縁膜２が形
成されており、その上にはワード線３と層間絶縁膜５Ａ
とサイドウォール５Ｂとが形成されている。そして開口
部のシリコン基板１にはソース／ドレイン（Ｓ／Ｄ）と
なるＮ+ 領域４が形成され、その上には多結晶シリコン
膜６からなる厚さ４００ｎｍの下層電極が形成されてい
る。ここまでの構造は、従来技術で形成することができ
る。そしてこの下層電極６上にはシリコン窒化膜７が形
成されている。以下シリコン窒化膜７を製造方法と共に
更に説明する。図１に示すシリコン基板を、急速熱窒化
装置（ランプアニーラ）を用いて、アンモニア雰囲気中
で８００〜９５０℃に加熱し、高濃度にリンをドーピン
グした多結晶シリコン膜６の表面上に厚さ２ｎｍのシリ
コン窒化膜７を形成した。
リコン基板１上には開口部を有するゲート絶縁膜２が形
成されており、その上にはワード線３と層間絶縁膜５Ａ
とサイドウォール５Ｂとが形成されている。そして開口
部のシリコン基板１にはソース／ドレイン（Ｓ／Ｄ）と
なるＮ+ 領域４が形成され、その上には多結晶シリコン
膜６からなる厚さ４００ｎｍの下層電極が形成されてい
る。ここまでの構造は、従来技術で形成することができ
る。そしてこの下層電極６上にはシリコン窒化膜７が形
成されている。以下シリコン窒化膜７を製造方法と共に
更に説明する。図１に示すシリコン基板を、急速熱窒化
装置（ランプアニーラ）を用いて、アンモニア雰囲気中
で８００〜９５０℃に加熱し、高濃度にリンをドーピン
グした多結晶シリコン膜６の表面上に厚さ２ｎｍのシリ
コン窒化膜７を形成した。
【００１４】図４は、熱窒化シリコン膜の成長時間依存
性を示している。温度によって形成できる膜厚（自然酸
化膜が窒化された膜を含む）は異なる。急速熱窒化によ
ってできるシリコン窒化膜は、窒化時間に対して図４に
示すように飽和する。したがって、長時間加熱しても意
味はなく、逆に不純物原子の再分布などの悪影響をもた
らす。加熱時間は、長くても６０秒程度で十分である。
窒化時間が短いと、膜厚の制御性が悪く、少なくとも３
０秒程度の窒化時間が必要である。形成されるシリコン
窒化膜の膜厚は、雰囲気を構成するアンモニア流量には
依存しない。
性を示している。温度によって形成できる膜厚（自然酸
化膜が窒化された膜を含む）は異なる。急速熱窒化によ
ってできるシリコン窒化膜は、窒化時間に対して図４に
示すように飽和する。したがって、長時間加熱しても意
味はなく、逆に不純物原子の再分布などの悪影響をもた
らす。加熱時間は、長くても６０秒程度で十分である。
窒化時間が短いと、膜厚の制御性が悪く、少なくとも３
０秒程度の窒化時間が必要である。形成されるシリコン
窒化膜の膜厚は、雰囲気を構成するアンモニア流量には
依存しない。
【００１５】急速熱窒化法によって、自然酸化膜および
多結晶シリコンを８５０℃３０秒で窒化した後、ＣＶＤ
法で４０ｎｍのシリコン窒化膜７Ｃを堆積させた。図１
（ｂ）はこの急速熱窒化とＣＶＤで形成したシリコン窒
化膜の、深さ方向の組成分析結果にもとづく、膜の断面
図である。
多結晶シリコンを８５０℃３０秒で窒化した後、ＣＶＤ
法で４０ｎｍのシリコン窒化膜７Ｃを堆積させた。図１
（ｂ）はこの急速熱窒化とＣＶＤで形成したシリコン窒
化膜の、深さ方向の組成分析結果にもとづく、膜の断面
図である。
【００１６】表面には、シリコン窒化膜の自然酸化膜１
１がある。その下に、ＣＶＤ法で形成されたシリコン窒
化膜７Ｃがある。その下に、シリコンの酸化窒化膜７Ｂ
がある。この層は、もともとは下層電極となる多結晶シ
リコン膜６上の自然酸化膜であったが、急速熱窒化によ
って窒化され、シリコン酸化窒化膜となったものであ
る。さらにその下に、酸素を含まないシリコン窒化膜７
Ａが検出された。この層は、急速熱窒化中に、窒素が酸
化膜を通過し、多結晶シリコン膜６が窒化されることに
よって形成されたものである。
１がある。その下に、ＣＶＤ法で形成されたシリコン窒
化膜７Ｃがある。その下に、シリコンの酸化窒化膜７Ｂ
がある。この層は、もともとは下層電極となる多結晶シ
リコン膜６上の自然酸化膜であったが、急速熱窒化によ
って窒化され、シリコン酸化窒化膜となったものであ
る。さらにその下に、酸素を含まないシリコン窒化膜７
Ａが検出された。この層は、急速熱窒化中に、窒素が酸
化膜を通過し、多結晶シリコン膜６が窒化されることに
よって形成されたものである。
【００１７】これに対し、急速熱窒化の条件を従来と同
じ１０００℃３０秒とすると、酸素が拡散して図１
（ｂ）に示す構造が崩れ、シリコンの酸化窒化膜７Ｂが
多結晶シリコン膜６からなる下層電極との界面にまで達
する。ゆえに、シリコンの酸化窒化膜と下層電極との間
に、酸素を含まないシリコン窒化膜７Ａを形成するため
には、急速加熱条件をせいぜい９５０℃３０秒以下とす
る必要がある。８００℃以下の加熱条件では、シリコン
窒化膜の形成が不十分となり、実用的ではなくなる。
じ１０００℃３０秒とすると、酸素が拡散して図１
（ｂ）に示す構造が崩れ、シリコンの酸化窒化膜７Ｂが
多結晶シリコン膜６からなる下層電極との界面にまで達
する。ゆえに、シリコンの酸化窒化膜と下層電極との間
に、酸素を含まないシリコン窒化膜７Ａを形成するため
には、急速加熱条件をせいぜい９５０℃３０秒以下とす
る必要がある。８００℃以下の加熱条件では、シリコン
窒化膜の形成が不十分となり、実用的ではなくなる。
【００１８】以上のようにしてシリコン窒化膜を形成し
た後、従来と同様にＣＶＤ法により厚さ２５０ｎｍの多
結晶シリコンからなる対向する上層電極を形成し、第２
層間絶縁膜を形成し、ビット線を形成し、カバー膜を形
成してＤＲＡＭセルを完成させた。本第１の実施例で
は、従来技術とは異なり、窒化膜の酸化を行なっていな
い。窒化膜酸化は、ＣＶＤ法でシリコン窒化膜を形成し
た後、表面を酸化し、ピンホールのようなリーク電流が
流れやすい場所をシリコン酸化膜で埋める方法のことで
ある。本実施例による熱窒化を行なえば、電気的特性に
優れた絶縁膜を形成でき、窒化膜の酸化を行なう必要が
無い。このことは、蓄積できる電荷量を増す効果をもた
らす。
た後、従来と同様にＣＶＤ法により厚さ２５０ｎｍの多
結晶シリコンからなる対向する上層電極を形成し、第２
層間絶縁膜を形成し、ビット線を形成し、カバー膜を形
成してＤＲＡＭセルを完成させた。本第１の実施例で
は、従来技術とは異なり、窒化膜の酸化を行なっていな
い。窒化膜酸化は、ＣＶＤ法でシリコン窒化膜を形成し
た後、表面を酸化し、ピンホールのようなリーク電流が
流れやすい場所をシリコン酸化膜で埋める方法のことで
ある。本実施例による熱窒化を行なえば、電気的特性に
優れた絶縁膜を形成でき、窒化膜の酸化を行なう必要が
無い。このことは、蓄積できる電荷量を増す効果をもた
らす。
【００１９】図５は、第１の実施例の半導体装置の長期
信頼性を加速試験法で評価した結果である。加速試験方
法は、試験温度を１００℃とし、印加電界を１２ＭＶ／
ｃｍとした。図５の縦軸は累積故障率である。累積故障
率が５０％となる時間を用いて、キャパシタの信頼性を
比較することができる。横軸は、加速試験を行なった時
間で、絶縁破壊に至るまでの時間である。ａは、本実施
例による低温熱窒化法を用いて形成したキャパシタであ
る。ｂは、従来技術の高温熱窒化法を用いて形成したキ
ャパシタである。ｃは、通常のＣＶＤ法のみを用いて形
成したキャパシタである。実線と破線は印加電圧の極性
の違いを示し、実線は上層電極にプラスの電圧が印加さ
れていることを示す。破線は、上層電極にマイナスの電
圧が印加されていることを示す。図５より本実施例によ
れば、従来例に比べ一桁から二桁信頼性が向上すること
が明らかである。
信頼性を加速試験法で評価した結果である。加速試験方
法は、試験温度を１００℃とし、印加電界を１２ＭＶ／
ｃｍとした。図５の縦軸は累積故障率である。累積故障
率が５０％となる時間を用いて、キャパシタの信頼性を
比較することができる。横軸は、加速試験を行なった時
間で、絶縁破壊に至るまでの時間である。ａは、本実施
例による低温熱窒化法を用いて形成したキャパシタであ
る。ｂは、従来技術の高温熱窒化法を用いて形成したキ
ャパシタである。ｃは、通常のＣＶＤ法のみを用いて形
成したキャパシタである。実線と破線は印加電圧の極性
の違いを示し、実線は上層電極にプラスの電圧が印加さ
れていることを示す。破線は、上層電極にマイナスの電
圧が印加されていることを示す。図５より本実施例によ
れば、従来例に比べ一桁から二桁信頼性が向上すること
が明らかである。
【００２０】図６は本発明の第２の実施例の製造装置の
ブロック図である。
ブロック図である。
【００２１】図６において、自然酸化膜を除去するため
のドライ洗浄装置１２とシリコン窒化膜を形成する急速
熱窒化装置１３とシリコン窒化膜用のＣＶＤ装置１４Ａ
及び多結晶シリコン膜用ＣＶＤ装置１４Ｂは、搬送室１
５により接続され、入出室１６より搬入されたシリコン
基板は酸化されることなくロードロック部１８より各装
置内に搬入，搬出されるように構成されている。以下本
第２の実施例を用いた半導体装置の製造方法を第３の実
施例として説明する。
のドライ洗浄装置１２とシリコン窒化膜を形成する急速
熱窒化装置１３とシリコン窒化膜用のＣＶＤ装置１４Ａ
及び多結晶シリコン膜用ＣＶＤ装置１４Ｂは、搬送室１
５により接続され、入出室１６より搬入されたシリコン
基板は酸化されることなくロードロック部１８より各装
置内に搬入，搬出されるように構成されている。以下本
第２の実施例を用いた半導体装置の製造方法を第３の実
施例として説明する。
【００２２】図６に示す連続プロセスの装置を構成し、
多結晶シリコン膜６までを形成した図１に示すシリコン
基板に対してシリコン窒化膜の形成を行なった。各プロ
セスの装置は、ゲートバルブを介して接続され、搬送室
１５を経由して基板の移送を行なう。移送は高純度窒素
雰囲気中で行ない、自然酸化膜の成長を防いだ。まず、
無水フッ化水素ガスを用いたドライ洗浄装置１２によっ
て、選択的に下層電極となる多結晶シリコン膜６上の自
然酸化膜を除去した。ドライ洗浄条件は、キャリアガス
を窒素（５リットル／分）とし、無水フッ化水素ガス
（１リットル／分）を用いた。
多結晶シリコン膜６までを形成した図１に示すシリコン
基板に対してシリコン窒化膜の形成を行なった。各プロ
セスの装置は、ゲートバルブを介して接続され、搬送室
１５を経由して基板の移送を行なう。移送は高純度窒素
雰囲気中で行ない、自然酸化膜の成長を防いだ。まず、
無水フッ化水素ガスを用いたドライ洗浄装置１２によっ
て、選択的に下層電極となる多結晶シリコン膜６上の自
然酸化膜を除去した。ドライ洗浄条件は、キャリアガス
を窒素（５リットル／分）とし、無水フッ化水素ガス
（１リットル／分）を用いた。
【００２３】次いで、高純度窒素雰囲気中でシリコン基
板１を急速熱窒化装置１３に搬送し、第１の実施例と同
様に熱窒化した。熱窒化は、アンモニア雰囲気中で８５
０℃３０秒の条件で行なった。次に、高純度窒素雰囲気
中でシリコン基板１をＣＶＤ装置１４Ａに搬送し、シリ
コン窒化膜７Ｃを付け足した。原料ガスはジクロルシラ
ンとアンモニアとし、成長温度８００℃成長圧力１Ｔｏ
ｒｒで行なった。流量はジクロルシラン；１リットル／
分、アンモニア；２．５リットル／分とした。さらに、
高純度窒素雰囲気中でシリコン基板１をＣＶＤ装置１４
Ｂに搬送し、シランを原料ガスとして上層電極となる多
結晶シリコン膜を堆積させた。
板１を急速熱窒化装置１３に搬送し、第１の実施例と同
様に熱窒化した。熱窒化は、アンモニア雰囲気中で８５
０℃３０秒の条件で行なった。次に、高純度窒素雰囲気
中でシリコン基板１をＣＶＤ装置１４Ａに搬送し、シリ
コン窒化膜７Ｃを付け足した。原料ガスはジクロルシラ
ンとアンモニアとし、成長温度８００℃成長圧力１Ｔｏ
ｒｒで行なった。流量はジクロルシラン；１リットル／
分、アンモニア；２．５リットル／分とした。さらに、
高純度窒素雰囲気中でシリコン基板１をＣＶＤ装置１４
Ｂに搬送し、シランを原料ガスとして上層電極となる多
結晶シリコン膜を堆積させた。
【００２４】以上のような連続的にプロセスを行なうこ
とにより、下層電極上の自然酸化膜が除去された状態で
熱窒化を行なうことができ、さらにシリコン窒化膜およ
び多結晶シリコン膜上に形成される熱酸化膜もなくな
り、膜中に酸素を含まないシリコン窒化膜のみを形成す
ることができる。
とにより、下層電極上の自然酸化膜が除去された状態で
熱窒化を行なうことができ、さらにシリコン窒化膜およ
び多結晶シリコン膜上に形成される熱酸化膜もなくな
り、膜中に酸素を含まないシリコン窒化膜のみを形成す
ることができる。
【００２５】図７は、リーク電流の規格値を１×１０-8
Ａ／ｃｍ2 とした場合の電界強度（縦軸）と、酸化膜換
算膜厚（横軸）の関係を示す図であり、破線は、電源電
圧が３．３Ｖのとき、キャパシタに実際に印加される電
圧１．６５Ｖがつくる電界強度を示している。酸化膜換
算膜厚とは、絶縁膜の膜厚測定において、酸化膜の比誘
電率を用いて決定したときの膜厚のことである。一点鎖
線は、従来技術の急速熱窒化法で形成したキャパシタの
特性である。
Ａ／ｃｍ2 とした場合の電界強度（縦軸）と、酸化膜換
算膜厚（横軸）の関係を示す図であり、破線は、電源電
圧が３．３Ｖのとき、キャパシタに実際に印加される電
圧１．６５Ｖがつくる電界強度を示している。酸化膜換
算膜厚とは、絶縁膜の膜厚測定において、酸化膜の比誘
電率を用いて決定したときの膜厚のことである。一点鎖
線は、従来技術の急速熱窒化法で形成したキャパシタの
特性である。
【００２６】従来技術では、電源電圧を３．３Ｖとし、
リーク電流密度を１０-8Ａ／ｃｍ2 以下とする限り、
４．９ｎｍ以下に薄膜化することはできない。他方、本
第３の実施例により形成したキャパシタの特性（実線）
では、４．５ｎｍまで薄膜化することができることを示
している。また、実線と一点鎖線のシリコン窒化膜で
は、物理的な膜厚は同じになるように作成しているの
で、本第３の実施例で形成したキャパシタの酸化膜換算
膜厚の方が薄いことは、膜の比誘電率が大きいことを意
味している。その値は、酸化膜換算膜厚４．５ｎｍにお
いて、約８であった。このとき従来技術でのキャパシタ
では、その値は７であった。
リーク電流密度を１０-8Ａ／ｃｍ2 以下とする限り、
４．９ｎｍ以下に薄膜化することはできない。他方、本
第３の実施例により形成したキャパシタの特性（実線）
では、４．５ｎｍまで薄膜化することができることを示
している。また、実線と一点鎖線のシリコン窒化膜で
は、物理的な膜厚は同じになるように作成しているの
で、本第３の実施例で形成したキャパシタの酸化膜換算
膜厚の方が薄いことは、膜の比誘電率が大きいことを意
味している。その値は、酸化膜換算膜厚４．５ｎｍにお
いて、約８であった。このとき従来技術でのキャパシタ
では、その値は７であった。
【００２７】
【発明の効果】以上説明したように本発明によれば、キ
ャパシタの電極となる多結晶シリコン膜と化学量論的組
成のシリコン窒化膜が接するため、長期信頼性が約一桁
以上向上したキャパシタが得られる。また本発明によれ
ば、酸素を含まないシリコン窒化膜を形成できるため、
誘電率を向上させることができる。この結果、本発明を
用いれば、電荷蓄積量が多く、信頼性に優れたキャパシ
タを有する半導体装置を実現することができるという効
果がある。
ャパシタの電極となる多結晶シリコン膜と化学量論的組
成のシリコン窒化膜が接するため、長期信頼性が約一桁
以上向上したキャパシタが得られる。また本発明によれ
ば、酸素を含まないシリコン窒化膜を形成できるため、
誘電率を向上させることができる。この結果、本発明を
用いれば、電荷蓄積量が多く、信頼性に優れたキャパシ
タを有する半導体装置を実現することができるという効
果がある。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】従来例を説明するための半導体チップの断面
図。
図。
【図３】従来例を説明するための半導体チップの断面
図。
図。
【図４】窒化時間と膜厚との関係を示す図。
【図５】実施例と従来例の長期信頼性を示す図。
【図６】本発明の第２の実施例の製造装置のブロック
図。
図。
【図７】誘電率を求めるための電界強度と酸化膜換算膜
厚との関係を示す図。
厚との関係を示す図。
１ シリコン基板 ２ ゲート絶縁膜 ３ ワード線 ４ Ｎ+ 型領域 ５Ａ 層間絶縁膜 ５Ｂ サイドウォール ６ 多結晶シリコン膜 ７ シリコン窒化膜 ８ 多結晶シリコン膜 ９ 層間絶縁膜 １０ ビット線 １１ 自然酸化膜 １２ ドライ洗浄装置 １３ 急速熱窒化装置 １４Ａ，１４Ｂ ＣＶＤ装置 １５ 搬送室 １６ 入出室 １８ ロードロック部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/822
Claims (1)
- 【請求項１】 半導体基板上に多結晶シリコン膜からな
る下層電極と誘体膜と上層電極とを順次形成する半導体
装置の製造方法において、下層電極をなす前記多結晶シ
リコン膜とその表面の自然酸化膜とを８００〜９５０℃
のアンモニア雰囲気中で急速熱窒化処理して前記多結晶
シリコン膜上に接した化学量論的組成のシリコン窒化膜
とこのシリコン窒化膜上に形成されたシリコン酸化窒化
膜とを同時に形成することを特徴とする半導体装置の製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223788A JP2871211B2 (ja) | 1991-09-04 | 1991-09-04 | 半導体装置の製造方法 |
| KR1019920016080A KR960005244B1 (ko) | 1991-09-04 | 1992-09-04 | 반도체 디바이스 및 그 제조 방법과 반도체 디바이스 제조 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223788A JP2871211B2 (ja) | 1991-09-04 | 1991-09-04 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10283926A Division JP3139468B2 (ja) | 1998-10-06 | 1998-10-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563153A JPH0563153A (ja) | 1993-03-12 |
| JP2871211B2 true JP2871211B2 (ja) | 1999-03-17 |
Family
ID=16803724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3223788A Expired - Fee Related JP2871211B2 (ja) | 1991-09-04 | 1991-09-04 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2871211B2 (ja) |
| KR (1) | KR960005244B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154721A (ja) | 1997-07-29 | 1999-02-26 | Nec Corp | 半導体装置の製造方法および製造装置 |
| CN113161229A (zh) * | 2021-04-12 | 2021-07-23 | 上海新昇半导体科技有限公司 | 多晶硅薄膜衬底的制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622563A (ja) * | 1985-06-27 | 1987-01-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2796293B2 (ja) * | 1987-06-19 | 1998-09-10 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JPH02290050A (ja) * | 1989-02-23 | 1990-11-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1991
- 1991-09-04 JP JP3223788A patent/JP2871211B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-04 KR KR1019920016080A patent/KR960005244B1/ko not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| 日経マイクロデバイス １９８９年１０月号 Ｐ．４１−Ｐ．４６（平成１年１０月１日発行） |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930006932A (ko) | 1993-04-22 |
| KR960005244B1 (ko) | 1996-04-23 |
| JPH0563153A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0168144B1 (ko) | 반도체 장치의 제조방법 | |
| US5464783A (en) | Oxynitride-dioxide composite gate dielectric process for MOS manufacture | |
| KR930001736B1 (ko) | 반도체장치의 제조방법 | |
| US6326658B1 (en) | Semiconductor device including an interface layer containing chlorine | |
| US4918503A (en) | Dynamic random access memory device having a plurality of one transistor type memory cells | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPH04144278A (ja) | 半導体記憶装置およびその製造方法 | |
| US5670431A (en) | Method of forming an ultra thin dielectric film for a capacitor | |
| JP2000058542A (ja) | シリコン材料上に誘電体材料を形成するための方法及びシリコン基板上に形成されるキャパシタンスを低減する方法及びキャパシタに結合されたトランジスタを有するｄｒａｍセル | |
| JPH05102419A (ja) | ダイナミツクｒａｍにおける容量の形成方法 | |
| US4377605A (en) | Method for forming an insulating layer on a polycrystalline silicon layer of a semiconductor device using a two-step thermal oxidation technique | |
| US6949477B2 (en) | Method of fabricating a capacitive element for a semiconductor device | |
| JPH07221201A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| KR960012573B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2871211B2 (ja) | 半導体装置の製造方法 | |
| JP3139468B2 (ja) | 半導体装置 | |
| JP2796293B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03257828A (ja) | 半導体装置の製造方法 | |
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| JP2736061B2 (ja) | 半導体装置の製造方法 | |
| JPH08130259A (ja) | 半導体記憶素子 | |
| JP4143038B2 (ja) | Ｄｒａｍセルの製造方法 | |
| JP2861025B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3316210B2 (ja) | 半導体装置の製造方法 | |
| JPH0669518A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981208 |
|
| LAPS | Cancellation because of no payment of annual fees |