JP2866362B2 - リードオンチップリードフレーム及びこれを用いた半導体素子のパッケージ - Google Patents
リードオンチップリードフレーム及びこれを用いた半導体素子のパッケージInfo
- Publication number
- JP2866362B2 JP2866362B2 JP9155161A JP15516197A JP2866362B2 JP 2866362 B2 JP2866362 B2 JP 2866362B2 JP 9155161 A JP9155161 A JP 9155161A JP 15516197 A JP15516197 A JP 15516197A JP 2866362 B2 JP2866362 B2 JP 2866362B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- pads
- circuit blocks
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、リードオンチップ
（１ｅａｄ ｏｎ ｃｈｉｐ）リードフレームとこれを
用いた半導体素子パッケージに関し、特に、マルチチッ
プパッケージの代わりに高集積半導体メモリ素子に適用
することができるリードオンチップリードフレーム及び
これを用いた半導体素子パッケージに関する。
（１ｅａｄ ｏｎ ｃｈｉｐ）リードフレームとこれを
用いた半導体素子パッケージに関し、特に、マルチチッ
プパッケージの代わりに高集積半導体メモリ素子に適用
することができるリードオンチップリードフレーム及び
これを用いた半導体素子パッケージに関する。
【０００２】
【従来の技術】高集積半導体メモリ素子にパッケージ面
積を縮少し、パワーラインのノイズを低減するために、
リードがチップの上に位置するリードオンチップリード
フレームが用いられる。
積を縮少し、パワーラインのノイズを低減するために、
リードがチップの上に位置するリードオンチップリード
フレームが用いられる。
【０００３】高集積メモリ製品に用いられるこのような
リードオンチップリードフレームについて簡単に説明す
れば次の通りである。
リードオンチップリードフレームについて簡単に説明す
れば次の通りである。
【０００４】一般にリードオンチップリードフレーム
は、パワーライン用、例えば接地電圧（Ｖｓｓ）、電源
電圧（Ｖｃｃ）用のリード、制御信号用、例えばＣＡＳ
Ｌ（Ｌｏｗ）、ＣＡＳＵ（Ｕｐｐｅｒ）、ＷＥ（Ｗｒｉ
ｔｅ Ｅｎａｂ１ｅ）、ＯＥ（Ｏｕｔｐｕｔ Ｅｎａｂ
１ｅ）、ＲＡＳ用のリード、入出力信号（Ｉ／Ｏ）用の
リード、およびアドレス信号用のリードを備え、各リー
ド端部がチップの中央一定部分まで延長している構造を
有する。
は、パワーライン用、例えば接地電圧（Ｖｓｓ）、電源
電圧（Ｖｃｃ）用のリード、制御信号用、例えばＣＡＳ
Ｌ（Ｌｏｗ）、ＣＡＳＵ（Ｕｐｐｅｒ）、ＷＥ（Ｗｒｉ
ｔｅ Ｅｎａｂ１ｅ）、ＯＥ（Ｏｕｔｐｕｔ Ｅｎａｂ
１ｅ）、ＲＡＳ用のリード、入出力信号（Ｉ／Ｏ）用の
リード、およびアドレス信号用のリードを備え、各リー
ド端部がチップの中央一定部分まで延長している構造を
有する。
【０００５】従って、チップの中央に備えられた多数の
パッドと、リードの端部にそれぞれワイヤボンディング
して電気的に接続する。その結果チップでは中央部にパ
ッドを備えることにより信号伝達ラインの長さを最少化
でき、設計が容易で安定な半導体素子を具現することが
できる。
パッドと、リードの端部にそれぞれワイヤボンディング
して電気的に接続する。その結果チップでは中央部にパ
ッドを備えることにより信号伝達ラインの長さを最少化
でき、設計が容易で安定な半導体素子を具現することが
できる。
【０００６】さらに他の構造を有するリードオンチップ
リードフレームがある。このリードフレーム構造では、
信号伝達用リードの端部がチップの一定中央部分まで延
長される傍ら、チップの中央部を縦方向に横切るパワー
ライン、例えば接地電圧（Ｖｓｓ）用リードと電源電圧
（Ｖｃｃ）用リードを備える。そして、パワーラインは
ワイヤボンディングによりパッドに電気的に接続され
る。
リードフレームがある。このリードフレーム構造では、
信号伝達用リードの端部がチップの一定中央部分まで延
長される傍ら、チップの中央部を縦方向に横切るパワー
ライン、例えば接地電圧（Ｖｓｓ）用リードと電源電圧
（Ｖｃｃ）用リードを備える。そして、パワーラインは
ワイヤボンディングによりパッドに電気的に接続され
る。
【０００７】このような構造はチップの中央部に長く延
長された接地電圧（Ｖｓｓ）用リード、又は電源電圧
（Ｖｃｃ）用リードによりパワーが伝えられる。この電
源線は、チップ上に施されたマイクロ線幅の電源配線よ
り抵抗が少ないため動作速度を向上させることができる
長点を有する。
長された接地電圧（Ｖｓｓ）用リード、又は電源電圧
（Ｖｃｃ）用リードによりパワーが伝えられる。この電
源線は、チップ上に施されたマイクロ線幅の電源配線よ
り抵抗が少ないため動作速度を向上させることができる
長点を有する。
【０００８】一方、高集積半導体素子、例えば１ギガ規
模のＤＲＡＭの製造の際に、チップの大きさがあまり大
きいため一つのステッパーで作業が不可能な場合、一つ
のチップを二等分して５１２メガ規模のＤＲＡＭに制作
しなければならない必要が発生する。このような場合、
一側にある回路ブロックと他側にある回路ブロックに
は、例えば５１２メガ規模のＤＲＡＭがそれぞれ独立に
動作するようにするために、制御信号ラインとパワーラ
イン、入出力信号、アドレス信号が接続するパッド等が
独立して備えられる。
模のＤＲＡＭの製造の際に、チップの大きさがあまり大
きいため一つのステッパーで作業が不可能な場合、一つ
のチップを二等分して５１２メガ規模のＤＲＡＭに制作
しなければならない必要が発生する。このような場合、
一側にある回路ブロックと他側にある回路ブロックに
は、例えば５１２メガ規模のＤＲＡＭがそれぞれ独立に
動作するようにするために、制御信号ラインとパワーラ
イン、入出力信号、アドレス信号が接続するパッド等が
独立して備えられる。
【０００９】図１は、従来の技術で製造されたリードオ
ンチップリードフレームとチップを示す図であり、一つ
のチップ１０に二つの回路ブロックが具現され、左側パ
ッド（Ｐ１…Ｐｎ）は、左側回路ブロックの中央にそれ
ぞれ一列に配列され、右側パッド（Ｐ′１…Ｐ′ｎ）
は、右側回路ブロックの中央にそれぞれ一列に配列され
る。ここで左側パッドと右側パッドは、例えば５１２メ
ガ規模のそれぞれのＤＲＡＭが動作するように、信号ラ
インとパワーラインにそれぞれ独立して接続される。
ンチップリードフレームとチップを示す図であり、一つ
のチップ１０に二つの回路ブロックが具現され、左側パ
ッド（Ｐ１…Ｐｎ）は、左側回路ブロックの中央にそれ
ぞれ一列に配列され、右側パッド（Ｐ′１…Ｐ′ｎ）
は、右側回路ブロックの中央にそれぞれ一列に配列され
る。ここで左側パッドと右側パッドは、例えば５１２メ
ガ規模のそれぞれのＤＲＡＭが動作するように、信号ラ
インとパワーラインにそれぞれ独立して接続される。
【００１０】一方、左側パッドと右側パッドの隣接する
位置に左側リード（Ｌ１…Ｌｎ）と右側リード（Ｌ′１
…Ｌ′ｎ）の端部が位置されるようにし、リードの他側
端部はチップ１０の側面に取り出されるようにしたもの
である。
位置に左側リード（Ｌ１…Ｌｎ）と右側リード（Ｌ′１
…Ｌ′ｎ）の端部が位置されるようにし、リードの他側
端部はチップ１０の側面に取り出されるようにしたもの
である。
【００１１】図２は、従来の他の実施例により製造され
たリードオンチップリードフレームとチップを示す図で
ありチップ１０の中央領域にそれぞれ一列に左側パッド
（Ｐ１…Ｐｎ）と右側パッド（Ｐ′１…Ｐ′ｎ）が配置
され前記左側パッド（Ｐ１…Ｐｎ）と右側パッド（Ｐ′
１…Ｐ′ｎ）の近傍までチップ１０の左右側端部から延
長して備えられる多数の左側リード（Ｌ１…Ｌｎ）と右
側リード（Ｌ′１…Ｌ′ｎ）が配置され、リード（Ｌ
１）とリード（Ｌｎ）及びリード（Ｌ′１）とリード
（Ｌ′ｎ）は、チップ中央部の空きのスペースを通るパ
ワーラインに利用される配線２０，３０によりそれぞれ
接続されている。
たリードオンチップリードフレームとチップを示す図で
ありチップ１０の中央領域にそれぞれ一列に左側パッド
（Ｐ１…Ｐｎ）と右側パッド（Ｐ′１…Ｐ′ｎ）が配置
され前記左側パッド（Ｐ１…Ｐｎ）と右側パッド（Ｐ′
１…Ｐ′ｎ）の近傍までチップ１０の左右側端部から延
長して備えられる多数の左側リード（Ｌ１…Ｌｎ）と右
側リード（Ｌ′１…Ｌ′ｎ）が配置され、リード（Ｌ
１）とリード（Ｌｎ）及びリード（Ｌ′１）とリード
（Ｌ′ｎ）は、チップ中央部の空きのスペースを通るパ
ワーラインに利用される配線２０，３０によりそれぞれ
接続されている。
【００１２】図３は、図１及び図２に示すリードオンチ
ップリードフレームにチップを取り付け、ワイヤボンデ
ィングとモールディング工程を経て半導体素子パッケー
ジを形成したものを示す図であり、全体のリードが８６
個に形成されそれぞれのリード端部に用途が記されてい
る。即ち、パワーライン、例えば電源電圧（ＶＣＣ）用
リード（１，１８，６９，８６）、電源電圧（ＶＣＣ
ｑ）用リード（２，６，１０，１４，８１，８５，７
７，７３）、接地電圧（ＶＳＳ）用リード（１９，４
２，４５，６８）、接地電圧（ＶＳＳｑ）用リード
（３，７，１５，７２，７６，８０，８４）、制御信号
（例えば、ＣＡＳＬ，ＣＡＳＵ，ＷＥ，ＯＥ，ＲＡＳ）
用リード（２３，６４，２４，６９，２５，６２，２
６，６１）及び入出力信号（Ｉ／Ｏ ０乃至Ｉ／Ｏ
７）及び（Ｉ／Ｏ ８乃至Ｉ／Ｏ １５）用リード
（４，５…１６，１７及び７０，７１…８２，８３）及
びアドレス信号（Ａ０乃至Ａ１４）用リード（２７…４
１，４６…６０）がそれぞれ備えられるが、左右に対称
構造に形成されその結果リード数の多いことが判る。
ップリードフレームにチップを取り付け、ワイヤボンデ
ィングとモールディング工程を経て半導体素子パッケー
ジを形成したものを示す図であり、全体のリードが８６
個に形成されそれぞれのリード端部に用途が記されてい
る。即ち、パワーライン、例えば電源電圧（ＶＣＣ）用
リード（１，１８，６９，８６）、電源電圧（ＶＣＣ
ｑ）用リード（２，６，１０，１４，８１，８５，７
７，７３）、接地電圧（ＶＳＳ）用リード（１９，４
２，４５，６８）、接地電圧（ＶＳＳｑ）用リード
（３，７，１５，７２，７６，８０，８４）、制御信号
（例えば、ＣＡＳＬ，ＣＡＳＵ，ＷＥ，ＯＥ，ＲＡＳ）
用リード（２３，６４，２４，６９，２５，６２，２
６，６１）及び入出力信号（Ｉ／Ｏ ０乃至Ｉ／Ｏ
７）及び（Ｉ／Ｏ ８乃至Ｉ／Ｏ １５）用リード
（４，５…１６，１７及び７０，７１…８２，８３）及
びアドレス信号（Ａ０乃至Ａ１４）用リード（２７…４
１，４６…６０）がそれぞれ備えられるが、左右に対称
構造に形成されその結果リード数の多いことが判る。
【００１３】
【発明が解決しようとする課題】ところで、前述した従
来のリードオンチップリードフレームは、対称構造の独
立した２つ回路ブロックを備える構造を有する。そのた
め、対称構造のパッドとリードをそれぞれ備えなければ
ならず、パッケージ面積が大きくなる。
来のリードオンチップリードフレームは、対称構造の独
立した２つ回路ブロックを備える構造を有する。そのた
め、対称構造のパッドとリードをそれぞれ備えなければ
ならず、パッケージ面積が大きくなる。
【００１４】従って、本発明は、パッケージの面積の増
大を解消するために、一つのチップに対称的に二つの回
路ブロックが備えられる時、左右に同一機能を有する一
対のパッドにおいて共通に接続できるパッドを、一つの
リードに共通に連結するものであり、これによりパッケ
ージ面積を最少化するリードオンチップリードフレーム
を提供することを第１目的とする。
大を解消するために、一つのチップに対称的に二つの回
路ブロックが備えられる時、左右に同一機能を有する一
対のパッドにおいて共通に接続できるパッドを、一つの
リードに共通に連結するものであり、これによりパッケ
ージ面積を最少化するリードオンチップリードフレーム
を提供することを第１目的とする。
【００１５】本発明は、一つのチップに対称的に二つの
回路ブロックが備えられる時、左右に同一機能を有する
一対のパッドを一つのリードに共通に連結する構造のリ
ードオンチップリードフレームが適用された半導体素子
パッケージを提供することを第２目的とする。
回路ブロックが備えられる時、左右に同一機能を有する
一対のパッドを一つのリードに共通に連結する構造のリ
ードオンチップリードフレームが適用された半導体素子
パッケージを提供することを第２目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、一つのチップに独立した二つの回路ブロッ
クが備えられ、前記二つの回路ブロックの各々に設けら
れたパッドが前記チップの中心線を基準にして両側に対
称に配置されているチップを用いるリードオンチップリ
ードフレームにおいて、前記二つの回路ブロックの各々
に設けられたパワーライン、制御信号ライン及びアドレ
ス信号等の同一機能を有する一対のパッド等を、一本の
リードで共通にワイヤボンディングすることができるよ
うに、前記リードの端部が前記チップの中央部の前記一
対のパッド間まで延びており、前記リードの取り出し方
向が、隣接リード間において、前記チップの側縁部の一
側と他側との交互になるようになっており、前記二つの
回路ブロックの各々に設けられた、入出力信号が連結さ
れるパッドには、各々が独立して外側に取り出されるよ
うに独立的リードがワイヤボンディングされている。
に本発明は、一つのチップに独立した二つの回路ブロッ
クが備えられ、前記二つの回路ブロックの各々に設けら
れたパッドが前記チップの中心線を基準にして両側に対
称に配置されているチップを用いるリードオンチップリ
ードフレームにおいて、前記二つの回路ブロックの各々
に設けられたパワーライン、制御信号ライン及びアドレ
ス信号等の同一機能を有する一対のパッド等を、一本の
リードで共通にワイヤボンディングすることができるよ
うに、前記リードの端部が前記チップの中央部の前記一
対のパッド間まで延びており、前記リードの取り出し方
向が、隣接リード間において、前記チップの側縁部の一
側と他側との交互になるようになっており、前記二つの
回路ブロックの各々に設けられた、入出力信号が連結さ
れるパッドには、各々が独立して外側に取り出されるよ
うに独立的リードがワイヤボンディングされている。
【００１７】
【００１８】
【００１９】
【作用】本発明は一つのチップについて対称的に二つの
回路ブロックが備えられるとき、左右に対称的に備えら
れる、例えばパワーラインとアドレス信号及び制御信号
が入力される一対のパッドを、それぞれ一つのリードに
ワイヤボンディングするようリードフレームのリードを
長く延長されるよう備える。
回路ブロックが備えられるとき、左右に対称的に備えら
れる、例えばパワーラインとアドレス信号及び制御信号
が入力される一対のパッドを、それぞれ一つのリードに
ワイヤボンディングするようリードフレームのリードを
長く延長されるよう備える。
【００２０】そして、独立した二つの回路ブロックに対
して両側で独立的に連結する入出力信号（Ｉ／Ｏ）用リ
ードをさらに備えることにより、二つの回路ブロックを
有するチップを一つの回路素子のように用いることがで
きるだけでなく、リードの数を大幅に低減させてパッケ
ージ面積を最少化することができる。
して両側で独立的に連結する入出力信号（Ｉ／Ｏ）用リ
ードをさらに備えることにより、二つの回路ブロックを
有するチップを一つの回路素子のように用いることがで
きるだけでなく、リードの数を大幅に低減させてパッケ
ージ面積を最少化することができる。
【００２１】
【発明の実施の形態】以下、添付の図面を参照して本発
明の一実施形態であるリードオンチップリードフレーム
およびこれを用いた半導体素子のパッケージを詳しく説
明することにする。
明の一実施形態であるリードオンチップリードフレーム
およびこれを用いた半導体素子のパッケージを詳しく説
明することにする。
【００２２】図４は、本発明の一実施形態であるリード
オンチップリードフレームを示すものであり、このリー
ドオンチップリードフレームは、左右にそれぞれ独立し
た二つの回路ブロックを搭載するのに適している。
オンチップリードフレームを示すものであり、このリー
ドオンチップリードフレームは、左右にそれぞれ独立し
た二つの回路ブロックを搭載するのに適している。
【００２３】チップ１０の中央から左右にそれぞれ一列
に備えられる左側パッド（Ｐ１…Ｐｎ）と右側パッド
（Ｐ′１…Ｐ′ｎ）が位置する。ここで、左側パッドと
右側パッドは、例えば５１２メガ規模のＤＲＡＭである
それぞれの回路ブロックに設けられたものであり、パワ
ーライン（例えばＶＣＣ，ＶＣＣｑ，ＶＳＳｑ，ＶＳ
Ｓ）と制御信号（例えば、ＣＡＳＬ，ＣＡＳＵ，ＷＥ，
ＯＥ，ＲＡＳ）と、入出力信号（Ｉ／Ｏ）と、アドレス
信号（Ａ０−Ａ１４）とが連結されるパッドが備えられ
る。
に備えられる左側パッド（Ｐ１…Ｐｎ）と右側パッド
（Ｐ′１…Ｐ′ｎ）が位置する。ここで、左側パッドと
右側パッドは、例えば５１２メガ規模のＤＲＡＭである
それぞれの回路ブロックに設けられたものであり、パワ
ーライン（例えばＶＣＣ，ＶＣＣｑ，ＶＳＳｑ，ＶＳ
Ｓ）と制御信号（例えば、ＣＡＳＬ，ＣＡＳＵ，ＷＥ，
ＯＥ，ＲＡＳ）と、入出力信号（Ｉ／Ｏ）と、アドレス
信号（Ａ０−Ａ１４）とが連結されるパッドが備えられ
る。
【００２４】一方、本発明によるリードオンチップリー
ドフレームのリードは、選択的に左右に備えられる同一
機能を有する一対のパッドが一つのリードに共通にワイ
ヤボンディングされるよう長く延長して備えられ、隣接
したリード等から一つは左側に取り出され、他の一つは
右側に取り出されるよう備える。
ドフレームのリードは、選択的に左右に備えられる同一
機能を有する一対のパッドが一つのリードに共通にワイ
ヤボンディングされるよう長く延長して備えられ、隣接
したリード等から一つは左側に取り出され、他の一つは
右側に取り出されるよう備える。
【００２５】ここで共通にリードに接続さえる一対のパ
ッドには、パワーライン（例えばＶＣＣ，ＶＣＣｑ，Ｖ
ＳＳｑ，ＶＳＳ）と連結されるもの、制御信号（例え
ば、ＣＡＳＬ，ＣＡＳＵ，ＷＥ，ＯＥ，ＲＡＳ）と連結
されるもの、およびアドレス信号（Ａ０−Ａ１４）と連
結されるものが含まれる。入出力信号（Ｉ／Ｏ）が連結
されるパッドに対しては、それぞれ独立に取り出される
リードが備えられる。
ッドには、パワーライン（例えばＶＣＣ，ＶＣＣｑ，Ｖ
ＳＳｑ，ＶＳＳ）と連結されるもの、制御信号（例え
ば、ＣＡＳＬ，ＣＡＳＵ，ＷＥ，ＯＥ，ＲＡＳ）と連結
されるもの、およびアドレス信号（Ａ０−Ａ１４）と連
結されるものが含まれる。入出力信号（Ｉ／Ｏ）が連結
されるパッドに対しては、それぞれ独立に取り出される
リードが備えられる。
【００２６】図４では、左側に取り出される左側リード
（Ｌ１，Ｌ３，Ｌ５，…Ｌｎ−３，Ｌｎ−１）は、左右
にある奇数番目パッドと関連付けられ、右側に取り出さ
れる右側リード（Ｌ２，Ｌ４，Ｌ６…Ｌｎ−２，Ｌｎ）
は左右にある偶数番目のパッドと関連付けられている。
（Ｌ１，Ｌ３，Ｌ５，…Ｌｎ−３，Ｌｎ−１）は、左右
にある奇数番目パッドと関連付けられ、右側に取り出さ
れる右側リード（Ｌ２，Ｌ４，Ｌ６…Ｌｎ−２，Ｌｎ）
は左右にある偶数番目のパッドと関連付けられている。
【００２７】図５は、図４に示すリードオンチップリー
ドフレームのリードとチップのパッドをワイヤボンディ
ングした後、モールディング工程で半導体素子のパッケ
ージを形成したものを示す平面図である。
ドフレームのリードとチップのパッドをワイヤボンディ
ングした後、モールディング工程で半導体素子のパッケ
ージを形成したものを示す平面図である。
【００２８】それぞれのリード端部にはリードの用途を
記載してあり、全体リード数が５６個と従来のパッケー
ジより多く減少したことを表し、ここでリード端部に記
されたＮＣ（ｎｏｔ ｃｏｎｎｅｃｔｉｏｎ）は使用し
ないリードを意味する。
記載してあり、全体リード数が５６個と従来のパッケー
ジより多く減少したことを表し、ここでリード端部に記
されたＮＣ（ｎｏｔ ｃｏｎｎｅｃｔｉｏｎ）は使用し
ないリードを意味する。
【００２９】即ち、本発明はパワーライン（ＶＣＣ，Ｖ
ＣＣｑ，ＶＳＳ，ＶＳＳｑ）と制御信号（ＬＣＡＳ（Ｌ
ｏｗ ＣＡＳ），ＵＣＡＳ（Ｕｐｐｅｒ ＣＡＳ），Ｗ
Ｅ，ＯＥ（Ｏｕｔｐｕｔ Ｅｎａｂ１ｅ），ＲＡＳ）と
アドレス信号（Ａ０−Ａ４）とが印加される一対のパッ
ドは、一つのリードにそれぞれワイヤボンディングで接
続され、左側の入出力信号（Ｉ／Ｏ ０乃至Ｉ／Ｏ
７）と右側の入出力信号（Ｉ／Ｏ ８乃至Ｉ／Ｏ １
５）が印加されるパッドは、一つのリードに共通にワイ
ヤボンディングせず独立した一つのリードにそれぞれワ
イヤボンディングするものである。
ＣＣｑ，ＶＳＳ，ＶＳＳｑ）と制御信号（ＬＣＡＳ（Ｌ
ｏｗ ＣＡＳ），ＵＣＡＳ（Ｕｐｐｅｒ ＣＡＳ），Ｗ
Ｅ，ＯＥ（Ｏｕｔｐｕｔ Ｅｎａｂ１ｅ），ＲＡＳ）と
アドレス信号（Ａ０−Ａ４）とが印加される一対のパッ
ドは、一つのリードにそれぞれワイヤボンディングで接
続され、左側の入出力信号（Ｉ／Ｏ ０乃至Ｉ／Ｏ
７）と右側の入出力信号（Ｉ／Ｏ ８乃至Ｉ／Ｏ １
５）が印加されるパッドは、一つのリードに共通にワイ
ヤボンディングせず独立した一つのリードにそれぞれワ
イヤボンディングするものである。
【００３０】本発明により製造された半導体素子パッケ
ージは、一つのチップに二つの独立した回路ブロックが
具現されているが、実際の動作上においては、一つの回
路素子のように動作可能である。何故かといえば、入出
力信号が左右に存在する回路ブロック中の一つを選択し
アドレスを入出力することができるためである。
ージは、一つのチップに二つの独立した回路ブロックが
具現されているが、実際の動作上においては、一つの回
路素子のように動作可能である。何故かといえば、入出
力信号が左右に存在する回路ブロック中の一つを選択し
アドレスを入出力することができるためである。
【００３１】図６は、本発明により製造されるリードオ
ンチップリードフレームを適用する高集積半導体素子
が、例えば１ギガ規模のＤＲＡＭの場合にチップの左右
に二つの回路ブロック（１００，２００）が備えられ、
それぞれの回路ブロック（１００，２００）には独立的
に５１２メガ規模のＤＲＡＭ（６４Ｍ×８）の素子が形
成される。前記ブロック（１００，２００）の中央部に
パッドが一列に備えられることを示す。
ンチップリードフレームを適用する高集積半導体素子
が、例えば１ギガ規模のＤＲＡＭの場合にチップの左右
に二つの回路ブロック（１００，２００）が備えられ、
それぞれの回路ブロック（１００，２００）には独立的
に５１２メガ規模のＤＲＡＭ（６４Ｍ×８）の素子が形
成される。前記ブロック（１００，２００）の中央部に
パッドが一列に備えられることを示す。
【００３２】本発明は、１ギガ規模のＤＲＡＭ級だけで
なくそれ以上の高集積素子、又はそれ以下の集積度を有
する素子にも適用できる。
なくそれ以上の高集積素子、又はそれ以下の集積度を有
する素子にも適用できる。
【００３３】
【発明の効果】本発明は、独立した二つ又はそれ以上の
回路ブロックを有するチップを用い、チップに備えられ
るパッドのうち共通に接続できるパッドを一つのリード
に接続することにより、リードが占める面積を最少化し
てパッケージの面積を最少化できる。
回路ブロックを有するチップを用い、チップに備えられ
るパッドのうち共通に接続できるパッドを一つのリード
に接続することにより、リードが占める面積を最少化し
てパッケージの面積を最少化できる。
【００３４】さらに、一つのチップを一つのブロックで
構成する場合、一部分の素子の不良によりチップ全体を
用いることができない問題があるが、一つのチップを互
いに分離した複数の独立の回路ブロックで具現する場
合、一側のブロックが不良であっても他側のブロックは
使用が可能である。それにより、素子の歩留りを向上さ
せることができる。
構成する場合、一部分の素子の不良によりチップ全体を
用いることができない問題があるが、一つのチップを互
いに分離した複数の独立の回路ブロックで具現する場
合、一側のブロックが不良であっても他側のブロックは
使用が可能である。それにより、素子の歩留りを向上さ
せることができる。
【００３５】併せて、本発明の好ましい実施形態は例示
の目的のため開示されたものであり、当業者であれば本
発明の思想と範囲内に存在する多様な修正、変更、付加
等が可能なはずであり、このような修正、変更等は以下
の特許請求の範囲に属するものと見なすべきである。
の目的のため開示されたものであり、当業者であれば本
発明の思想と範囲内に存在する多様な修正、変更、付加
等が可能なはずであり、このような修正、変更等は以下
の特許請求の範囲に属するものと見なすべきである。
【図１】従来のリードオンチップ（Ｌｅａｄ Ｏｎ Ｃ
ｈｉｐ）リードフレームを示す図。
ｈｉｐ）リードフレームを示す図。
【図２】従来のさらに他のリードオンチップリードフレ
ームを示す図。
ームを示す図。
【図３】従来のリードオンチップリードフレームが用い
られた半導体素子のパッケージを示す図。
られた半導体素子のパッケージを示す図。
【図４】本発明の一実施形態であるリードオンチップリ
ードフレームを示す図。
ードフレームを示す図。
【図５】本発明の一実施形態であるリードオンチップリ
ードフレームが用いられた半導体素子のパッケージを形
成したものを示す図。
ードフレームが用いられた半導体素子のパッケージを形
成したものを示す図。
【図６】一つのチップに左右に独立した回路ブロックが
備えられたものを示す図。
備えられたものを示す図。
Ｌ１・・・Ｌｎ３，Ｌ′１・・・Ｌ′ｎ…リード Ｐ１・・・Ｐｎ，Ｐ′１・・・Ｐ′１ｎ…パッド １０…一つのチップ １００，２００…回路ブロック
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−232328（ＪＰ，Ａ) 特開 平５−251495（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50
Claims (2)
- 【請求項１】 一つのチップに独立した二つの回路ブロ
ックが備えられ、前記二つの回路ブロックの各々に設け
られたパッドが前記チップの中心線を基準にして両側に
対称に配置されているチップを用いるリードオンチップ
リードフレームにおいて、 前記二つの回路ブロックの各々に設けられたパワーライ
ン、制御信号ライン及びアドレス信号等の同一機能を有
する一対のパッド等を、一本のリードで共通にワイヤボ
ンディングすることができるように、前記リードの端部
が前記チップの中央部の前記一対のパッド間まで延びて
おり、 前記リードが、隣接リード間において、前記チップの一
側側縁部からと他側側縁部からの交互に取り出されるよ
うになっており、 前記二つの回路ブロックの各々に設けられた、入出力信
号が連結されるパッドには、各々が独立して外側に取り
出されるように独立的リードがワイヤボンディングされ
ていることを特徴とするリードオンチップリードフレー
ム。 - 【請求項２】 一つのチップに独立した二つの回路ブロ
ックが備えられ、前記二つの回路ブロックの各々に設け
られたパッドが前記チップの中心線を基準にして両側に
対称に配置されているチップを用いるリードオンチップ
リードフレームが装着された半導体素子パッケージにお
いて、 該リードオンチップリードフレームが、 前記二つの回路ブロックの各々に設けられたパワーライ
ン、制御信号ライン及びアドレス信号等の同一機能を有
する一対のパッド等を、一本のリードで共通にワイヤボ
ンディングすることができるように、前記リードの端部
が前記チップの中央部の前記一対のパッド間まで延びて
おり、 前記リードが、隣接リード間において、前記チップの一
側側縁部からと他側側縁部からの交互に取り出されるよ
うになっており、 前記二つの回路ブロックの各々に設けられた、入出力信
号が連結されるパッドには、各々が独立して外側に取り
出されるように独立的リードがワイヤボンディングされ
ており、 前記二つの回路ブロック中で選択的に一つを用いること
ができることを特徴とする半導体素子パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023268A KR100224770B1 (ko) | 1996-06-24 | 1996-06-24 | 리드 온 칩 리드프레임 및 이를 이용한 반도체 소자 패키지 |
| KR96-23268 | 1996-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056123A JPH1056123A (ja) | 1998-02-24 |
| JP2866362B2 true JP2866362B2 (ja) | 1999-03-08 |
Family
ID=19463073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9155161A Expired - Fee Related JP2866362B2 (ja) | 1996-06-24 | 1997-06-12 | リードオンチップリードフレーム及びこれを用いた半導体素子のパッケージ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5907186A (ja) |
| JP (1) | JP2866362B2 (ja) |
| KR (1) | KR100224770B1 (ja) |
| CN (1) | CN1073283C (ja) |
| TW (1) | TW384533B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427541B1 (ko) * | 1997-06-30 | 2004-07-19 | 주식회사 하이닉스반도체 | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 |
| US6268643B1 (en) * | 1997-12-22 | 2001-07-31 | Texas Instruments Incorporated | Lead frame device for delivering electrical power to a semiconductor die |
| US6534861B1 (en) | 1999-11-15 | 2003-03-18 | Substrate Technologies Incorporated | Ball grid substrate for lead-on-chip semiconductor package |
| KR100381892B1 (ko) * | 1999-11-24 | 2003-04-26 | 삼성전자주식회사 | 듀얼-리드 타입 정방형 반도체 패키지 및 그를 사용한양면 실장형 메모리 모듈 |
| US6445603B1 (en) | 2000-08-21 | 2002-09-03 | Micron Technology, Inc. | Architecture, package orientation and assembly of memory devices |
| US6541849B1 (en) * | 2000-08-25 | 2003-04-01 | Micron Technology, Inc. | Memory device power distribution |
| US6275446B1 (en) | 2000-08-25 | 2001-08-14 | Micron Technology, Inc. | Clock generation circuits and methods |
| US8174099B2 (en) * | 2008-08-13 | 2012-05-08 | Atmel Corporation | Leadless package with internally extended package leads |
| TWI539565B (zh) * | 2014-01-29 | 2016-06-21 | 森富科技股份有限公司 | 記憶體與記憶體球位焊墊之佈局方法 |
| TW201530726A (zh) * | 2014-01-29 | 2015-08-01 | Eorex Corp | 記憶體與記憶體儲存裝置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365113A (en) * | 1987-06-30 | 1994-11-15 | Hitachi, Ltd. | Semiconductor device |
| KR0158868B1 (ko) * | 1988-09-20 | 1998-12-01 | 미다 가쓰시게 | 반도체장치 |
| JPH039407A (ja) * | 1989-06-06 | 1991-01-17 | Fujitsu Ten Ltd | 制御装置の検査方式 |
| JP2567961B2 (ja) * | 1989-12-01 | 1996-12-25 | 株式会社日立製作所 | 半導体装置及びリ−ドフレ−ム |
| US5229329A (en) * | 1991-02-28 | 1993-07-20 | Texas Instruments, Incorporated | Method of manufacturing insulated lead frame for integrated circuits |
| US5250840A (en) * | 1992-02-24 | 1993-10-05 | Samsung Electronics Co., Ltd. | Semiconductor lead frame with a chip having bonding pads in a cross arrangement |
| DE69322334T2 (de) * | 1992-09-09 | 1999-06-02 | Texas Instruments Inc., Dallas, Tex. | Leiterrahmen mit reduzierter Kapazitanz für Leiter-auf-Chip-Packung |
-
1996
- 1996-06-24 KR KR1019960023268A patent/KR100224770B1/ko not_active IP Right Cessation
-
1997
- 1997-05-24 TW TW086107041A patent/TW384533B/zh not_active IP Right Cessation
- 1997-05-27 US US08/863,307 patent/US5907186A/en not_active Expired - Lifetime
- 1997-06-12 JP JP9155161A patent/JP2866362B2/ja not_active Expired - Fee Related
- 1997-06-24 CN CN97111828A patent/CN1073283C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1170235A (zh) | 1998-01-14 |
| CN1073283C (zh) | 2001-10-17 |
| KR100224770B1 (ko) | 1999-10-15 |
| US5907186A (en) | 1999-05-25 |
| KR980006563A (ko) | 1998-03-30 |
| JPH1056123A (ja) | 1998-02-24 |
| TW384533B (en) | 2000-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0461639B1 (en) | Plastic-molded-type semiconductor device | |
| US6212089B1 (en) | Semiconductor memory device and defect remedying method thereof | |
| JP3299342B2 (ja) | 半導体メモリモジュール | |
| US20040145042A1 (en) | Semiconductor device | |
| US20020140091A1 (en) | Dual die memory | |
| JP2866362B2 (ja) | リードオンチップリードフレーム及びこれを用いた半導体素子のパッケージ | |
| JP2647023B2 (ja) | 半導体記憶装置 | |
| US6509632B1 (en) | Method of fabricating a redundant pinout configuration for signal enhancement in an IC package | |
| EP0533589B1 (en) | A semiconductor device | |
| US6587892B2 (en) | Method of reducing data communication time | |
| JP2985479B2 (ja) | 半導体メモリおよび半導体メモリモジュール | |
| JP2996324B2 (ja) | 半導体集積回路装置 | |
| USRE44699E1 (en) | Semiconductor integrated circuit having pads layout for increasing signal integrity and reducing chip size | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JPH047867A (ja) | 半導体装置及びその製造方法 | |
| JPH0763066B2 (ja) | 半導体装置 | |
| KR100552654B1 (ko) | 칩 상에서 평면적으로 비사각형의 메모리 뱅크를 갖는반도체 메모리 장치 | |
| JPS6140053A (ja) | 半導体装置 | |
| JP2748940B2 (ja) | 樹脂封止型半導体装置 | |
| JPH04284636A (ja) | 半導体装置 | |
| KR0129004Y1 (ko) | 리드 프레임 | |
| JPS62158359A (ja) | 半導体装置 | |
| JPH0358544B2 (ja) | ||
| JPH03250637A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装構造 | |
| JPH0521691A (ja) | 半導体装置及びその組立方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |