JP2858976B2 - 交差偏波干渉除去器 - Google Patents
交差偏波干渉除去器Info
- Publication number
- JP2858976B2 JP2858976B2 JP4593791A JP4593791A JP2858976B2 JP 2858976 B2 JP2858976 B2 JP 2858976B2 JP 4593791 A JP4593791 A JP 4593791A JP 4593791 A JP4593791 A JP 4593791A JP 2858976 B2 JP2858976 B2 JP 2858976B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- converter
- tap coefficient
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、互いに直交する２つの
偏波を利用する直交偏波ディジタル無線通信方式で用い
られる交差偏波干渉除去器に利用する。
偏波を利用する直交偏波ディジタル無線通信方式で用い
られる交差偏波干渉除去器に利用する。
【０００２】特に、全ディジタル化交差偏波干渉除去器
の高速化手段に関する。
の高速化手段に関する。
【０００３】
【発明が解決しようとする課題】周知のように、ディジ
タル無線通信では、周波数の利用効率を高めるために同
一周波数の互いに直交する２偏波（例えば水平偏波と垂
直偏波、右旋円偏波と左旋円偏波等）を使用する直交偏
波通信方式が実用化されている。そして、直交偏波を用
いる場合に、降雨時の雨滴など媒質の異放性に起因して
交差偏波干渉が発生すると、回線品質が著しく劣化する
ので、この交差偏波干渉を除去する交差偏波干渉除去器
が開発され実用に供されている。
タル無線通信では、周波数の利用効率を高めるために同
一周波数の互いに直交する２偏波（例えば水平偏波と垂
直偏波、右旋円偏波と左旋円偏波等）を使用する直交偏
波通信方式が実用化されている。そして、直交偏波を用
いる場合に、降雨時の雨滴など媒質の異放性に起因して
交差偏波干渉が発生すると、回線品質が著しく劣化する
ので、この交差偏波干渉を除去する交差偏波干渉除去器
が開発され実用に供されている。
【０００４】交差偏波干渉除去器はトランスバーサルフ
ィルタを用いて構成される。周知のように、トランスバ
ーサルフィルタには中間周波数（ＩＦ）帯で構成される
ものと、ベースバンドで構成されるものとがある。ま
た、ベースバンドで構成されるトランスバーサルフィル
タには、アナログ遅延線とアナログ積分器を用いるアナ
ログ形と、遅延回路にシフトレジスタを用い積分器とし
てアップダウンカウンタを用いるディジタル形とがある
が、装置の小形化、低消費電力化や無調整化等を企画し
てディジタル形が実用化されてきている。図４は、ディ
ジタル形の交差偏波干渉除去器の構成例を示す。
ィルタを用いて構成される。周知のように、トランスバ
ーサルフィルタには中間周波数（ＩＦ）帯で構成される
ものと、ベースバンドで構成されるものとがある。ま
た、ベースバンドで構成されるトランスバーサルフィル
タには、アナログ遅延線とアナログ積分器を用いるアナ
ログ形と、遅延回路にシフトレジスタを用い積分器とし
てアップダウンカウンタを用いるディジタル形とがある
が、装置の小形化、低消費電力化や無調整化等を企画し
てディジタル形が実用化されてきている。図４は、ディ
ジタル形の交差偏波干渉除去器の構成例を示す。
【０００５】図４で、この交差偏波干渉除去器は、基本
的には、自偏波側復調系（入力端子１、復調器101 およ
びＡＤ変換器103)と、異偏波側復調系 (入力端子２、復
調器102 およびＡＤ変換器104)と、遅延回路118 と、減
算器105 と、トランスバーサルフィルタ106 と、タップ
係数制御器107 と、出力端子３とで構成される。自偏波
側ＩＦ信号は入力端子１を介した復調器101 で同期検波
されてアナログベースバンド信号になり、さらにＡＤ変
換器103 で標本および量子化されて復調ディジタル信号
になり、遅延回路118 を通りトランスバーサルフィルタ
出力信号と時間合わせを行い、減算器105 の一方の入力
になる。また異偏波側ＩＦ信号は入力端子２を介した復
調器102 で同期検波されてアナログベースバンド信号に
なり、さらにＡＤ変換器104 で標本および量子化されて
復調ディジタル信号になり、トランスバーサルフィルタ
106 およびタップ係数制御器107 に制御信号として供給
される。タップ係数制御器107 では、減算器105 の出力
ディジタル信号のうちの誤差情報信号と異偏波側のＡＤ
変換器104 の出力ディジタル信号のうちの識別情報信号
(極性信号) とを受け、両信号の相関をとることによっ
てタップ係数制御信号を発生し、トランスバーサルフィ
ルタ106 のタップ係数を制御する。トランスバーサルフ
ィルタ106 では、異偏波側のＡＤ変換器104 の出力ディ
ジタル信号とタップ係数制御器107 の出力タップ係数信
号とを受けて自偏波側に漏れ込んだ異偏波側の信号成分
と同一の振幅およひ位相特性を持つ交差偏波干渉補償信
号を生成し、それを減算器105 の他方の入力に与える。
減算器105 では、両入力信号間でのディジタル減算処理
を行い、交差偏波干渉を除去した自偏波側復調データ信
号を出力端子３に出力する。このように、従来の交差偏
波干渉補償器では入力する復調ディジタル信号の各タイ
ムスロットごとに各タップ係数を制御し、交差偏波干渉
を除去している。
的には、自偏波側復調系（入力端子１、復調器101 およ
びＡＤ変換器103)と、異偏波側復調系 (入力端子２、復
調器102 およびＡＤ変換器104)と、遅延回路118 と、減
算器105 と、トランスバーサルフィルタ106 と、タップ
係数制御器107 と、出力端子３とで構成される。自偏波
側ＩＦ信号は入力端子１を介した復調器101 で同期検波
されてアナログベースバンド信号になり、さらにＡＤ変
換器103 で標本および量子化されて復調ディジタル信号
になり、遅延回路118 を通りトランスバーサルフィルタ
出力信号と時間合わせを行い、減算器105 の一方の入力
になる。また異偏波側ＩＦ信号は入力端子２を介した復
調器102 で同期検波されてアナログベースバンド信号に
なり、さらにＡＤ変換器104 で標本および量子化されて
復調ディジタル信号になり、トランスバーサルフィルタ
106 およびタップ係数制御器107 に制御信号として供給
される。タップ係数制御器107 では、減算器105 の出力
ディジタル信号のうちの誤差情報信号と異偏波側のＡＤ
変換器104 の出力ディジタル信号のうちの識別情報信号
(極性信号) とを受け、両信号の相関をとることによっ
てタップ係数制御信号を発生し、トランスバーサルフィ
ルタ106 のタップ係数を制御する。トランスバーサルフ
ィルタ106 では、異偏波側のＡＤ変換器104 の出力ディ
ジタル信号とタップ係数制御器107 の出力タップ係数信
号とを受けて自偏波側に漏れ込んだ異偏波側の信号成分
と同一の振幅およひ位相特性を持つ交差偏波干渉補償信
号を生成し、それを減算器105 の他方の入力に与える。
減算器105 では、両入力信号間でのディジタル減算処理
を行い、交差偏波干渉を除去した自偏波側復調データ信
号を出力端子３に出力する。このように、従来の交差偏
波干渉補償器では入力する復調ディジタル信号の各タイ
ムスロットごとに各タップ係数を制御し、交差偏波干渉
を除去している。
【０００６】
【発明が解決しようとする課題】しかし、前述した従来
の交差偏波干渉除去器では、復調ディジタル信号の各タ
イムスロットごとにタップ調整するようにしているの
で、扱えるデータ信号の伝送速度の上限は制御回路であ
るタップ係数制御器やトランスバーサルフィルタの乗加
算回路を構成するＩＣ（集積回路）またはＬＳＩ（大規
模集積回路）の最高動作速度で規定されることになる。
すなわち、高速化の趨勢にあるディジタル通信では、Ｉ
ＣやＬＳＩの最高動作速度よりも高い変調速度を持つシ
ステムが出現するに至っており、このようなシステムで
は従来のディジタル化交差偏波干渉除去器は適用できな
い。したがって、このような場合に従来では例えばタッ
プ係数制御器の積分回路をトランジスタ等で構成し、ア
ナログ回路を一部に含む交差偏波干渉除去器で対処する
ようにしている。しかし、これではディジタル化交差偏
波干渉補償器の特徴である小形化、低消費電力化や無調
整化等を達成できない。
の交差偏波干渉除去器では、復調ディジタル信号の各タ
イムスロットごとにタップ調整するようにしているの
で、扱えるデータ信号の伝送速度の上限は制御回路であ
るタップ係数制御器やトランスバーサルフィルタの乗加
算回路を構成するＩＣ（集積回路）またはＬＳＩ（大規
模集積回路）の最高動作速度で規定されることになる。
すなわち、高速化の趨勢にあるディジタル通信では、Ｉ
ＣやＬＳＩの最高動作速度よりも高い変調速度を持つシ
ステムが出現するに至っており、このようなシステムで
は従来のディジタル化交差偏波干渉除去器は適用できな
い。したがって、このような場合に従来では例えばタッ
プ係数制御器の積分回路をトランジスタ等で構成し、ア
ナログ回路を一部に含む交差偏波干渉除去器で対処する
ようにしている。しかし、これではディジタル化交差偏
波干渉補償器の特徴である小形化、低消費電力化や無調
整化等を達成できない。
【０００７】本発明は、このような欠点を除去するもの
で、複数のトランスバーサルフィルタを並列的に動作さ
せ、個々のトランスバーサルフィルタの動作速度のＮ倍
の伝送速度を持つ復調ディジタル信号の交差偏波干渉除
去をなし得る全ディジタル化構成の交差偏波干渉除去器
を提供することを目的とする。
で、複数のトランスバーサルフィルタを並列的に動作さ
せ、個々のトランスバーサルフィルタの動作速度のＮ倍
の伝送速度を持つ復調ディジタル信号の交差偏波干渉除
去をなし得る全ディジタル化構成の交差偏波干渉除去器
を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、自変調側復調
器で同期検波されたアナログベースバンド信号を識別す
る第一のＡＤ変換器と、異変調側復調器で同期検波され
たアナログベースバンド信号を識別する第二のＡＤ変換
器とを備えた交差偏波干渉除去器において、上記自変調
側復調器が生成するクロック信号をＮ分周するＮ分周器
と、上記第二のＡＤ変換器の出力する信号を入力信号と
する第一のトランスバーサルフィルタと、上記第二のＡ
Ｄ変換器の出力する信号を１ビット宛順次遅延した（Ｎ
−１）個の遅延信号を生成する第一の遅延回路と、上記
第一の遅延回路の出力する（Ｎ−１）個の遅延信号を入
力信号とする（Ｎ−１）個の第二のトランスバーサルフ
ィルタと、上記第一および第二のトランスバーサルフィ
ルタの出力信号を受けて直列信号に変換する並列直列変
換器と、上記第一のＡＤ変換器の出力する信号を１ビッ
ト宛順次遅延し上記並列直列変換器の出力信号との時間
合わせを行う第二の遅延回路と、この第二の遅延回路の
出力する信号と上記並列直列変換器の出力する信号とを
入力とする減算器と、上記減算器の出力する信号のうち
の誤差情報信号と上記第二のＡＤ変換器の出力する信号
のうちの識別情報信号とを受け、上記Ｎ分周器の出力す
るクロック信号に応じてラッチする第一および第二のラ
ッチ回路と、上記第一のラッチ回路の出力する信号に応
じてタップ係数信号を生成し上記第一のトランスバーサ
ルフィルタに与える第一のタップ係数制御器と、上記第
二のラッチ回路の出力するに応じてタップ係数信号を生
成し上記第二のトランスバーサルフィルタに与える第二
のタップ係数制御器とを備えたことを特徴とする。
器で同期検波されたアナログベースバンド信号を識別す
る第一のＡＤ変換器と、異変調側復調器で同期検波され
たアナログベースバンド信号を識別する第二のＡＤ変換
器とを備えた交差偏波干渉除去器において、上記自変調
側復調器が生成するクロック信号をＮ分周するＮ分周器
と、上記第二のＡＤ変換器の出力する信号を入力信号と
する第一のトランスバーサルフィルタと、上記第二のＡ
Ｄ変換器の出力する信号を１ビット宛順次遅延した（Ｎ
−１）個の遅延信号を生成する第一の遅延回路と、上記
第一の遅延回路の出力する（Ｎ−１）個の遅延信号を入
力信号とする（Ｎ−１）個の第二のトランスバーサルフ
ィルタと、上記第一および第二のトランスバーサルフィ
ルタの出力信号を受けて直列信号に変換する並列直列変
換器と、上記第一のＡＤ変換器の出力する信号を１ビッ
ト宛順次遅延し上記並列直列変換器の出力信号との時間
合わせを行う第二の遅延回路と、この第二の遅延回路の
出力する信号と上記並列直列変換器の出力する信号とを
入力とする減算器と、上記減算器の出力する信号のうち
の誤差情報信号と上記第二のＡＤ変換器の出力する信号
のうちの識別情報信号とを受け、上記Ｎ分周器の出力す
るクロック信号に応じてラッチする第一および第二のラ
ッチ回路と、上記第一のラッチ回路の出力する信号に応
じてタップ係数信号を生成し上記第一のトランスバーサ
ルフィルタに与える第一のタップ係数制御器と、上記第
二のラッチ回路の出力するに応じてタップ係数信号を生
成し上記第二のトランスバーサルフィルタに与える第二
のタップ係数制御器とを備えたことを特徴とする。
【０００９】ここで、上記第一および第二トランスバー
サルフィルタは、（２Ｍ＋１）個（Ｍは１以上の自然
数）のタップ出力を上記分周器の出力するクロック信号
に応じて保持出力するラッチ回路と、このラッチ回路の
出力する信号とタップ係数信号との乗算し、この結果を
加算して交差偏波干渉除去信号を生成する乗加算器とを
備えても良い。
サルフィルタは、（２Ｍ＋１）個（Ｍは１以上の自然
数）のタップ出力を上記分周器の出力するクロック信号
に応じて保持出力するラッチ回路と、このラッチ回路の
出力する信号とタップ係数信号との乗算し、この結果を
加算して交差偏波干渉除去信号を生成する乗加算器とを
備えても良い。
【００１０】
【作用】本発明では、異偏波側復調器の受信信号につい
ての復調ベースバンド信号に対応じてＮ個のトランスバ
ーサルフィルタを配設し、それらをＮ分周したクロック
信号でもって並列的に動作させる。その結果、個々のト
ランスバーサルフィルタの動作速度のＮ倍の伝送速度を
もつデータ信号の交差偏波干渉を除去することができ
る。ここに、トランスバーサルフィルタの各タイムスロ
ットごとの動作は従来のトランスバーサルフィルタと同
じであるからこの並列処理形交差偏波干渉除去器は従来
の交差偏波干渉除去器と同等の交差偏波干渉除去能力を
具備している。
ての復調ベースバンド信号に対応じてＮ個のトランスバ
ーサルフィルタを配設し、それらをＮ分周したクロック
信号でもって並列的に動作させる。その結果、個々のト
ランスバーサルフィルタの動作速度のＮ倍の伝送速度を
もつデータ信号の交差偏波干渉を除去することができ
る。ここに、トランスバーサルフィルタの各タイムスロ
ットごとの動作は従来のトランスバーサルフィルタと同
じであるからこの並列処理形交差偏波干渉除去器は従来
の交差偏波干渉除去器と同等の交差偏波干渉除去能力を
具備している。
【００１１】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１はこの実施例の構成図である。この実施例
は、トランスバーサルフィルタを用いた２並列処理（Ｎ
＝２の場合）形交差偏波干渉除去器である。
明する。図１はこの実施例の構成図である。この実施例
は、トランスバーサルフィルタを用いた２並列処理（Ｎ
＝２の場合）形交差偏波干渉除去器である。
【００１２】すなわち、この実施例は、図１に示すよう
に、自変調側の復調器101 で同期検波されたアナログベ
ースバンド信号を識別するＡＤ変換器103 と、異変調側
の復調器102 で同期検波されたアナログベースバンド信
号を識別するＡＤ変換器104 とを備え、さらに、本発明
の特徴とする手段として、復調器101 が生成するクロッ
ク信号を二分周する二分周器116 と、ＡＤ変換器104 の
出力する信号を入力信号とするトランスバーサルフィル
タ108 と、ＡＤ変換器104 の出力する信号を１ビット宛
順次遅延した遅延信号を生成する遅延回路110 と、遅延
回路110 の遅延信号を入力信号とするトランスバーサル
フィルタ109 と、トランスバーサルフィルタ108 および
109 の出力信号を受けて直列信号に変換する並列直列変
換器111 と、ＡＤ変換器103 の出力を１ビット宛順次遅
延し並列直列変換器111 の出力信号との時間合わせを行
う遅延回路117 と、遅延回路117 の出力する信号と並列
直列変換器111 の出力信号とを入力とする減算器105
と、減算器105 の出力のうちの誤差情報信号とＡＤ変換
器104 の出力する信号のうちの識別情報信号とを受け、
分周器116 の出力クロックに応じてラッチするラッチ回
路112 および113 と、ラッチ回路112 の出力する信号に
応じてタップ係数信号を生成しトランスバーサルフィル
タ108 に与えるタップ係数制御器114 と、ラッチ回路11
3 の出力する信号に応じてタップ係数信号を生成しトラ
ンスバーサルフィルタ109 に与えるタップ係数制御器11
5 とを備える。
に、自変調側の復調器101 で同期検波されたアナログベ
ースバンド信号を識別するＡＤ変換器103 と、異変調側
の復調器102 で同期検波されたアナログベースバンド信
号を識別するＡＤ変換器104 とを備え、さらに、本発明
の特徴とする手段として、復調器101 が生成するクロッ
ク信号を二分周する二分周器116 と、ＡＤ変換器104 の
出力する信号を入力信号とするトランスバーサルフィル
タ108 と、ＡＤ変換器104 の出力する信号を１ビット宛
順次遅延した遅延信号を生成する遅延回路110 と、遅延
回路110 の遅延信号を入力信号とするトランスバーサル
フィルタ109 と、トランスバーサルフィルタ108 および
109 の出力信号を受けて直列信号に変換する並列直列変
換器111 と、ＡＤ変換器103 の出力を１ビット宛順次遅
延し並列直列変換器111 の出力信号との時間合わせを行
う遅延回路117 と、遅延回路117 の出力する信号と並列
直列変換器111 の出力信号とを入力とする減算器105
と、減算器105 の出力のうちの誤差情報信号とＡＤ変換
器104 の出力する信号のうちの識別情報信号とを受け、
分周器116 の出力クロックに応じてラッチするラッチ回
路112 および113 と、ラッチ回路112 の出力する信号に
応じてタップ係数信号を生成しトランスバーサルフィル
タ108 に与えるタップ係数制御器114 と、ラッチ回路11
3 の出力する信号に応じてタップ係数信号を生成しトラ
ンスバーサルフィルタ109 に与えるタップ係数制御器11
5 とを備える。
【００１３】ここで、図２に示すように、トランスバー
サルフィルタ108(109)は、３個のタップ出力を二分周器
116 の出力するクロック信号に応じて保持出力するラッ
チ回路34と、このラッチ回路34の出力する信号とタップ
係数信号との乗算し、この結果を加算して交差偏波干渉
除去信号を生成する乗加算器35とを備える。
サルフィルタ108(109)は、３個のタップ出力を二分周器
116 の出力するクロック信号に応じて保持出力するラッ
チ回路34と、このラッチ回路34の出力する信号とタップ
係数信号との乗算し、この結果を加算して交差偏波干渉
除去信号を生成する乗加算器35とを備える。
【００１４】次にこの実施例の動作を説明する。自偏波
ＩＦ信号は入力端子１を介した復調器101 で同期検波さ
れアナログベースバンド信号になり、さらにＡＤ変換器
103 で標本および量子化されて復調ディジタル信号にな
り、遅延回路117 で並列直列変換器111 出力との時間合
わせを行い、減算器105 の一方の入力になる。また、異
偏波側ＩＦ信号は入力端子２を介した復調器102 で同期
検波されてアナログベースバンド信号になり、さらにＡ
Ｄ変換器104 で標本および量子化されて復調ディジタル
信号になり、トランスバーサルフィルタ108 の入力信号
になると共に、１ビットの遅延を行う遅延回路110 を介
してトランスバーサルフィルタ109 の入力信号になる。
ＣＬＫは復調器102 が形成出力するクロック信号 (周波
数をｆ(Hz)とする) であり、２分周器116 で 1/2の周波
数のクロック信号ｆ／２ＣＬＫに変換される。このクロ
ック信号ｆ／２ＣＬＫはトランスバーサルフィルタ108
および109 の動作クロックになる。なお、図示を省略し
たが、クロック信号ＣＬＫとクロック信号ｆ／２ＣＬＫ
の一方または双方はその他の回路要素にも供給される。
減算器105 の出力ディジタル信号のうち誤差情報信号11
と異偏波側のＡＤ変換器104 の出力ディジタル信号のう
ち識別情報信号 (極性信号)12 とはラッチ回路112 およ
びラッチ回路113 にそれぞれ入力される。ラッチ回路11
2 およびラッチ回路113 はクロック信号ｆ／２ＣＬＫに
従いラッチを行う。ここに、ラッチ回路112 とラッチ回
路113 とは相互に逆相となるクロック信号ｆ／２ＣＬＫ
によって１ビットごとに交互にラッチを行うようになっ
ている。タップ係数制御器114 はラッチ回路112 からの
出力ディジタル信号を受けて相関をとることによりタッ
プ制御信号を発生し、トランスバーサルフィルタ108 の
タップ係数を制御する。タップ係数制御器115 はラッチ
回路113 からの出力ディジタル信号を受けて相関をとる
ことによりタップ制御信号を発生し、トランスバーサル
フィルタ109 のタップ係数を制御する。トランスバーサ
ルフィルタ108 では異偏波側のＡＤ変換器104 の出力デ
ィジタル信号とタップ係数制御器114 の出力タップ係数
制御信号とを受け、 1/2タイムスロットおきの自偏波側
に漏れ込んだ異偏波側の信号成分と同一の振幅および位
相特性をもつ交差偏波干渉信号を生成し、並列直列変換
器111 の一方の入力に与える。トランスバーサルフィル
タ109 は異偏波側のＡＤ変換器104 の出力を遅延回路11
0 を経て遅延された出力ディジタル信号とタップ制御器
115 の出力タップ係数信号とを受け、1/2 タイムスロッ
トおきの自偏波側に漏れ込んだ異偏波側信号成分と同一
の振幅および位相特性を持つ交差偏波干渉除去信号を生
成し、並列直列変換器111 の他方の入力に与える。並列
直列変換器111 では、両入力信号をクロック信号ｆ／２
ＣＬＫに従って直列信号に変換する。並列直列変換器11
1 の信号はクロック信号ＣＬＫに従った交差偏波干渉除
去信号になり、減算器105 の他方の入力となる。減算器
105 では両入力信号でのディジタル減算処理を行い、交
差偏波干渉を除去した自偏波側復調データ信号を出力端
子３に出力する。
ＩＦ信号は入力端子１を介した復調器101 で同期検波さ
れアナログベースバンド信号になり、さらにＡＤ変換器
103 で標本および量子化されて復調ディジタル信号にな
り、遅延回路117 で並列直列変換器111 出力との時間合
わせを行い、減算器105 の一方の入力になる。また、異
偏波側ＩＦ信号は入力端子２を介した復調器102 で同期
検波されてアナログベースバンド信号になり、さらにＡ
Ｄ変換器104 で標本および量子化されて復調ディジタル
信号になり、トランスバーサルフィルタ108 の入力信号
になると共に、１ビットの遅延を行う遅延回路110 を介
してトランスバーサルフィルタ109 の入力信号になる。
ＣＬＫは復調器102 が形成出力するクロック信号 (周波
数をｆ(Hz)とする) であり、２分周器116 で 1/2の周波
数のクロック信号ｆ／２ＣＬＫに変換される。このクロ
ック信号ｆ／２ＣＬＫはトランスバーサルフィルタ108
および109 の動作クロックになる。なお、図示を省略し
たが、クロック信号ＣＬＫとクロック信号ｆ／２ＣＬＫ
の一方または双方はその他の回路要素にも供給される。
減算器105 の出力ディジタル信号のうち誤差情報信号11
と異偏波側のＡＤ変換器104 の出力ディジタル信号のう
ち識別情報信号 (極性信号)12 とはラッチ回路112 およ
びラッチ回路113 にそれぞれ入力される。ラッチ回路11
2 およびラッチ回路113 はクロック信号ｆ／２ＣＬＫに
従いラッチを行う。ここに、ラッチ回路112 とラッチ回
路113 とは相互に逆相となるクロック信号ｆ／２ＣＬＫ
によって１ビットごとに交互にラッチを行うようになっ
ている。タップ係数制御器114 はラッチ回路112 からの
出力ディジタル信号を受けて相関をとることによりタッ
プ制御信号を発生し、トランスバーサルフィルタ108 の
タップ係数を制御する。タップ係数制御器115 はラッチ
回路113 からの出力ディジタル信号を受けて相関をとる
ことによりタップ制御信号を発生し、トランスバーサル
フィルタ109 のタップ係数を制御する。トランスバーサ
ルフィルタ108 では異偏波側のＡＤ変換器104 の出力デ
ィジタル信号とタップ係数制御器114 の出力タップ係数
制御信号とを受け、 1/2タイムスロットおきの自偏波側
に漏れ込んだ異偏波側の信号成分と同一の振幅および位
相特性をもつ交差偏波干渉信号を生成し、並列直列変換
器111 の一方の入力に与える。トランスバーサルフィル
タ109 は異偏波側のＡＤ変換器104 の出力を遅延回路11
0 を経て遅延された出力ディジタル信号とタップ制御器
115 の出力タップ係数信号とを受け、1/2 タイムスロッ
トおきの自偏波側に漏れ込んだ異偏波側信号成分と同一
の振幅および位相特性を持つ交差偏波干渉除去信号を生
成し、並列直列変換器111 の他方の入力に与える。並列
直列変換器111 では、両入力信号をクロック信号ｆ／２
ＣＬＫに従って直列信号に変換する。並列直列変換器11
1 の信号はクロック信号ＣＬＫに従った交差偏波干渉除
去信号になり、減算器105 の他方の入力となる。減算器
105 では両入力信号でのディジタル減算処理を行い、交
差偏波干渉を除去した自偏波側復調データ信号を出力端
子３に出力する。
【００１５】次に、トランスバーサルフィルタ108 およ
び109 は図２に示すように構成される。ＡＤ変換器102
または遅延回路110 の出力であるディジタルデータ信号
の入力端子30には３タップを構成する遅延回路31および
32が直列に接続される。クロック信号ｆ／２ＣＬＫの入
力端子33にはラッチ回路34が並列に接続される。ラッチ
回路34の第１タップ入力端50は遅延回路31の入力端 (第
一タップ出力端) に接続され、第二タップ入力端51は遅
延回路31の出力端 (第二タップ出力端であり、遅延回路
32の入力端である）に接続され、第二タップ入力端52は
遅延回路32の出力端 (第三タップ出力端) に接続され
る。また、ラッチ回路34の第一ラッチ出力端53、第二ラ
ッチ出力端54および第三ラッチ出力端55は対応する乗・
加算器35の対応する入力端にそれぞれ接続される。乗・
加算器35はそれぞれタップ制御信号の入力端子37と出力
端子36を有する。以上の構成において、トランスバーサ
ルフィルタ110 での乗・加算器35の信号状態を図３に示
す。すなわち図３(a) には、トランスバーサルフィルタ
110 の入力ディジタルデータ信号 (すなわち、ＡＤ変換
器102 の出力) および乗・加算器35の入力端子37に印加
されるタップ制御信号ａ（すなわち、タップ係数制御器
114 の出力) が示されている。トランスバーサルフィル
タ108 のラッチ回路34の入力状態は図３(b) に示すよう
になり、またトランスバーサルフィルタ109 のラッチ回
路34の入力状態は図３(c) に示すようになる。そして、
ラッチ回路34はクロック信号ｆ／２ＣＬＫに従って入力
信号をラッチするので、ラッチ回路34の出力状態はトラ
ンスバーサルフィルタ108 では図３(d) に示すようにな
り、また、トランスバーサルフィルタ109 では図３(e)
に示すようになる。その結果として、各フィルタの乗・
加算器35では、ラッチ回路34の出力とタップ制御信号ａ
との乗算が行われ、その結果が加算されて出力端子36か
ら出力信号ｃが出力される。これらの出力信号は並列直
列変換器111 で直列信号に変換され、この直列信号から
対応するタップ係数制御回路がタップ制御信号ａおよび
ｂを形成する。この制御ループによってトランスバーサ
ルフィルタ108 および109 のタップ係数が適正に制御さ
れ、交差偏波干渉除去信号が出力される。このようにし
て、並列直列変換器111 の出力には、入力ディジタルデ
ータ信号と同じ周波数ｆのクロック速度をもつ交差偏波
干渉除去信号が減算器105 に出力される。
び109 は図２に示すように構成される。ＡＤ変換器102
または遅延回路110 の出力であるディジタルデータ信号
の入力端子30には３タップを構成する遅延回路31および
32が直列に接続される。クロック信号ｆ／２ＣＬＫの入
力端子33にはラッチ回路34が並列に接続される。ラッチ
回路34の第１タップ入力端50は遅延回路31の入力端 (第
一タップ出力端) に接続され、第二タップ入力端51は遅
延回路31の出力端 (第二タップ出力端であり、遅延回路
32の入力端である）に接続され、第二タップ入力端52は
遅延回路32の出力端 (第三タップ出力端) に接続され
る。また、ラッチ回路34の第一ラッチ出力端53、第二ラ
ッチ出力端54および第三ラッチ出力端55は対応する乗・
加算器35の対応する入力端にそれぞれ接続される。乗・
加算器35はそれぞれタップ制御信号の入力端子37と出力
端子36を有する。以上の構成において、トランスバーサ
ルフィルタ110 での乗・加算器35の信号状態を図３に示
す。すなわち図３(a) には、トランスバーサルフィルタ
110 の入力ディジタルデータ信号 (すなわち、ＡＤ変換
器102 の出力) および乗・加算器35の入力端子37に印加
されるタップ制御信号ａ（すなわち、タップ係数制御器
114 の出力) が示されている。トランスバーサルフィル
タ108 のラッチ回路34の入力状態は図３(b) に示すよう
になり、またトランスバーサルフィルタ109 のラッチ回
路34の入力状態は図３(c) に示すようになる。そして、
ラッチ回路34はクロック信号ｆ／２ＣＬＫに従って入力
信号をラッチするので、ラッチ回路34の出力状態はトラ
ンスバーサルフィルタ108 では図３(d) に示すようにな
り、また、トランスバーサルフィルタ109 では図３(e)
に示すようになる。その結果として、各フィルタの乗・
加算器35では、ラッチ回路34の出力とタップ制御信号ａ
との乗算が行われ、その結果が加算されて出力端子36か
ら出力信号ｃが出力される。これらの出力信号は並列直
列変換器111 で直列信号に変換され、この直列信号から
対応するタップ係数制御回路がタップ制御信号ａおよび
ｂを形成する。この制御ループによってトランスバーサ
ルフィルタ108 および109 のタップ係数が適正に制御さ
れ、交差偏波干渉除去信号が出力される。このようにし
て、並列直列変換器111 の出力には、入力ディジタルデ
ータ信号と同じ周波数ｆのクロック速度をもつ交差偏波
干渉除去信号が減算器105 に出力される。
【００１６】なお、以上説明した実施例では、３タップ
のトランスバーサルフィルタによる二並列処理の構成を
示したが、一般に、ラッチ付（２Ｍ＋１）タップ（Ｍは
１以上の自然数）を用いたＮ並列処理形交差偏波干渉除
去器を構成できることは以上の説明から明らかである。
のトランスバーサルフィルタによる二並列処理の構成を
示したが、一般に、ラッチ付（２Ｍ＋１）タップ（Ｍは
１以上の自然数）を用いたＮ並列処理形交差偏波干渉除
去器を構成できることは以上の説明から明らかである。
【００１７】また、以上説明した実施例では、減算器10
5 を用いているが、減算器105 の代わりに加算器を用い
極性を反転した交差偏波干渉除去信号を自偏波側データ
信号に加算する構成にしても動作は同じであることは明
らかである。
5 を用いているが、減算器105 の代わりに加算器を用い
極性を反転した交差偏波干渉除去信号を自偏波側データ
信号に加算する構成にしても動作は同じであることは明
らかである。
【００１８】
【発明の効果】本発明は、以上説明したように、復調ベ
ースバンド信号それぞれに対応してＮ個のトランスバー
サルフィルタを配置し、それらをＮ分周したクロック信
号でもって並列的に動作させるようにしたので、個々の
トランスバーサルフィルタの動作速度のＮ倍の伝送速度
を持つデータ信号の交差偏波干渉除去をなし得ることに
なる。換言すれば全体的な動作周波数は従来のＮ分の１
で良いことになるので、従来アナログ形でしか実現でき
なかった高速交差偏波干渉除去器を最高動作周波数の低
いＬＳＩによって容易に構成でき、高速交差偏波干渉除
去器を全ディジタル化でもって構成でき、装置の小形
化、低消費電力化や無調整化等のディジタル化本来の長
所を十二分に発揮させ得る効果がある。
ースバンド信号それぞれに対応してＮ個のトランスバー
サルフィルタを配置し、それらをＮ分周したクロック信
号でもって並列的に動作させるようにしたので、個々の
トランスバーサルフィルタの動作速度のＮ倍の伝送速度
を持つデータ信号の交差偏波干渉除去をなし得ることに
なる。換言すれば全体的な動作周波数は従来のＮ分の１
で良いことになるので、従来アナログ形でしか実現でき
なかった高速交差偏波干渉除去器を最高動作周波数の低
いＬＳＩによって容易に構成でき、高速交差偏波干渉除
去器を全ディジタル化でもって構成でき、装置の小形
化、低消費電力化や無調整化等のディジタル化本来の長
所を十二分に発揮させ得る効果がある。
【図１】 本発明実施例の構成を示すブロック構成図。
【図２】 図１に示すトランスバーサルフィルタの構成
を示すブロック構成図。
を示すブロック構成図。
【図３】 図１に示すトランスバーサルフィルタの動作
を示す説明図。
を示す説明図。
【図４】 従来例の構成を示すブロック構成図。
１、２ 入力端子 ３ 出力端子 101 、102 復調器 103 、104 ＡＤ変換器 105 減算器 106 、108 、109 トランスバーサルフィルタ 107 、114 、115 タップ係数制御器 110 、117 、118 遅延回路 111 並列直列変換器 112 、113 ラッチ回路 116 ２分周器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−190033（ＪＰ，Ａ) 特開 平１−300729（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04B 3/00 - 3/18 H04B 7/005 H03H 15/00
Claims (2)
- 【請求項１】 自変調側復調器で同期検波されたアナロ
グベースバンド信号を識別する第一のＡＤ変換器と、異
変調側復調器で同期検波されたアナログベースバンド信
号を識別する第二のＡＤ変換器とを備えた交差偏波干渉
除去器において、上記自変調側復調器が生成するクロッ
ク信号をＮ分周するＮ分周器と、上記第二のＡＤ変換器
の出力する信号を入力信号とする第一のトランスバーサ
ルフィルタと、上記第二のＡＤ変換器の出力する信号を
１ビット宛順次遅延した（Ｎ−１）個の遅延出力を生成
する第一の遅延回路と、上記第一の遅延回路の出力する
（Ｎ−１）個の遅延信号を入力信号とする（Ｎ−１）個
の第二のトランスバーサルフィルタと、上記第一および
第二のトランスバーサルフィルタの出力信号を受けて直
列信号に変換する並列直列変換器と、上記第一のＡＤ変
換器の出力する信号を１ビット宛順次遅延し上記並列直
列変換器の出力信号との時間合わせを行う第二の遅延回
路と、この第二の遅延回路の出力する遅延信号と上記並
列直列変換器の出力する信号とを入力とする減算器と、
上記減算器の出力する信号のうちの誤差情報信号と上記
第二のＡＤ変換器の出力する信号のうちの識別情報信号
とを受け、上記Ｎ分周器の出力するクロック信号に応じ
てラッチする第一および第二のラッチ回路と、上記第一
のラッチ回路の出力する信号に応じてタップ係数信号を
生成し上記第一のトランスバーサルフィルタに与える第
一のタップ係数制御器と、上記第二のラッチ回路の出力
する信号に応じてタップ係数信号を生成し上記第二のト
ランスバーサルフィルタに与える第二のタップ係数制御
器とを備えたことを特徴とする交差偏波干渉除去器。 - 【請求項２】 上記第一および第二トランスバーサルフ
ィルタは、（２Ｍ＋１）個（Ｍは１以上の自然数）のタ
ップ信号を上記分周器の出力するクロック信号に応じて
保持出力するラッチ回路と、このラッチ回路の出力する
信号とタップ係数信号との乗算をし、この結果を加算し
て交差偏波干渉除去信号を生成する乗加算器とを備えた
請求項１記載の交差偏波干渉除去器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4593791A JP2858976B2 (ja) | 1991-02-18 | 1991-02-18 | 交差偏波干渉除去器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4593791A JP2858976B2 (ja) | 1991-02-18 | 1991-02-18 | 交差偏波干渉除去器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04263520A JPH04263520A (ja) | 1992-09-18 |
| JP2858976B2 true JP2858976B2 (ja) | 1999-02-17 |
Family
ID=12733190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4593791A Expired - Lifetime JP2858976B2 (ja) | 1991-02-18 | 1991-02-18 | 交差偏波干渉除去器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858976B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10637489B1 (en) * | 2019-06-05 | 2020-04-28 | Infineon Technologies Ag | Detecting signal disturbance using asynchronous counter |
-
1991
- 1991-02-18 JP JP4593791A patent/JP2858976B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04263520A (ja) | 1992-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2034698C (en) | Cross-polarization interference canceller | |
| US4323864A (en) | Binary transversal filter | |
| JPH06104949A (ja) | Ｆｉｒフィルタ | |
| EP0607896B1 (en) | Transversal filter capable of processing an input signal of high data rate | |
| US5005185A (en) | Parallel mode adaptive transversal equalizer for high-speed digital communications system | |
| US5057786A (en) | Quadrature amplitude modulation wave demodulator provided with band-pass filters for fixed equalizer | |
| EP1693954B1 (en) | Demodulation circuit for use in receiver using IF sampling scheme | |
| JP3085042B2 (ja) | 干渉波除去装置 | |
| JP2858976B2 (ja) | 交差偏波干渉除去器 | |
| CA1265202A (en) | Simplified recovery of data signals from quadrature- related carrier signals | |
| JPH0621762A (ja) | デイジタル形トランスバーサル自動等化器 | |
| KR100241890B1 (ko) | 디지털 통신 시스템에서 간섭 제거 회로 | |
| JPH0435546A (ja) | 干渉波除去方式 | |
| JP2565933B2 (ja) | ディジタルフィルタ | |
| Bernocchi et al. | A hybrid RNS adaptive filter for channel equalization | |
| JP2002271431A (ja) | 低域通過フィルタ | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JPH0548568A (ja) | 交差偏波干渉除去装置 | |
| JP2003218710A (ja) | 高調波除去装置および方法 | |
| JP2830981B2 (ja) | 判定帰還形等化器 | |
| JP2861535B2 (ja) | トランスバーサル形フィルタ | |
| KR0139173B1 (ko) | 양자화손실 감소를 위한 블라인드등화장치 및 등화계수계산방법 | |
| JPH06326736A (ja) | モデム装置 | |
| KR0124399B1 (ko) | 기저대역에서의 타이밍정보 생성장치 | |
| JP2705363B2 (ja) | 自動干渉除去装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20071204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081204 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081204 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20111204 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20111204 |