JPH0621762A - デイジタル形トランスバーサル自動等化器 - Google Patents

デイジタル形トランスバーサル自動等化器

Info

Publication number
JPH0621762A
JPH0621762A JP17515592A JP17515592A JPH0621762A JP H0621762 A JPH0621762 A JP H0621762A JP 17515592 A JP17515592 A JP 17515592A JP 17515592 A JP17515592 A JP 17515592A JP H0621762 A JPH0621762 A JP H0621762A
Authority
JP
Japan
Prior art keywords
output
correlator
clock
control pattern
automatic equalizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17515592A
Other languages
English (en)
Inventor
Toshiro Sakane
敏朗 坂根
Kazuo Ogawa
和夫 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17515592A priority Critical patent/JPH0621762A/ja
Publication of JPH0621762A publication Critical patent/JPH0621762A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【目的】 デイジタル多重無線装置に使用するデイジタ
ル形トランスバーサル自動等化器に関し、消費電力の削
減を図ることを目的とする。 【構成】 入力する識別データを、印加される重み付け
信号に対応して波形等化し、等化データを送出するnタ
ップFIRフイルタ部分5と、該等化データの極性信号
と誤差信号の相関を取る相関器部61と、該相関器部から
の相関器出力を積分して、該重み付け信号を生成する積
分器部62とを有するトランスバーサル自動等化器におい
て、新たに設けた制御手段に、種々の回線状態に対応し
て、該積分器部に送出される該相関器出力及びクロック
の出力制御パターンが書き込まれたテーブルを内蔵さ
せ、外部から回線状態情報が印加された時、該テーブル
から読み出した出力制御パターンに対応した相関器出力
及びクロックを該積分器に供給して重み付け信号を生成
させ、該nタップFIRフイルタ部分に印加する構成に
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、デイジタル多重無線装
置で使用するデイジタル形トランスバーサル自動等化器
に関するものである。
【0002】デイジタル多重無線装置は伝送路で発生す
るフェージングによる波形歪を等化する為にデイジタル
形トランスバーサル自動等化器を使用している。一方、
デイジタル多重無線装置はアナログ多重無線装置に比し
て信号処理や変復調部などで消費電力が多いと云う欠点
があり、このデイジタル形トランスバーサル自動等化器
の消費電力の削減を図ることが望まれている。
【0003】
【従来の技術】図4はデイジタル形トランスバーサル自
動等化器の適用例概略説明図で、多値QAM 波を2つの偏
波面を用いて伝送する際の受信側の復調・等化部分であ
る。
【0004】例えば、多値QAM 変調方式を用いて主信号
を伝送するデイジタル多重無線システムは、無線区間で
発生するフェージングよって生ずる波形歪を補償する
為、受信側にデイジタル形トランスバーサル自動等化器
( 以下、TEQLと省略する) を設けて、この波形歪を除去
している。
【0005】一方、無線周波数の有効利用を図る為、送
信周波数が同一で、例えば水平偏波と垂直偏波を用いて
主信号を伝送することがある。この時、アンテナのXPD
( 交差偏波識別度) の劣化により水平偏波の信号に垂直
偏波成分の信号が漏れ込み、この成分により水平偏波の
信号に交差偏波間干渉による波形歪が生ずる。
【0006】そこで、この歪を除去する為、上記のTEQL
と同一構成のトランスバーサル形交差偏波間干渉補償器
( 以下、XPICと省略する) が用いられる。以下、図4の
動作を説明する。
【0007】先ず、受信された水平偏波及び垂直偏波の
多値QAM 波はそれぞれ中間周波帯の多値QAM 波に周波数
変換され、それぞれ対応する復調部DEM1, DEM2に入力す
る。これらの復調部では直交同期検波し、識別してIch,
Qchの識別データ及びXIch, XQchの識別データをそれぞ
れ取り出して、後述するTEQL1 とXPIC1 及びTEQL2とXPI
C2 に加える。
【0008】そこで、TEQL1, TEQL1でフェージングによ
って生じた波形歪を等化した後、加算器11〜14でXPIC2,
XPIC1で生成した干渉補償用偏波成分を加算し、偏波間
の干渉による歪を補償して歪のないIch, Qch及び XIch,
XQch の主信号を取り出す。
【0009】次に、図5は図4中のTEQL1 とXPIC2 のブ
ロック図の一例で、(A) はTEQL1 のブロック図、(B) は
XPIC2 のブロック図である。また、図6は復調部及びTE
QL11のブロック図の一例、図7は図6中のFIR フイルタ
の回路図の一例で、5タップの場合である。なお、FIR
フイルタは有限長インパルス応答フイルタのことで、完
全な直線位相特性を実現できるデイジタルフイルタであ
る。
【0010】以下、図5〜図7の動作を説明する。図5
に示す様に、TEQL1 は水平偏波のIch, Qchの識別データ
中に含まれるIch→Ich 干渉成分とQch →Qch 干渉成分
を補償する為の TEQL11 部分とTEQL14部分及び、Ich →
Q ch直交成分とQch →I ch直交成分を補償する為のTEQL
12部分とTEQL13部分の4つの部分で構成されている。
【0011】また、加算器21, 22はIch 識別データ中に
含まれるQch 直交成分, Qch 識別データ中に含まれるIc
h 直交成分を除去する為のものである。更に、上記の様
に水平偏波のIch, Qchの識別データには垂直偏波からの
干渉成分も含まれているので、図5の(B) のTEQL21, TE
QL23, 加算器23で生成した補償用垂直偏波Ich 成分と、
TEQL24, TEQL22, 加算器24で生成した補償用水平偏波Qc
h 成分を図5の(B) の加算器11, 12に加えてこれら垂直
偏波による干渉成分を除去する。
【0012】次に、垂直偏波の多値QAM 波が入力すると
して、図7を参照して、図6の動作を説明する。なお、
Ich, Qchの識別データに対する動作は同一であるので、
Ichの識別データについて行う。
【0013】先ず、直交検波器15は入力した多値QAM 波
を直交検波してIch, Qchのベースバンド信号を取り出し
てA/D 変換器16, 17に送出する。そこで、これらの変換
器は対応するベースバンド信号をIch, Qchの識別データ
に変換してTEQL11の中の、例えば5タップのFIR フイル
タ3に加える。
【0014】FIR フイルタをモデル化すると図7に示す
様になり、乗算器311 〜315, 331〜335, 351〜355, 371
〜375 、4個のフリップフロップFFを有する4段のシフ
トレジスタ32, 36と加算器34, 38から構成されている
が、それぞれの乗算器には重み付け信号C31,〜35, C51,
55が加えられている。
【0015】さて、4段のシフトレジスタ32に入力した
Ichの識別データは、1クロックずつシフトする度に取
り出されるが、これらの識別データは乗算器331,〜35で
対応する重み付け信号C31, C35が乗算されて加算器34に
加えられる。
【0016】一方、ここには、Qch の識別データを4段
のシフトレジスタ36を通して1クロック分ずつシフト
し、乗算器351, 355で重み付け信号が乗算されたものも
加えられるので、Q chからI chへの直交成分が加算され
る。
【0017】Qch の識別データに対しても、上記と同様
な処理を行って、Qch の識別データに対してI chからQ
chへの直交成分が加算される。そこで、FIR フイルタ3
から波形歪が軽減されたIch 及びQch の識別データが取
り出されるが、この識別データのうちの誤差信号、極性
信号が相関器41に加えられて相関が取られ、相関器出力
が積分器42に加えられる。
【0018】積分器は相関器出力を所定時間の間、アッ
プ/ ダウンカウンタにて積分して重み付け信号として上
記のFIR フイルタに送出するが、図7の加算器の出力は
センタタップa0からの各時間毎に符号間干渉成分が、零
となる様に乗算器の入力信号のが制御される。
【0019】ここで、図6に示すビットタイミングリカ
バリ( BTR 回路は直交検波器15から出力される、例えば
ベースバンド信号を利用して主信号と同じ速度のクロッ
クを生成し、A/D 変換器とTEQL11に供給している。
【0020】そこで、相関器や積分器は、絶えず、この
クロックを用いて重み付け信号を更新してFIR フイルタ
に送出している。
【0021】
【発明が解決しようとする課題】上記の様に、積分器、
FIR フイルタ中の乗算器や加算器などが、異偏波の干渉
やフェージングの大小にかかわらず、常時、動作してい
たので、デイジタル形トランスバーサル自動等化器の消
費電力が大きいと云う問題があった。
【0022】
【課題を解決するための手段】図1は第1〜第3の本発
明の原理ブロック図を示す。図中、5は内部の同相タッ
プ部分と直交タップ部分が、印加された重み付け信号を
用いて、入力するIch及びQchの識別データを等化して
送出する直交二次元構成のnタップFIRフイルタ部分
である。
【0023】また、61は該nタップFIRフイルタ部分
から出力される極性信号と誤差信号の相関を取る相関器
部で、62は該相関器部からの相関器出力を積分して、該
重み付け信号を生成する積分器部である。
【0024】更に、7は回線状態に対応して、入力した
該相関器出力及びクロックのうち、予め定められた相関
器出力及びクロックを出力させる出力制御パターンが書
き込まれたテーブルを有し、必要な各部の動作を制御す
る制御手段である。
【0025】そして、該制御手段は、外部から回線状態
情報が印加された時、該テーブルから対応する出力制御
パターンを読み出し、該読み出した出力制御パターンに
従って、入力した相関器出力及びクロックのうち、対応
する相関器出力及びクロックを該積分器に送出して重み
付け信号を生成させる。
【0026】なお、出力制御パターンが、印加された回
線状態情報が予め設定した状態よりも良好な時は、入力
したクロックを1/mに間引いて出力させるパターン、
または、該同相タップ部分の中央タップと、該中央タッ
プの前後の指定されたタップに対してのみ、重み付け信
号を印加する様な相関器出力及びクロックを出力させる
パターンである。
【0027】
【作用】ここで、激しいフェージングは一年のうち、時
間率で数%程度であり、その他の時間はデイジタル形ト
ランスバーサル自動等化器は不要、または等化能力が低
くても差支えない。
【0028】第1の本発明は、新たに設けた制御手段
に、回線状態に対応して、入力した該相関器出力及びク
ロックのうち、予め定められた相関器出力及びクロック
を出力させる出力制御パターンが書き込まれたテーブル
を格納する。
【0029】そして、制御手段に回線状態情報が印加さ
れた時、該テーブルから読み出された出力制御パターン
に従って、相関器出力及びクロックを積分器部に供給す
る。これにより、積分器部は供給されたクロックを用い
て、相関器出力を積分して重み付け信号を生成してFIR
フイルタに印加する様にする。
【0030】また、第2,第3の本発明は印加された回
線状態情報が、予め設定した状態よりも良好な時は、入
力したクロックを1/mに減少して出力させたり、同相
タップ部分の中央タップと、該中央タップの前後の指定
されたタップに対してのみ、重み付け信号を印加する様
な相関器出力及びクロックを出力させるパターンを出力
制御テーブルに書き込んである。
【0031】ところで、デイジタル形トランスバーサル
自動等化器では、デイジタル演算素子は、通常、C-MOS
型の素子から構成されているが、この素子は動作速度に
比例して消費電力が変化することが知られている。
【0032】そこで、回線状態情報がフェージング発生
を示す時、相関器出力及びクロックを間引かず、そのま
ま積分器部に加えることにより、従来例と同じ動作をさ
せる。 しかし、回線状態情報が良好な時、クロック速
度の、例えば1/2 〜1/4 の速度で、デイジタル形トラン
スバーサル自動等化器を動作させることにより消費電力
は1/2 〜1/4 となる。
【0033】また、同相タップ部分の中央タップと、該
中央タップの前後の指定されたタップに対してのみ、重
み付け信号を印加する様な相関器出力及びクロックを出
力させることにより、上記の場合より更に、消費電力が
削減される。
【0034】
【実施例】図2は第1〜第3の本発明の実施例のブロッ
ク図、図3は図2中の制御部分のブロック図の一例であ
る。
【0035】ここで、ゲート部分71, 制御部分72は制御
手段7の構成部分であり、図3のインタフェース721, 7
25, カウンタ722, CPU 723, ROM 724 は制御部分72の構
成部分である。
【0036】以下、図3,図7を参照して、第2図の動
作を説明する。先ず、相関器部61は、上記で説明した様
に、印加されたIch 及びQch の極性信号及び誤差信号の
相関を取って相関器出力をゲート部分71に送出する。
【0037】制御部72には回線状態情報として、外部か
ら、例えばパリテイエラーパルスが加えられるが、この
パルスは図3中のインタフェース721 を介してカウンタ
722に入力する。そこで、このカウンタは単位時間当た
りの数をカウントして誤り状態を出力する。
【0038】一方、図3のROM 724 には、設定された誤
り状態よりも劣化している時は相関出力及びクロックは
そのまま、積分器部に送出するが、該設定された誤り状
態よりも良好な時は、印加されるクロックの一部分だけ
を送出したり、または重み付け信号を特定のタップ( 例
えば、センタタップ及びこのタップの前後1〜2タッ
プ)にだけ送出する様な出力制御パターンが書き込まれ
ている。
【0039】そこで、CPU 723 はカウンタからのカウン
ト値から回線の誤り状態を求め、これをROM 724 のアド
レスとして印加し、対応する供給パターンを読み出し
て、インタフェース725 を介してゲート部分71に印加す
る。
【0040】ゲート部分71は印加された供給パターンに
従って、入力するクロックを1/2 〜1/4 に間引いて積分
器部62に印加する。そこで、積分部分は入力した相関出
力を、印加されるクロックを利用して所定時間,積分し
て重み付け信号として対応する図7の乗算器に印加す
る。
【0041】または、図7の乗算器の内、センタタップ
a0 及びこのタップの前後1〜2タップに接続される乗
算器の重み付け信号のみを積分器部で生成する。この
時、同相タップの他の部分及び直交タップの全部,又は
一部のタップには重み付け信号は印加せず、固定値にし
て等化動作しない様にする。
【0042】これにより、積分器部及びFIRフイルタ
の動作が間欠,または一部分しか動作しないので消費電
力が低減される。なお、上記の説明は回線状態情報とし
て、パリテイエラーパルスを用いたが、受信部の着信レ
ベルや空間ダイバーシチ方式の無限移相器の制御信号の
変化速度などを利用してもよい。
【0043】また、図2はゲート部分71を積分器部の入
力側に設けてあるが、積分器部の出力側に設けても同様
な作用効果が得られる。更に、図5の(B) に示すXPICに
ついては、交差偏波間の偏波の干渉がなければ全体の動
作を停止させるが、所定量以内の時は上記と同様にセン
タータップとそのタップの前後のタップを動作させる様
にする。
【0044】これにより、上記と同様に消費電力が低減
される。
【0045】
【発明の効果】以上詳細に説明した様に本発明によれ
ば、デイジタル形トランスバーサル自動等化器の消費電
力の削減を図ることができると云う効果がある。
【図面の簡単な説明】
【図1】第1〜第3の本発明の原理ブロック図である。
【図2】第1〜第3の本発明の実施例のブロック図であ
る。
【図3】図2中の制御部分のブロック図の一例である。
【図4】図4はデイジタル形トランスバーサル自動等化
器の適用例概略説明図で、多値QAM 波を2つの偏波面を
用いて伝送する際の受信側の復調・等化部分である。
【図5】図4中のTEQL1 とXPIC2 のブロック図の一例
で、(A) はTEQL1 のブロック図、(B) はXPIC2 のブロッ
ク図である。
【図6】復調部及びTEQL11のブロック図の一例である。
【図7】図6中のFIR フイルタの回路図の一例で、5タ
ップの場合である。
【符号の説明】
5 直交二次元構成のnタップFIRフイルタ部分 7 制御手段 61 相関器部 62 積分器部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 内部の同相タップ部分と直交タップ部分
    が、印加された重み付け信号を用いて、入力するIch及
    びQchの識別データを等化して送出する直交二次元構成
    のn(nは正の整数)タップフイルタ部(5) と、 該nタップフイルタ部分から出力される極性信号と誤差
    信号の相関を取る相関器部(61)と、該相関器部からの相
    関器出力を積分して、該重み付け信号を生成する積分器
    部(62)とを有し、 印加されたクロックで各部が動作するデイジタル形トラ
    ンスバーサル自動等化器において、 回線状態に対応して、入力した該相関器出力及びクロッ
    クのうち、予め定められた相関器出力及びクロックを出
    力させる出力制御パターンが書き込まれたテーブルを有
    し、必要な各部の動作を制御する制御手段(7) を設け、 該制御手段は、外部から回線状態情報が印加された時、
    該テーブルから対応する出力制御パターンを読み出し、
    該読み出した出力制御パターンに従って、入力した相関
    器出力及びクロックのうち、対応する相関器出力及びク
    ロックを該積分器に送出して重み付け信号を生成させる
    構成にしたことを特徴とするデイジタル形トランスバー
    サル自動等化器。
  2. 【請求項2】 該出力制御パターンが、印加された回線
    状態情報が予め設定した状態よりも良好な時は、入力し
    たクロックを1/m(mは正の整数)に間引いて出力さ
    せるパターンである請求項1のデイジタル形トランスバ
    ーサル自動等化器。
  3. 【請求項3】 該出力制御パターンが、印加された回線
    状態情報が予め設定した状態よりも良好な時は、該同相
    タップ部分の中央タップと、該中央タップの前後の指定
    されたタップに対してのみ、重み付け信号を印加する様
    な相関器出力及びクロックを出力させるパターンである
    請求項1,2のデイジタル形トランスバーサル自動等化
    器。
JP17515592A 1992-07-02 1992-07-02 デイジタル形トランスバーサル自動等化器 Withdrawn JPH0621762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17515592A JPH0621762A (ja) 1992-07-02 1992-07-02 デイジタル形トランスバーサル自動等化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17515592A JPH0621762A (ja) 1992-07-02 1992-07-02 デイジタル形トランスバーサル自動等化器

Publications (1)

Publication Number Publication Date
JPH0621762A true JPH0621762A (ja) 1994-01-28

Family

ID=15991233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17515592A Withdrawn JPH0621762A (ja) 1992-07-02 1992-07-02 デイジタル形トランスバーサル自動等化器

Country Status (1)

Country Link
JP (1) JPH0621762A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7720136B2 (en) 2006-12-26 2010-05-18 Provigent Ltd Adaptive coding and modulation based on link performance prediction
US7796708B2 (en) 2006-03-29 2010-09-14 Provigent Ltd. Adaptive receiver loops with weighted decision-directed error
US7821938B2 (en) 2007-04-20 2010-10-26 Provigent Ltd. Adaptive coding and modulation for synchronous connections
US7839952B2 (en) 2006-12-05 2010-11-23 Provigent Ltd Data rate coordination in protected variable-rate links
JP2010288314A (ja) * 2007-10-17 2010-12-24 Avago Technologies Fiber Ip (Singapore) Pte Ltd 適応等化器
US8001445B2 (en) 2007-08-13 2011-08-16 Provigent Ltd. Protected communication link with improved protection indication
US8040985B2 (en) 2007-10-09 2011-10-18 Provigent Ltd Decoding of forward error correction codes in the presence of phase noise
US8315574B2 (en) 2007-04-13 2012-11-20 Broadcom Corporation Management of variable-rate communication links

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796708B2 (en) 2006-03-29 2010-09-14 Provigent Ltd. Adaptive receiver loops with weighted decision-directed error
US7839952B2 (en) 2006-12-05 2010-11-23 Provigent Ltd Data rate coordination in protected variable-rate links
US7720136B2 (en) 2006-12-26 2010-05-18 Provigent Ltd Adaptive coding and modulation based on link performance prediction
US8315574B2 (en) 2007-04-13 2012-11-20 Broadcom Corporation Management of variable-rate communication links
US8364179B2 (en) 2007-04-13 2013-01-29 Provigent Ltd. Feedback-based management of variable-rate communication links
US8385839B2 (en) 2007-04-13 2013-02-26 Provigent Ltd. Message-based management of variable-rate communication links
US7821938B2 (en) 2007-04-20 2010-10-26 Provigent Ltd. Adaptive coding and modulation for synchronous connections
US8001445B2 (en) 2007-08-13 2011-08-16 Provigent Ltd. Protected communication link with improved protection indication
US8040985B2 (en) 2007-10-09 2011-10-18 Provigent Ltd Decoding of forward error correction codes in the presence of phase noise
JP2010288314A (ja) * 2007-10-17 2010-12-24 Avago Technologies Fiber Ip (Singapore) Pte Ltd 適応等化器

Similar Documents

Publication Publication Date Title
EP0443333B1 (en) Cross-polarization interference canceller
CA1338153C (en) Interference canceller
AU629502B2 (en) Carrier recovery system
CA2022050C (en) Cross-polarization interference cancellation system capable of stably carrying out operation
US5369668A (en) Fast response matched filter receiver with decision feedback equalizer
JP3859909B2 (ja) 交差偏波干渉除去装置及び交差偏波干渉除去用のビットシフト方法
JPH06509219A (ja) ディジタル平均化によるプログラマブルノイズバンド幅の減少
US4780884A (en) Suppressed double-sideband communication system
AU617076B2 (en) Parallel mode adaptive transversal equalizer for high-speed digital communications system
JPH0621762A (ja) デイジタル形トランスバーサル自動等化器
EP0607896B1 (en) Transversal filter capable of processing an input signal of high data rate
JPH06121286A (ja) 高精細度テレビジョン受信機
JPH06133273A (ja) Qam信号処理装置
JPH03258147A (ja) 非同期直交復調器
CA1265202A (en) Simplified recovery of data signals from quadrature- related carrier signals
US3843942A (en) Equalizer for phase modulation communication systems using the instantaneous signal amplitude weighted by signal envelope amplitude distortion as an adjustment control signal
US4908838A (en) Correlation detecting circuit operable in a low frequency
US4716577A (en) Autoequalizer
KR100241890B1 (ko) 디지털 통신 시스템에서 간섭 제거 회로
JPH0435546A (ja) 干渉波除去方式
JP2858976B2 (ja) 交差偏波干渉除去器
JPH0548568A (ja) 交差偏波干渉除去装置
JP2565933B2 (ja) ディジタルフィルタ
JP2830981B2 (ja) 判定帰還形等化器
JPH01300729A (ja) 交差偏波受信回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005