JP2830981B2 - 判定帰還形等化器 - Google Patents
判定帰還形等化器Info
- Publication number
- JP2830981B2 JP2830981B2 JP11487792A JP11487792A JP2830981B2 JP 2830981 B2 JP2830981 B2 JP 2830981B2 JP 11487792 A JP11487792 A JP 11487792A JP 11487792 A JP11487792 A JP 11487792A JP 2830981 B2 JP2830981 B2 JP 2830981B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- adder
- filter
- tap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
ング下における等化特性に優れたトランスバーサルフィ
ルタを用いた判定帰還形等化器に関する。なお、本発明
は、トランスバーサルフィルタを用いた交差偏波干渉補
償器にも適用可能である。
とその干渉波である異なる経路を伝搬した複数の反射波
とが合成されたものとなるので、その波形歪みを補償す
るための等化処理にはトランスバーサルフィルタが用い
られている。
例を示すブロック図である。図において、受信信号は、
入力端子41から縦続接続された複数の遅延素子4
21 ,422 に入力され、各遅延素子でデータ信号の1
タイムスロット分の遅延を与えることにより、それぞれ
の入出力点から主信号に対して進んだ信号および遅れた
信号(複数タップの信号)として取り出される。複数タ
ップの信号は、各タップに対応する重み付け回路431
〜433 で、それぞれ所定の重み付け係数C-1,C0 ,
C1 と乗算され、加算器44でそれらが合成される。制
御回路45は、加算器44における合成処理で主信号の
前後に発生した符号間干渉(波形歪み)が打ち消される
ように、各重み付け回路431 〜433 に与える重み付
け係数を発生させる。このような構成により、複数の反
射波による受信信号の波形歪みを等化することができ
る。
帰還形等化器の構成例を示すブロック図である。なお、
判定帰還形等化器は、図4に示すトランスバーサルフィ
ルタを応用したものであり、等化出力の中央時点の前後
のタップ入力を分離し、前方等化(FF)フィルタでは
受信信号を用い、後方等化(FB)フィルタでは前方等
化フィルタの出力信号の判定結果を用いるように構成さ
れる。
振幅変調信号は、分配器51を介して直交検波器52に
入力され、互いに位相が90度異なる局部発振信号を用い
て検波され、互いに直交したIチャネル信号およびQチ
ャネル信号として出力される。なお、直交検波器52
は、局部発振器53,90度移相器54および2つのミク
サ551 ,552 により構成される。Iチャネル信号お
よびQチャネル信号は、それぞれアナログ・ディジタル
変換器(AD)561 ,562 でディジタル信号に変換
されて判定帰還形等化器60に入力される。
(FF)フィルタ61と後方等化(FB)フィルタ62
は、それぞれIチャネルとQチャネルの同相歪および直
交歪を除去するための4系列のトランスバーサルフィル
タで実現される。
ネル信号は、同相歪みを等化する同相フィルタ(II−
FF)631 と、Iチャネル信号からQチャネル信号へ
の直交歪みを除去する直交フィルタ(QI−FF)64
1 に入力される。Qチャネル信号は、同相歪みを等化す
る同相フィルタ(QQ−FF)632 と、Qチャネル信
号からIチャネル信号への直交歪みを除去する直交フィ
ルタ(IQ−FF)642 に入力される。
の各出力は加算器651 で合成され、Iチャネル信号の
主信号より遅れて受信される信号からの符号間干渉が除
去される。QQ−FF632 およびQI−FF641 の
各出力は加算器652 で合成され、Qチャネル信号の主
信号より遅れて受信される信号からの符号間干渉が除去
される。
62の同相フィルタ(II−FB)661 および直交フ
ィルタ(IQ−FB)672 の出力は加算器681 で合
成され、Iチャネル信号の主信号より先に受信された信
号からの符号間干渉が除去される。加算器652 の出力
と、後方等化フィルタ62の同相フィルタ(QQ−F
B)662 および直交フィルタ(QI−FB)671 の
各出力は加算器682 で合成され、Qチャネル信号の主
信号より先に受信された信号からの符号間干渉が除去さ
れる。各加算器681 ,682 の出力は、判定帰還形等
化器60で等化されたIチャネル信号およびQチャネル
信号として取り出される。
チャネル信号は、それぞれ識別器691 ,692 を介し
て後方等化フィルタ62に入力される。識別器691 か
ら出力されるIチャネル信号の信号情報(硬判定ビッ
ト)は、同相歪みを等化するII−FB661 と、Iチ
ャネル信号からQチャネル信号への直交歪みを除去する
QI−FB671 に入力される。識別器692 から出力
されるQチャネル信号の信号情報(硬判定ビット)は、
同相歪みを等化するQQ−FB662 と、Qチャネル信
号からIチャネル信号への直交歪みを除去するIQ−F
B672 に入力される。
は、前方等化フィルタ61の出力を処理する加算器65
1 ,652 の出力には、主信号より遅れて受信された信
号(マイナスのタップ経路を通過する信号)からの符号
間干渉が除去された信号が得られるので、その分後方等
化フィルタ62内の同相フィルタ66および直交フィル
タ67のプラス側タップに入力される信号がクリアにな
り、等化能力を向上させることができる。
等化器60では、前方等化フィルタ61と後方等化フィ
ルタ62とのタップ間隔を連続にする必要がある。しか
し、高速の受信信号に対して、両フィルタ間の加算器6
5,68および識別器69の総合演算遅延をその1タイ
ムスロット以内に抑えるには、各素子を伝送速度以上の
高速クロックで動作させる必要があり、タップの連続性
を確保することは容易なことではなかった。
能とし、さらにすべての回路をディジタル回路で構成し
て回路規模の削減を図ることができる判定帰還形等化器
を提供することを目的とする。
ルタと、識別器と、後方等化フィルタとを備えた判定帰
還形等化器において、前方等化フィルタは、受信信号を
複数のタップに分配し、各タップごとにそれぞれ所定の
重み付けを行う重み付け回路と、各タップ出力を順次加
算する加算器と、各加算器の出力信号のタイミングを揃
えて出力するレジスタとを備え、後方等化フィルタは、
識別器の出力信号を複数のタップに分配し、各タップご
とにそれぞれ所定の重み付けを行う重み付け回路と、第
1タップ出力を第1出力として直接出力するとともに、
第2タップ以降のタップ出力を順次加算する加算器と、
各加算器の出力信号のタイミングを揃えて第2出力とし
て出力するレジスタとを備え、前方等化フィルタの出力
と後方等化フィルタの第2出力とを合成する第一の加算
器と、第一の加算器の出力と後方等化フィルタの第1出
力とを合成し、レジスタを介して出力するとともに識別
器に与える第二の加算器とを備える。
て、主信号より1タイムスロット先に受信された信号
(第1タップ経路)のタップ出力が重み付け回路から直
接出力させる。また、後方等化フィルタの第2出力とし
て、主信号より2タイムスロット以上先に受信された信
号(第2タップ経路以降)のタップ出力を出力させる。
フィルタの出力と、後方等化フィルタの第2出力とを加
算し、さらに第二の加算器において、第一の加算器の出
力と、後方等化フィルタから直接取り出される第1出力
とを加算し、レジスタを介して判定帰還形等化器の出力
として取り出すことにより、前方等化フィルタの最終タ
ップと後方等化フィルタの第1タップのタップ間隔を連
続にすることができる。
例構成を示すブロック図である。なお、本実施例は、直
交振幅変調信号を等化する判定帰還形等化器の構成例を
示す。
す従来のものと同様であり、その4系列のトランスバー
サルフィルタ(同相フィルタ,直交フィルタ)の一つの
構成例を図2に示す。
またはQチャネル信号)は、複数のタップC0 〜C-3に
分配され、各タップごとにそれぞれ所定の重み付けを行
う重み付け回路211 〜214 に同時に入力される。加
算器221 は、重み付け回路221 から出力されるセン
タータップC0 のタップ経路の信号(主信号)と"0"と
を合成してレジスタ231 に送出する。レジスタ231
は、クロックに同期したタイミングで加算器221 の出
力(C0 のタップ出力)を次の加算器222 に送出す
る。加算器222 は、C0 のタップ経路の信号と、重み
付け回路222 から出力されるC-1のタップ経路の信号
とを合成してレジスタ232 に送出する。以下同様に、
加算器223 は、C0 とC-1の各タップ経路の信号の合
成出力と、重み付け回路223 から出力されるC-2のタ
ップ経路の信号とを合成してレジスタ233 に送出し、
加算器224 は、C0 ,C-1,C-2の各タップ経路の信
号の合成出力と、重み付け回路224 から出力されるC
-3のタップ経路の信号とを合成してレジスタ234 に送
出する。
ればC-2のタップ経路の信号がレジスタ233 を通過す
ることによって1T(Tはボーレート間隔)遅れて入力
され、C-1のタップ経路の信号がレジスタ232 ,23
3 を通過することによって2T遅れて入力され、C0 の
タップ経路の信号がレジスタ231 〜233 を通過する
ことによって3T遅れて入力される。
プごとの重み付け係数(タップ係数C0 〜C-3)を制御
することにより、主信号より遅れて受信される3つの信
号からの符号間干渉を除去することができ、レジスタ2
34 からクロックに同期したタイミングで前方等化フィ
ルタ61の出力として取り出すことができる。
れるIチャネル信号は、同相歪みを等化する同相フィル
タ(II−FF)631 と、Iチャネル信号からQチャ
ネル信号への直交歪みを除去する直交フィルタ(QI−
FF)641 に入力される。Qチャネル信号は、同相歪
みを等化する同相フィルタ(QQ−FF)632 と、Q
チャネル信号からIチャネル信号への直交歪みを除去す
る直交フィルタ(IQ−FF)642 に入力される。
みと直交歪みを等化した信号を合成し、主信号より遅れ
て受信される信号からの符号間干渉を除去してレジスタ
11 1 に送出する。加算器652 は、Qチャネル信号の
同相歪みと直交歪みを等化した信号を合成し、主信号よ
り遅れて受信される信号からの符号間干渉を除去してレ
ジスタ112 に送出する。レジスタ111 ,112 は、
等化された各チャネル信号をクロックに同期したタイミ
ングで、後方等化(FB)フィルタ10の出力との合成
を行う2段構成のうちの前段の第一の加算器121 ,1
22 に送出する。
チャネル信号は、それぞれ識別器691 ,692 を介し
て後方等化フィルタ10に入力される。識別器691 か
ら出力されるIチャネル信号の判定信号は、同相歪みを
等化する同相フィルタ(II−FB)141 と、Iチャ
ネル信号からQチャネル信号への直交歪みを除去する直
交フィルタ(QI−FB)151 に入力される。識別器
692 から出力されるQチャネル信号の判定信号は、同
相歪みを等化する同相フィルタ(QQ−FB)14
2 と、Qチャネル信号からIチャネル信号への直交歪み
を除去する直交フィルタ(IQ−FB)152 に入力さ
れる。
す従来のものとは異なり、その4系列のトランスバーサ
ルフィルタ(同相フィルタ,直交フィルタ)の一つの構
成例を図3に示す。
C1 〜C3 に分配され、各タップごとにそれぞれ所定の
重み付けを行う重み付け回路311 〜313 に同時に入
力される。
の経路以外の信号とはこのフィルタ内では加算されず、
重み付け回路313 から直接に後方等化フィルタ10の
出力Aとして取り出される。加算器321 は、重み付け
回路313 から出力されるC 3 のタップ経路の信号と
“0”とを合成してレジスタ331 に送出する。レジス
タ331 は、クロックに同期したタイミングで加算器3
21 の出力(C3 のタップ出力)を次の加算器322 に
送出する。加算器322 は、C3 のタップ経路の信号
と、重み付け回路312 から出力されるC2 のタップ経
路の信号とを合成してレジスタ332 に送出する。
軸上でみればC2 のタップ経路の信号がレジスタ332
を通過することによって1T遅れて取り出され、C3 の
タップ経路の信号がレジスタ331 ,332 を通過する
ことによって2T遅れて取り出され、後方等化フィルタ
10から出力Bとして送出される。なお、出力Aは、C
1 のタップ経路の信号が0Tの遅延で出力される。
前方等化フィルタ61で等化されたIチャネル信号と、
後方等化フィルタ10のII−FB141 およびIQ−
FB152 の各C2 とC3 のタップ経路を通過した信号
の合成出力(出力B)とが合成される。第二の加算器1
31 では、第一の加算器121 の出力と、後方等化フィ
ルタ10のII−FB141 およびIQ−FB152 の
各C1 のタップ経路の信号(出力A)とを合成してレジ
スタ161 に送出する。
化フィルタ61で等化されたQチャネル信号と、後方等
化フィルタ10のQQ−FB142 およびQI−FB1
51のC2 とC3 のタップ経路を通過した信号の合成出
力(出力B)とが合成される。第二の加算器132 で
は、第一の加算器122 の出力と、後方等化フィルタ1
0のQQ−FB142 およびQI−FB151 の各C1
のタップ経路の信号(出力A)とを合成してレジスタ1
62 に送出する。
クロックに同期したタイミングでレジスタ161 ,16
2 から、判定帰還形等化器で等化されたIチャネル信号
およびQチャネル信号として取り出され、また識別器6
91 ,692 を介して後方等化フィルタ10にフィード
バックされる。
ャネル信号を例にして説明する。判定帰還形等化器に入
力されたIチャネル信号が第一の加算器121 に入力さ
れるまでに、C0 のタップ経路では、レジスタ231 ,
232 ,233 ,234,111 を通過するので5Tの
時間を要する。C-1のタップ経路では、レジスタ2
32 ,233 ,234 ,111 を通過するので4Tの時
間を要する。C-2のタップ経路では、レジスタ233 ,
234 ,111 を通過するので3Tの時間を要する。C
-3のタップ経路では、レジスタ234 ,111 を通過す
るので2Tの時間を要する。
タップ経路の信号(主信号)が要した5Tの時間に、レ
ジスタ161 の遅延が加わって6T遅れて第二の加算器
13 1 に入力される。また、C2 のタップ経路の信号
は、主信号が要した5Tの時間に、レジスタ161 ,3
32 の遅延が加わって7T遅れとなり、C3 のタップ経
路の信号は、主信号が要した5Tの時間に、レジスタ1
61 ,331 ,332 の遅延が加わって8T遅れとなっ
て第二の加算器131 に入力される。
の信号と、C1 のタップ経路の信号とを1T差とするこ
とができ、前方等化フィルタ61と後方等化フィルタ1
0のタップ間隔を連続にすることができる。
化フィルタ10を4系列のトランスバーサルフィルタで
構成し、かつ3入力の加算器12,13を用いることに
より、すべてディジタル回路でIチャネル信号とQチャ
ネル信号の同相歪みおよび直交歪みを同時に除去するこ
とができる。
形等化器は、後方等化フィルタの第1タップ経路のフィ
ードバックループにおける加算器を第二の加算器として
第一の加算器の後段に配置し、その出力をレジスタを介
して取り出し、かつ後方等化フィルタに帰還させること
により、前方等化フィルタと後方等化フィルタとのタッ
プ間隔の連続性を保つことができる。
度以上の高速クロックを用いる必要がなくなり、容易に
高速信号の等化処理ができる判定帰還形等化器を実現す
ることができる。
ディジタル回路で構成することができるので、回路規模
の削減を図ることができる。
すブロック図。
サルフィルタ(II,IQ,QI,QQ−FF)の一つ
の構成例を示すブロック図。
サルフィルタ(II,IQ,QI,QQ−FB)の一つ
の構成例を示すブロック図。
ック図。
の構成例を示すブロック図。
Claims (1)
- 【請求項1】 受信信号を入力し、主信号より遅れて受
信された信号からの符号間干渉を除去する前方等化フィ
ルタと、 前記前方等化フィルタの出力信号の識別結果を出力する
識別器と、 前記前方等化フィルタの出力信号の識別結果を入力し、
主信号より先に受信された信号からの符号間干渉を除去
する後方等化フィルタとを備えた判定帰還形等化器にお
いて、 前記前方等化フィルタは、受信信号を複数のタップに分
配し、各タップごとにそれぞれ所定の重み付けを行う重
み付け回路と、各タップ出力を順次加算する加算器と、
各加算器の出力信号のタイミングを揃えて出力するレジ
スタとを備え、 前記後方等化フィルタは、前記識別器の出力信号を複数
のタップに分配し、各タップごとにそれぞれ所定の重み
付けを行う重み付け回路と、第1タップ出力を第1出力
として直接出力するとともに、第2タップ以降のタップ
出力を順次加算する加算器と、各加算器の出力信号のタ
イミングを揃えて第2出力として出力するレジスタとを
備え、 前記前方等化フィルタの出力と、前記後方等化フィルタ
の第2出力とを合成する第一の加算器と、 前記第一の加算器の出力と、前記後方等化フィルタの第
1出力とを合成し、レジスタを介して出力するとともに
前記識別器に与える第二の加算器とを備えたことを特徴
とする判定帰還形等化器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11487792A JP2830981B2 (ja) | 1992-05-07 | 1992-05-07 | 判定帰還形等化器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11487792A JP2830981B2 (ja) | 1992-05-07 | 1992-05-07 | 判定帰還形等化器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06204794A JPH06204794A (ja) | 1994-07-22 |
JP2830981B2 true JP2830981B2 (ja) | 1998-12-02 |
Family
ID=14648922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11487792A Expired - Fee Related JP2830981B2 (ja) | 1992-05-07 | 1992-05-07 | 判定帰還形等化器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2830981B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5846601B2 (ja) * | 2011-10-14 | 2016-01-20 | 学校法人早稲田大学 | 受信装置及び受信方法 |
-
1992
- 1992-05-07 JP JP11487792A patent/JP2830981B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06204794A (ja) | 1994-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6295325B1 (en) | Fixed clock based arbitrary symbol rate timing recovery loop | |
US7058150B2 (en) | High-speed serial data transceiver and related methods | |
US5878088A (en) | Digital variable symbol timing recovery system for QAM | |
US5068667A (en) | Cross-polarization interference canceller | |
US5369668A (en) | Fast response matched filter receiver with decision feedback equalizer | |
EP0379375B1 (en) | Parallel mode adaptive transversal equalizer for high-speed digital communications system | |
US5442582A (en) | Transversal filter allrate equalizer for use at intermediate frequency | |
JPH06121286A (ja) | 高精細度テレビジョン受信機 | |
EP1158415B1 (en) | Parallel data interface | |
EP0927472B1 (en) | Component timing recovery system for qam | |
EP1388942B1 (en) | Conversion circuit, tuner and demodulator | |
JPH03258147A (ja) | 非同期直交復調器 | |
JP2830981B2 (ja) | 判定帰還形等化器 | |
US4759039A (en) | Simplified recovery of data signals from quadrature-related carrier signals | |
US4908838A (en) | Correlation detecting circuit operable in a low frequency | |
JPH0621762A (ja) | デイジタル形トランスバーサル自動等化器 | |
JPH0420545B2 (ja) | ||
JP2885618B2 (ja) | 適応受信機 | |
JP2838962B2 (ja) | 搬送波再生方式 | |
GB1478709A (en) | Synchronising a digital data receiver | |
JPH01106516A (ja) | フィルタ手段係数調整方法 | |
JPH0435546A (ja) | 干渉波除去方式 | |
JP2827875B2 (ja) | マイクロ波帯信号発生装置 | |
EP0648036A1 (en) | Burst receiver with differential demodulation | |
JPH0548568A (ja) | 交差偏波干渉除去装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20070925 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090925 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090925 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |