JP2861535B2 - トランスバーサル形フィルタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はトランスバーサル形フィ
ルタに関し、特に交差偏波干渉除去器および適応形等化
器を実現するディジタル式のトランスバーサル形フィル
タに関する。

【０００２】

【従来の技術】従来、ディジタル無線通信においては、
無線区間における搬送波の直交偏波や垂直偏波間の干渉
成分を除去するために、交差偏波干渉除去器が用いられ
ている。また、搬送波の直接波や反射波間の干渉成分を
除去するために適応形等化器が用いられている。これら
交差偏波干渉除去器や適応形等化器はアナログ型および
ディジタル型いずれに対しても構成可能であるが、ＬＳ
Ｉ化や小型化の容易さから、近年ではディジタル型が広
く用いられている。

【０００３】かかる従来のディジタル型の交差偏波干渉
除去器や適応形等化器は基本的に４個のタップ係数の可
変のトランスバーサル形フィルタと制御回路とで構成さ
れ、このトランスバーサル形フィルタは（２Ｍ＋１）タ
ップの遅延回路と、各タップ毎に設けられたタップ出力
および前記制御回路からのタップ係数制御信号の乗算操
作を行なう乗算回路と、各乗算回路の出力を合成する加
算回路とで構成されている。特に遅延回路には、例えば
交差偏波干渉信号や自偏波信号を復調する復調器の出
力、すなわちＡ／Ｄ変換されたベースバンド信号が入力
される。

【０００４】上述した交差偏波干渉除去器用のトランス
バーサル形フィルタは異偏波干渉入力信号と自偏波主信
号の位相差が生じた場合も干渉等化能力を一定にするた
めに、一般に被干渉信号のサンプル周波数ｆｓのｍ倍
（ｍ＝２，３，４，…）の周波数でオーパーサンプリン
グされる。そのため、フィルタ構成要素である遅延回路
の動作周波数はｍｆｓとなる。但し、交差偏波干渉除去
器の出力として必要な干渉等化出力は、被干渉信号のア
イパターンが閉じているタイミングにおけるデータ速度
ｆｓの信号であるので、トランスバーサル形フィルタ内
の遅延回路のタップ出力および乗算回路入力の間にラッ
チ回路を設け、乗算回路以降の処理速度をｆｓとする
と、ハードウェア構成上の消費電力を低減することがで
きる。ここでは、交差偏波干渉除去用として用いるトラ
ンスバーサル形フィルタは２倍のオーバーサンプリング
入力信号を処理するものを取り挙げ、また適応形等化器
用のトランスバーサル形フィルタは入力データ速度がｆ
ｓで且つ遅延回路，乗算回路および加算回路は共に周波
数ｆｓで動作するフィルタを例として用いる。

【０００５】図８はかかる従来の一例を示すトランスバ
ーサル形フィルタのブロック図である。図８に示すよう
に、かかるトランスバーサル形フィルタは５タップ（２
Ｍ＋１において、Ｍ＝２の場合）の例を表わす。まず、
入力端子ＩＮはＡ／Ｄ変換器の出力である周波数２ｆｓ
（交差偏波干渉除去器にて、２倍オーバーサンプリング
の場合）又はｆｓ（適応形等化器の場合）のディジタル
信号を入力する。この入力端子ＩＮには、（１／ｆｓ）
＝Ｔとしたときの遅延時間がＴ／２もしくはＴであり且
つ５タップを構成する直列接続されたフリップフロップ
（Ｆ／Ｆ）１１〜１４からなる遅延回路１ａが接続され
る。また、Ｆ／Ｆ１１〜１４のクロック信号を供給する
クロック入力端子ＣＬＫは入力データに同期した同波数
２ｆｓ又はｆｓのクロックが入力される。しかも、入力
信号Ｔ１およびＦ／Ｆ１１〜１４の出力Ｔ２〜Ｔ５はラ
ッチ部３１〜３５からなるラッチ回路３ａでラッチさ
れ、それぞれのラッチ部３１〜３５のラッチ時間はラッ
チ制御入力端子ＬＣからのラッチ制御信号により制御さ
れる。更に、ラッチ回路３ａのラッチ部３１〜３５には
乗算回路７の乗算器７１〜７５がそれぞれ接続される。
これら乗算器７１〜７５は制御端子ＣＯＮＴから入力さ
れるタップ係数制御信号とラッチ部３１〜３５の各出力
Ｂ１〜Ｂ５との乗算を行い、各乗算出力は加算回路８で
加算され、出力端子ＯＵＴより出力される。

【０００６】かかるトランスバーサル形フィルタを交差
偏波干渉除去器として使用する場合、入力端子ＩＮから
入力されたデータ速度２ｆｓのディジタル信号は周波数
２ｆｓのクロックにて動作するＦ／Ｆ１１〜１４におい
て時間Ｔ／２ずつ遅延され、合計５タップの出力として
各ラッチ回路３１〜３５に入力される。一方、ラッチ制
御入力端子ＬＣからは、被干渉信号のアイパターンが閉
じるタイミングに同期したタイミング信号がラッチ制御
信号として入力されるので、これに応じた時間間隔Ｔで
ラッチ部３１〜３５はラッチを行う。各ラッチ部３１〜
３５の出力信号Ｂ１〜Ｂ５は乗算器７１〜７５に入力さ
れ、加算回路８で加算された結果、干渉等化用信号を出
力端子ＯＵＴより出力する。

【０００７】また、上述したトランスバーサル形フィル
タを適応形等化器として使用する場合、入力端子ＩＮか
ら入力されたデータ速度ｆｓの信号は周波数ｆｓのクロ
ックにより動作するＦ／Ｆ１１〜１４において時間間隔
Ｔで１ビットずつ遅延され、合計５タップの出力とな
り、これをラッチ部３１〜３５に入力する。一方、ラッ
チ制御入力端子ＬＣからはラッチ機能を停止させる信号
が入力されるので、ラッチ部３１〜３５の入力はそのま
まＢ１〜Ｂ５として乗算器７１〜７５に入力される。こ
れら乗算器７１〜７５の出力は加算回路８で加算され、
等化信号を出力端子ＯＵＴより出力する。

【０００８】このように、トランスバーサル形フィルタ
は、交差偏波干渉除去器用としても適応形等化器用とし
ても、殆ど同様な回路構成で使用できるという特徴を有
している。

【０００９】図９（ａ）〜（ｃ）はそれぞれ図８に示す
フィルタを交差偏波干渉除去器および適応形等化器とし
て用いたときの各部信号のタミング図である。まず、図
９（ａ）に示すように、ここでは図８のトランスバーサ
ル形フィルタを交差偏波除去器として用いたときのフリ
ップ・フロップ（Ｆ／Ｆ）回路１１〜１４の入出力デー
タＴ１〜Ｔ５の状態を表わす。例えば、入力信号Ｔ１の
データＤ４に着目すると、データＴ２〜Ｔ５ではそれぞ
れタイミングがずれていくことがわかる。次に、図９
（ｂ）に示すように、データＴ１〜Ｔ５を入力してラッ
チ部３１〜３５でラッチした出力Ｂ１〜Ｂ５はラッチ制
御入力ＬＣに同期し、１つおきにずれていくことがわか
る。一方、図９（ｃ）に示すように、図８のトランスバ
ーサル形フィルタを適応形等化器として使用したとき
は、入力信号Ｔ１およびフリップ・フロップ回路１１〜
１４による各タップ出力Ｔ２〜Ｔ５と、各ラッチ部３１
〜３５の出力Ｂ１〜Ｂ５とのタイミングが同一で、しか
も１つづつタイミングがずれていくことになる。

【００１０】

【発明が解決しようとする課題】上述した従来のトラン
スバーサル形フィルタは、オーバーサンプリングの交差
偏波干渉除去器や適応形等化器として使用したとき、入
力端子およびラッチ回路間の遅延回路を２Ｍ個のフリッ
プ・フロップを用いている。従って、その遅延間隔はＴ
／ｍ（ｍ＝２，３，４，…）、即ち動作周波数はｍｆｓ
であるので、ＣＭＯＳ回路等を用いてハードウェアを構
成したとき、その消費電力が大きくなるという欠点があ
る。要するに、これは高い周波数で駆動するフリップ・
フロップが多い程、消費電力が大きくなるからである。
また、従来のフィルタはタップ数が増大した時に周波数
ｍｆｓとクロックを２Ｍ個のフリップ・フロップに供給
するため、負荷駆動能力の大きいクロックトライバを使
用する必要がある。従って、かかる場合には、クロック
ドライバの消費電力が大きくなるという欠点がある。

【００１１】本発明の目的は、かかる高いクロック周波
数で動作させるフリップ・フロップを削減して消費電力
を低減するとともに、前記フリップ・フロップにクロッ
クを供給するクロックドライバの負荷を軽減することの
できるトランスバーサル形フィルタを提供することにあ
る。

【００１２】

【課題を解決するための手段】本発明のトランスバーサ
ル形は、ディジタル通信装置における伝送データ速度ｆ
ｓのｍ倍（ｍ＝２，３，４…）の周波数ｍ×ｆｓで量子
化された入力信号に対し、波形整形を行って前記伝送デ
ータ速度ｆｓの信号を出力する（２Ｍ＋１）タップ（Ｍ
は１以上の整数）のトランスバーサル形フィルタにおい
て、前記入力信号をＴ／ｍ（Ｔ＝１／ｆｓ）の時間間隔
で１ビット毎に順次遅延したｍ〈（２Ｍ＋１）なるｍ個
の遅延出力を作成する（ｍ−１）個の遅延手段を備えた
第１の遅延回路と、前記第１の遅延回路のｍ個の出力を
時間間隔でＴで保持するｍ個の遅延手段を備えたラッチ
回路と、前記ラッチ回路の各出力を時間間隔Ｔで１ビッ
トずつ順次遅延させ且つ〔（２Ｍ＋１）／ｍ〕＋１もし
くは〔（２Ｍ＋１／ｍ〕個の遅延出力を形成する〔（２
Ｍ＋１）／ｍ〕個もしくは｛〔（２Ｍ＋１）／ｍ〕−
１｝個の遅延手段を備えた第２の遅延回路とを有し、前
記ラッチ回路および前記第２の遅延回路を同期したクロ
ックで動作させるように構成される。

【００１３】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１４】図１は本発明の第１の実施例に係る交差偏
波干渉除去器として用いたトランスバーサル形フィルタ
のブロック図である。図１に示すように、本実施例は５
タップ（Ｍ＝２）のトランスバーサル形フィルタであ
り、主信号データ伝送速度をｆｓとしたとき、伝送デー
タ速度２ｆｓでオーバーサンプリングされた入力信号Ｔ
１をＴ／２の時間間隔で１ビット遅延させ且つ２個のタ
ップ出力（ｍ＝２の場合）を形成する１個のフリップ・
フロップ（Ｆ／Ｆ）１１からなる第１の遅延回路１と、
この第１の遅延回路１の出力Ｔ２をセレクタ２１により
選択する第１のスイッチ部２と、入力信号Ｔ１および第
１のスイッチ部２の出力Ｔ２をそれぞれ入力するフリッ
プ・フロップ３１，３２を備え且つ２個のタップ出力Ａ
１，Ａ２をＴの時間間隔で１ビットずつ保持するラッチ
回路３と、このラッチ回路３の出力をセレクタ４１〜４
４で選択する第２のスイッチ部４と、この第２のスイッ
チ部４を介しラッチ回路３の出力Ａ１，Ａ２をＴの遅延
時間で１ビットずつ遅延させる３個のフリップ・フロッ
プ（Ｆ／Ｆ）５１〜５３からなる第２の遅延回路５と、
第２の遅延回路５のＦ／Ｆ５１，５３間に接続したセレ
クタ６１，６２からなる第３のスイッチ部６と、ラッチ
回路３の出力Ａ１，Ａ２および第２の遅延回路５の出力
Ａ３〜Ａ５をそれぞれ入力しＣＯＮＴ端子からの制御信
号と乗算する乗算器７１〜７５を備えた乗算回路７と、
この乗算回路７の各出力を加算し出力端子ＯＵＴに干渉
補償信号を出力する加算回路８とを備えている。これに
より、フィルタを交差偏波干渉除去器用として使用して
いる。かかる除去器用フィルタにおいて、第１の遅延回
路１のＦ／Ｆ１１は周波数２ｆｓのクロックで動作し、
またラッチ回路３のＦ／Ｆ３１，３２および第２の遅延
回路５のＦ／Ｆ５１〜５３は共に同波数ｆｓのクロック
で動作するフリップ・フロップ回路で実現できる。ま
た、第１乃至第３のスイッチ部２，４，６を構成するセ
レクタ２１，４１〜４４，６１，６２はトランスバーサ
ル形フィルタを交差偏波干渉除去器用に使用するとき
と、適応形等化器用に使用するときの切換用スイッチで
あり、交差偏波干渉除去器用として使用するときは図１
にように接続される。

【００１５】まず、入力端子ＩＮへＡ／Ｄ変換器の出力
である速度２ｆｓのディジタル信号が入力されると、こ
の入力信号Ｔ１に同期し且つクロック端子ＣＬＫ１より
２ｆｓのクロックが入力されるので、Ｆ／Ｆ１１は入力
信号Ｔ１に対しＴ／２の遅延時間差を持つタップ信号Ｔ
２を出力する。次に、Ｆ／Ｆ３１，３２はそれぞれタッ
プ出力Ｔ１，Ｔ２を入力し、クロック端子ＣＬＫ２より
入力した被干渉信号としての識別信号であるアイパター
ン閉じ部に同期した周波数ｆｓのクロック信号を用いて
ｆｓのデータ信号Ａ１，Ａ２をそれぞれ出力する。これ
らデータ信号Ａ１，Ａ２はそのまま第１タップ，第２タ
ップの乗算回路７への入力になると共に、第２のスイッ
チ部４を介し遅延時間ＴのＦ／Ｆ５１，５２にそれぞれ
入力される。これにより、Ｆ／Ｆ５１，５２はデータ信
号Ａ１，Ａ２をそれぞれ遅延時間Ｔだけ遅延させた後、
第３タップ，第４タップの乗算回路７の入力であるデー
タ信号Ａ３，Ａ４をそれぞれ出力する。また、データ信
号Ａ３に関しては、Ｆ／Ｆ５３により更に遅延時間Ｔで
１ビット遅延され、第５タップの乗算回路７の入力であ
るデータ信号Ａ５が作成される。これら各タップのタッ
プ出力は乗算回路７を構成する乗算器７１〜７５に入力
され、制御端子ＣＯＮＴからの制御信号と各々乗算され
る。最後に、各タップの乗算出力を加算回路８で加算
し、干渉補償信号を出力端子ＯＵＴより出力する。

【００１６】図２（ａ），（ｂ）はそれぞれ図１におけ
る各部信号のタイミング図である。図２（ａ）に示すよ
うに、ここではトランスバーサル形フィルタにおけるＦ
／Ｆ１１の入力端および出力端におけるタップ出力Ｔ
１，Ｔ２の信号状態を表わす。この状態ではＴ／２だけ
遅延されていることがわかる。次に、図２（ｂ）に示す
ように、ここではＦ／Ｆ３１，３２の出力信号、すなわ
ち第１タップ，第２タップの乗算回路７の入力信号Ａ
１，Ａ２と、Ｆ／Ｆ５１〜５３の出力信号、すなわち第
３タップ，第４タップ，第５タップの乗算回路７の入力
信号Ａ３，Ａ４，Ａ５の信号状態を表わしている。尚、
これらは前述した図９（ｂ）の従来例における各ラッチ
部３１〜３５の出力と同様の信号状態が実現される。

【００１７】図３は図１に示す各スイッチ部を切替えて
適応形通化器を実現したトランスバーサル形フィルタの
ブロック図である。図３に示すように、この場合はスイ
ッチ部２，４，６を構成するセレクタ２１，４１〜４
４，６１，６２を切替えることにより、データ速度ｆｓ
の入力信号を処理する適応形等化器用のトランスバーサ
ル形フィルタとするものである。尚、その他の構成につ
いては、図１と同様である。まず、入力端子ＩＮにＡ／
Ｄ変換器の出力である速度ｆｓのディジタル信号が入力
されると、入力端子ＩＮに接続され且つ速度ｆｓのクロ
ックで動作するラッチ回路３のＦ／Ｆ３１により時間が
Ｔだけ遅延されたデータ信号Ａ１を第１タップの乗算回
路７の入力信号として出力する。以下同様に、Ｆ／Ｆ３
２および第２の遅延回路５を構成するＦ／Ｆ５１〜５３
により、第２タップ乃至第５タップの乗算回路７の入力
信号Ａ２〜Ａ５が出力される。

【００１８】図４は図３における乗算器入力のタイミン
グ図である。図４に示すように、ここではラッチ回路３
を構成するＦ／Ｆ３１，３２および第２の遅延回路５を
構成するＦ／Ｆ５１〜５３の出力の信号Ａ１〜Ａ５の状
態を表わす。これは前述した図９（ｃ）の従来例におけ
る適応形等化器として使用した時のタップ出力信号又は
ラッチ回路出力信号と同様の信号系列を得ることが出来
る。

【００１９】上述したように、第１の実施例に基づくト
ランスバーサル形フィルタは従来例のトランスバーサル
形フィルタと同様の信号処理を行うと共に、２ｆｓのク
ロック周波数で動作する第１の遅延回路１のフリップ・
フロップの数を従来例における４個から１個に削減し、
フリップ・フロップによる消費電力を低減すると共に、
フリップ・フロップのクロックを発生するクロックドラ
イバの負荷を従来の１／４にすることができる。

【００２０】図５は本発明の第２の実施例に係る交差偏
波干渉除去器として用いたトランスバーサル形フィルタ
のブロック図である。図５に示すように、本実施例は９
タップ（２Ｍ＋１のときのＭが４）のトランスバーサル
形フィルタであり、主信号データ伝送速度をｆｓとした
ときデータ速度４ｆｓでオーバーサンプリングされた入
力データ信号をＴ／４〔但し、（１／ｆｓ）＝Ｔ〕の間
隔で３ビット遅延させ且つ４個のタップ出力（ｍ＝４の
場合）を形成する第１の遅延回路１のＦ／Ｆ１１〜Ｆ／
Ｆ１３と、Ｔの時間間隔で１ビットずつ保持するラッチ
回路３のＦ／Ｆ３１〜Ｆ／Ｆ３４と、このラッチ回路３
の出力をＴの遅延時間で１ビットずつ遅延させる第２の
遅延回路５としてのＦ／Ｆ５１〜Ｆ／Ｆ５５と、第１の
スイッチ部２を構成するセレクタ２１〜２３と、第２の
スイッチ部４を構成するセレクタ４１〜４８と、第３の
スイッチ部６を構成するセレクタ６１〜６４とを備え、
これらを交差偏波干渉除去器用として使用している。ま
た、上述したトランスバーサル形フィルタは、データ速
度２ｆｓで入力された入力データ信号を処理する交差偏
波干渉除去器用として使用することもできる。

【００２１】図６は図５における入力周期を変更した交
差偏波干渉除去器に用いたトランスバーサル形フィルタ
のブロック図である。図６に示すように、このフィルタ
はデータ速度が２ｆｓの入力信号を処理する交差偏波干
渉除去器用に用いた時の例であり、各スイッチ部を構成
するセレクタ２１〜２３，４１〜４８および６１〜６４
は図中のように選択する。尚、ここでは大きな機能別の
回路ブロック番号１〜７については図５と同様であるの
で、省略している。かかるフィルタ回路の動作は前述し
たセレクタによる回路選択と、フリップ・フロップ用ク
ロック入力端子ＣＬＫ１から入力データに同期したクロ
ックの供給とにより、９タップａ〜ｉにデータを出力す
る。そのデータはデータ速度２ｆｓの入力データ信号を
Ｔ／２の間隔で１ビット遅延し、２個のタップ出力（ｍ
＝２の場合）を形成する第１の遅延回路としてのＦ／Ｆ
１１，１２，１３と、Ｔの時間間隔で１ビットずつ保持
するラッチ回路としてのＦ／Ｆ３１，３２，３３，３４
と、これらラッチ回路の出力をＴの遅延時間で１ビット
ずつ遅延する第２の遅延回路としてのＦ／Ｆ５１〜５５
とを備えている。その他の構成については図５と同様で
ある。

【００２２】図７は図５に示す各スイッチ部を切替えて
適応形等化器を実現したトランスバーサル形フィルタの
ブロック図である。図７に示すように、これはデータ速
度ｆｓの入力信号を処理する場合である。かかるトラン
スバーサル形フィルタは９タップ（２Ｍ＋１においてＭ
＝４）であり、データ速度ｆｓのデータ信号をＦ／Ｆ３
１で時間Ｔだけ遅延させ、第１タップ出力ａを出力す
る。以下同様に、Ｆ／Ｆ３２〜３４およびＦ／Ｆ５１〜
Ｆ／Ｆ５５より時間Ｔずつ遅延された第２〜第９タップ
出力ｂ〜ｉを出力する。

【００２３】上述した第２の実施例によるトランスバー
サル形フィルタは、伝送データ周波数ｆｓの４倍，２倍
でサンプリングされた４ｆｓ，２ｆｓのデータ信号入力
に対し、そのどちらも信号処理可能な交差偏波干渉除去
器として使用すること、およびｆｓのデータ信号入力に
対して信号処理を行う適応形等化器として使用すること
を実現出来ると共に、４ｆｓ或いは２ｆｓのクロック周
波数で動作するフリップ・フロップの数を従来の構成の
８個から３個に削減でき、フリップ・フロップの消費電
力を低減できる。しかも、フリップ・フロップのクロッ
クを駆動するクロックドライバの負荷を従来の３／８に
できる。更に、前述した第１，第２の実施例は簡単のた
め１ビットの入力データ信号を処理する場合を示した
が、通常は８ビットあるいは１６ビット等多ビットの入
力データ信号を処理するため、４ｆｓ或いは２ｆｓで動
作するフリップ・フロップの数を更に低減できることは
明らかである。

【００２４】

【発明の効果】以上説明したように、本発明のトランス
バーサル形フィルタは複数の遅延回路と前記遅延回路間
に配置する１つのラッチ回路およびそれらの間に配置す
る複数のスイッチ部とを設けることにより、交差偏波干
渉除去器あるいは適応形等化器として使用しても、遅延
時間（Ｔ／ｍ）、即ち動作速度ｍｆｓで動作する第１の
遅延回路の個数を２Ｍ個から（ｍ−１）個に減少させる
ことができるので、ＣＭＯＳ回路等でハードウェアを構
成したときの消費電力を低減できるという効果がある。
また、本発明は周波数の高いｍｆのクロック供給線を２
Ｍ本から（ｍ−１）本に減少できるので、許容負荷容量
の小さいクロックドライバで遅延回路を駆動でき、クロ
ックドライバの消費電力も低減できるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る交差偏波干渉除去
器として用いたトランスバーサル形フィルタのブロック
図である。

【図２】図１における各部信号のタイミング図である。

【図３】図１に示す各スイッチ部を切替えて適応形等化
器を実現したトランスバーサル形フィルタのブロック図
である。

【図４】図３における乗算器入力のタイミング図であ
る。

【図５】本発明の第２の実施例に係る交差偏波干渉除去
器として用いたトランスバーサル形フィルタのブロック
図である。

【図６】図５における入力周期を変更した交差偏波干渉
除去器に用いたトランスバーサル形フィルタのブロック
図である。

【図７】図５に示す各スイッチ部を切替えて適応形等化
を実現したトランスバーサル形フィルタのブロック図で
ある。

【図８】従来の一例を示すトランスバーサル形フィルタ
のブロック図である。

【図９】図８に示すフィルタを交差偏波干渉除去器およ
び適応形等化器として用いたときの各部信号のタイミン
グ図である。

【符号の説明】

１，５ 遅延回路 ２，４，６ スイッチ部 ３ ラッチ回路 ７ 乗算回路 ８ 加算回路 １１〜１３，３１〜３４，５１〜５５ フリップ・フ
ロップ（Ｆ／Ｆ） ２１〜２３，４１〜４８，６１〜６４ セレクタ ７１〜７９ 乗算器 ＩＮ 入力端子 ＯＵＴ 出力端子 ＣＬＫ１，ＣＬＫ２ クロック端子 ＣＯＮＴ 制御端子

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ディジタル通信装置における伝送データ
   速度ｆｓのｍ倍（ｍ＝２，３，４…）の周波数ｍ×ｆｓ
   で量子化された入力信号に対し、波形整形を行って前記
   伝送データ速度ｆｓの信号を出力する（２Ｍ＋１）タッ
   プ（Ｍは１以上の整数）のトランスバーサル形フィルタ
   において、前記入力信号をＴ／ｍ（Ｔ＝１／ｆｓ）の時
   間間隔で１ビット毎に順次遅延したｍ〈（２Ｍ＋１）な
   るｍ個の遅延出力を作成する（ｍ−１）個の遅延手段を
   備えた第１の遅延回路と、前記第１の遅延回路のｍ個の
   出力を時間間隔Ｔで保持するｍ個の遅延手段を備えたラ
   ッチ回路と、前記ラッチ回路の各出力を時間間隔Ｔで１
   ビットずつ順次遅延させ且つ｛〔（２Ｍ＋１）／ｍ〕＋
   １｝個もしくは〔（２Ｍ＋１）／ｍ〕個の遅延出力を形
   成する〔（２Ｍ＋１）／ｍ〕個もしくは｛〔（２Ｍ＋
   １）／ｍ〕−１｝個の遅延手段を備えた第２の遅延回路
   とを有し、前記ラッチ回路および前記第２の遅延回路を
   同期したクロックで動作させること特徴とするトランス
   バーサル形フィルタ。
2. 【請求項２】 入力信号を伝送データ速度の整数倍の周
   期のクロックで取り込み遅延させる第１の遅延回路と、
   前記第１の遅延回路の出力を選択する第１のスイッチ部
   と、前記入力信号および前記第１のスイッチ部の出力を
   ラッチするラッチ回路と、前記ラッチ回路の出力を選択
   する第２のスイッチ部と、前記第２のスイッチ部の出力
   を遅延させる第２の遅延回路と、前記第２の遅延回路内
   の接続を切替える第３のスイッチ部と、前記ラッチ回路
   の複数出力および前記第２の遅延回路の複数出力と制御
   信号との乗算を行う乗算回路と、前記乗算回路の複数の
   出力を加算し波形成形した信号を出力する加算回路とを
   有することを特徴とするトランスバーサル形フィルタ。