JP2835232B2 - 画像パターンの検査方法及びその装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば、両主面（表
面及び裏面）ともに配線パターンを有するプリント配線
板の配線パターン、或は複数種類のプリント配線板の配
線パターンの検査に用いる、画像パターンの検査方法及
びその装置に関する。

【０００２】

【従来の技術】

＜画像パターンの検査一般の従来技術＞プリント配線板
の配線パターンの欠陥検査等に利用される画像パターン
の検査方法は、比較法（パターンマッチング法）と特徴
抽出法（デザインルールチェック法）が主流である。こ
のうち前者の比較法は、基準とすべき対象物の画像パタ
ーン（基準画像パターン）と検査すべき対象物の画像パ
ターン（検査画像パターン）とを重ね合わせて比較し、
差異の部分を欠陥と判定する方法である（例えば、特公
昭５９−２０６９号公報、特開昭６０−６１６０４号公
報など）。一方、後者の特徴抽出法は、基準画像パター
ンに含まれる各種特徴（例えば、線幅、角度、特定パタ
ーン等）をあらかじめ記憶しておき、検査画像パターン
内に上記各種特徴のいずれにも属しないパターンが検出
された時に、その部分を欠陥と判定する方法である（例
えば、特開昭５７−１４９９０５号公報）。 ＜比較法に基づいた従来技術の代表例の１＞図１２は、
プリント配線板の配線パターンの検査を比較法により行
う、従来の画像パターンの検査装置の概略ブロック図で
ある。搬送テーブル１は、水平に移動する機構（図示し
ない）を備えており、その上には基準とすべき配線パタ
ーン又は検査すべき配線パターンを有するプリント配線
板２を載置する。搬送テーブル１の上方に設けられた読
取装置３は、載置されたプリント配線板２の配線パター
ンを光学的に画素毎に読み取る。読取装置３は照明装置
例えばＬＥＤと受光装置例えばＣＣＤとによって構成さ
れ、例えば本出願人による特願平２−１４２８８９号に
おいて、これに該当する技術が開示されている。読取装
置３は配線パターンをアナログ電気信号としてＡ／Ｄ変
換装置４へ出力する。

【０００３】Ａ／Ｄ変換装置４は読取装置３からのアナ
ログ電気信号をデジタル電気信号に変換して２値化処理
部５へ出力する。２値化処理部５は所定の閾値を用いて
デジタル信号を２値化し、２値化パターンデータを生成
する。これにより例えば、配線パターンが存在する領域
の画素は値”１”をとり、そうでない領域の画素は”
０”をとる。

【０００４】セレクタＳＬ１は２値化処理部５からの２
値化パターンデータをセレクタＳＬ２と差分検出装置７
の中の何れかに択一的に選択して出力する。セレクタＳ
Ｌ２は半導体メモリ６を、差分検出装置７、セレクタＳ
Ｌ１、外部記憶装置８の中のいずれかを択一的に選択し
て接続する。操作部９はキーボード（図示しない）を備
えており、このキーボードを手動で操作することにより
セレクタＳＬ１、及びＳＬ２が動作する。

【０００５】半導体メモリ６は基準とすべき配線パター
ンの２値化パターンデータ（マスターデータＭＳ）を記
憶するために設けられる。搬送テーブル１に載置するプ
リント配線板２に、欠陥のない基準とすべき配線パター
ンを有するものを選び、セレクタＳＬ１をセレクタＳＬ
２の側に接続し、セレクタＳＬ２をセレクタＳＬ１の側
に接続することにより、マスターデータＭＳが半導体メ
モリ６へ出力され、半導体メモリ６はこれを記憶する。
半導体メモリ６は、半導体記憶素子を記憶媒体とするも
ので、高速での書き込み及び読み出しが可能であり、１
枚のプリント配線板２の片面の配線パターンに対応する
マスターデータＭＳを格納し得る大きさの記憶容量を有
している。半導体メモリ６への高速での書き込みが可能
であるために、基準とすべきプリント配線板２の配線パ
ターンを読取装置３により画素毎に読み取る速度に合わ
せて、同一速度で半導体メモリ６へのマスターデータＭ
Ｓの書き込み処理が進行する。

【０００６】外部記憶装置８は、作成されたマスターデ
ータＭＳを保存するために設けられる。複数種類のプリ
ント配線板２を検査する場合など、検査に使用するマス
ターデータＭＳを別のマスターデータＭＳに変更する必
要がある場合には、半導体メモリ６に既に記憶されるマ
スターデータＭＳを外部記憶装置８に出力して記憶させ
ることにより保存する。このとき、セレクタＳＬ２は外
部記憶装置８を選択して接続する。外部記憶装置８は例
えば磁気テープ等の大容量で書き込み可能な不揮発性の
記憶媒体を有する装置である。外部記憶装置８は、通常
複数種類の配線パターンに対応する複数種類のマスター
データＭＳを記憶しており、検査を行うときには、その
中から検査のために必要な特定のマスターデータＭＳを
選択して半導体メモリ６へ出力し、半導体メモリ６の記
憶する内容を新たなマスターデータＭＳで書き換える。
このときにも、セレクタＳＬ２は外部記憶装置８を選択
して接続する。以上の外部記憶装置８の動作は、操作部
９の操作に基づいて行われる。

【０００７】検査を行うには、検査すべき配線パターン
を有するプリント配線板２を搬送テーブル１に載置し、
セレクタＳＬ１を差分検出装置７の側に接続する。セレ
クタＳＬ２は差分検出装置７の側に接続される。このと
き、２値化処理部５からは検査すべき配線パターンの２
値化パターンデータ（オブジェクトデータＯＳ）が差分
検出装置７の入力の１へ出力される。差分検出装置７の
入力の他の１には、半導体メモリ６から読み出されるマ
スターデータＭＳが出力される。差分検出装置７は、入
力されるオブジェクトデータＯＳとマスターデータＭＳ
との間で、互いに同一位置にある画素毎に排他的論理和
を演算し、演算結果である差分データＤＩＳを判定回路
１０へ出力する。これにより差分データＤＩＳは、オブ
ジェクトデータＯＳとマスターデータＭＳの間の不一致
部分に相当する画素において”１”をとり、一致部分に
相当する画素において”０”をとる。高速での読み出し
が可能な半導体メモリ６を用意して、これに基準とすべ
きマスターデータＭＳを記憶させているので、検査を行
うべきプリント配線板２の配線パターンを読取装置３に
より画素毎に読み取る速度に合わせて、同一速度で差分
検出装置７において差分データＤＩＳを作成する処理が
進行する。

【０００８】判定回路１０は所定の広さを有する互いに
隣合う画素の集まりである画素オペレータ（例えば、３
ｘ３画素の広さのオペレータ）を用いて、欠陥の有無と
その位置を判定する。すなわち、差分データＤＩＳにお
いて、”１”を有する画素の領域の中で画素オペレータ
を包含し得る部分があれば、これを欠陥部分と判定し、
その位置と共に欠陥である判定を出力する。通常は、差
分データＤＩＳを所定の広さ（例えば２０ｘ２０画素の
広さ）の区画（評価区画）に分割し、各評価区画毎に上
記の要領で欠陥が存在するか否かを判定した結果を評価
区画の位置と共に表示装置１１へ出力する。表示装置１
１はディスプレー（図示しない）を備えており、欠陥有
りと判定された評価区画の位置をディスプレーに表示す
る。 ＜比較法に基づいた従来技術の代表例の２＞図１３は、
プリント配線板の配線パターンの検査を比較法により行
う、従来の画像パターンの検査装置のもう一つの例の概
略ブロック図である。この例は、プリント配線板２を用
意してその配線パターンを読み取ることによりマスター
データＭＳを得る代わりに、配線パターンの設計を目的
としてコンピュータによる作画システム（ＣＡＤ１２）
を用いて作成された画像パターンを基にマスターデータ
ＭＳを得る点が上記の例とは異なる。ＣＡＤ１２で作成
された画像パターンは２値化されており、補正回路１３
へ入力される。

【０００９】プリント配線板２が有する配線パターン
は、その製造工程においてエッチング処理されるため
に、ＣＡＤ１２で設計された配線パターンとは、欠陥と
はみなすべきではない若干の差異を必然的に有してい
る。補正回路１３は、判定回路１０において前記の差異
を誤って欠陥と判定することを防止するために、ＣＡＤ
１２から送られた２値化画像パターンに所定の補正を加
えて出力する。補正回路１３については例えば、特開昭
６０−６０５０４号公報、特開昭６０−１１３１０２号
公報などに開示されている。補正回路１３からの出力
は、マスターデータＭＳとして外部記憶装置８へ入力さ
れ、外部記憶装置８はこれを記憶する。このときセレク
タＳＬ３は補正回路１３の側に接続されている。

【００１０】外部記憶装置８は、図１２の代表例の１と
同様に通常複数種類の配線パターンに対応する複数種類
のマスターデータＭＳを記憶しており、検査を行うとき
には、その中から検査のために必要な特定のマスターデ
ータＭＳを選択して半導体メモリ６へ出力し、半導体メ
モリ６の記憶する内容を新たなマスターデータＭＳで書
き換える。このときには、セレクタＳＬ３はセレクタＳ
Ｌ４の側に接続され、セレクタＳＬ４はセレクタＳＬ３
の側に接続される。セレクタＳＬ３、ＳＬ４は操作部９
の操作により動作する。以下の動作は代表例の１と同様
である。検査を行うときにはセレクタＳＬ４は差分検出
装置７の側に接続される。

【００１１】

【発明が解決しようとする課題】

＜従来の技術が有する問題点＞ プリント配線板２の配線パターンの検査を比較法により
行う従来の画像パターンの検査装置は、以上のように構
成されるので、以下のような問題点を有していた。 （１） 製造ラインの中で行われる抜取り検査において
は、抜き取った検査対象物は検査後、製造ラインの中の
元の位置に戻す必要がある。また、製造ラインは絶えず
流れているため、抜取り検査はできるだけ迅速に行う必
要がある。両主面に配線パターンを有するプリント配線
板２の抜取り検査を製造ラインの中で行う場合には、抜
き取ったプリント配線板２を検査後にラインの元の位置
に戻す必要から、抜き取ったプリント配線板２毎に一方
の主面の配線パターンの検査と他方の主面の配線パター
ンの検査とを続けて実行する必要がある。このために、
外部記憶装置８にはあらかじめ両面分のマスターデータ
ＭＳが記憶しておかれるが、半導体メモリ６には片方の
主面の配線パターンに対応するマスターデータＭＳだけ
が記憶される。それ故、１方の主面の配線パターンの検
査が終了した後、他方の主面の配線パターンの検査を実
行する前に、半導体メモリ６が記憶するマスターデータ
ＭＳを、他の主面の配線パターンに対応するマスターデ
ータＭＳに入れ換える必要がある。半導体メモリ６に新
たなマスターデータＭＳを書き込むには、外部記憶装置
８から該当するマスターデータＭＳを読み出す必要があ
る。外部記憶装置８の読み出し速度は半導体メモリ６の
読み出し速度に比べて格段に遅く、典型的なサイズを有
したプリント配線板２の配線パターンに関するマスター
データＭＳであれば、その読み出しには５分程度を要す
る。このため、１枚の基板の検査毎に、マスターデータ
ＭＳの書換えのために過剰に５分程度を要し、検査の能
率が悪いという問題点があった。 （２） 製造ラインに複数種類のプリント配線板２が互
いに混在して流れている中で、配線パターンの抜取り検
査を行う場合には、複数種類の配線パターンに対応した
複数種類のマスターデータＭＳが必要である。このた
め、これら複数種類のマスターデータＭＳがあらかじめ
外部記憶装置８に記憶される。検査を行う毎に、検査対
象と比較すべきマスターデータＭＳを外部記憶装置８の
中から選択して読み出し、半導体メモリ６へ書き込む必
要がある。このため、上記（１）と同様の理由により、
検査の度に典型的には５分ほどの時間を過剰に必要と
し、検査の能率が悪いという問題点があった。 ＜この発明の目的＞ この発明は上記のような問題点を解消するためになされ
たもので、両主面に配線パターンを有するプリント配線
板の配線パターンの検査、あるいは複数種類のプリント
配線板の配線パターンの検査等を能率よく行い得る画像
パターンの検査技術を提供することを目的とする。

【００１２】

【課題を解決するための手段】この発明に係る請求項１
に記載の画像パターンの検査方法は、検査対象画像パタ
ーンを基準画像パターンと比較して欠陥の検出を行う画
像パターンの検査方法であって、（ａ）外部記憶装置に
比べて高速読み出し可能な半導体メモリ手段に互いに異
なる複数の記憶領域を準備する工程と、（ｂ）１枚のプ
リント配線板の第１の主面に関する基準画像パターン及
び第２の主面に関する基準画像パターンの各１を前記外
部記憶装置から読み出して前記複数の記憶領域の各１に
あらかじめ記憶信号として記憶させる工程と、（ｃ）前
記複数の記憶領域の中から前記プリント配線板の第１の
主面に関する基準画像パターンを選択して前記記憶信号
を読み出すことにより、前記第１の主面に関する基準画
像パターンを得る工程と、（ｄ）前記プリント配線板の
第１の主面に関する検査対象画像パターンを得る工程
と、（ｅ）前記工程（ｄ）で得られた検査対象画像パタ
ーンと前記工程（ｃ）で得られた基準画像パターンとを
比較して、前記プリント配線板の第１の主面に関する欠
陥の検出を行う工程と、（ｆ）前記複数の記憶領域の中
から前記プリント配線板の第２の主面に関する基準画像
パターンを選択して前記記憶信号を読み出すことによ
り、前記第２の主面に関する基準画像パターンを得る工
程と、（ｇ）前記プリント配線板の第２の主面に関する
検査対象画像パターンを得る工程と、（ｈ）前記工程
（ｇ）で得られた検査対象画像パターンと前記工程
（ｆ）で得られた基準画像パターンとを比較して、前記
プリント配線板の第２の主面に関する欠陥の検出を行う
工程と、を備えるものである。

【００１３】この発明に係る請求項２に記載の画像パタ
ーンの検査方法は、請求項１に記載の画像パターンの検
査方法において、（ｉ）少なくとも前記工程（ｅ）より
も前に前記第１の主面の検査対象パターンの種類を確認
するための基準値を設定する工程、を更に備え、前記工
程（ｅ）を、（ｅ−１）前記検査対象画像パターンと前
記基準画像パターンとを比較して前記欠陥の検出を行う
工程と、（ｅ−２）前記工程（ｅ−１）の中で、前記欠
陥の個数を計数する工程と、（ｅ−３）前記工程（ｅ−
２）において計数される前記欠陥の個数が前記基準値を
超えて検出されるならば、そのときに前記工程（ｅ−
１）を中断する工程と、（ｅ−４）前記工程（ｅ−３）
において前記工程（ｅ−１）が中断されたならば、前記
複数の記憶領域の中から工程（ｃ）以後において選択さ
れていない記憶領域の１を選択してそれに記憶された記
憶信号を読み出すことにより、新たに別の基準画像パタ
ーンを得る工程と、（ｅ−５）前記工程（ｅ−１）から
前記工程（ｅ−４）までを反復する工程と、で置き換え
たものである。また、この発明に係る請求項３に記載の
画像パターンの検査方法は、請求項１に記載の画像パタ
ーンの検査方法において、（ｊ）少なくとも前記工程
（ｈ）よりも前に前記第２の主面の検査対象パターンの
種類を確認するための基準値を設定する工程、を更に備
え、前記工程（ｈ）を、（ｈ−１）前記検査対象画像パ
ターンと前記基準画像パターンとを比較して前記欠陥の
検出を行う工程と、（ｈ−２）前記工程（ｈ−１）の中
で、前記欠陥の個数を計数する工程と、（ｈ−３）前記
工程（ｈ−２）において計数される前記欠陥の個数が前
記基準値を超えて検出されるならば、そのときに前記工
程（ｈ−１）を中断する工程と、（ｈ−４）前記工程
（ｈ−３）において前記工程（ｈ−１）が中断されたな
らば、前記複数の記憶領域の中から工程（ｆ）以後にお
いて選択されていない記憶領域の１を選択してそれに記
憶された記憶信号を読み出すことにより、新たに別の基
準画像パターンを得る工程と、（ｈ−５）前記工程（ｈ
−１）から前記工程（ｈ−４）までを反復する工程と、
で置き換えたものである。

【００１４】この発明に係る請求項４に記載の画像パタ
ーンの検査装置は、検査対象画像パターンを基準画像パ
ターンと比較して欠陥の検出を行う画像パターンの検査
装置であって、（ａ）外部記憶装置に比べて高速読み出
し可能な半導体メモリ手段に設けられた互いに異なる複
数の記憶領域と、（ｂ）複数の前記基準画像パターンの
各１を前記外部記憶装置から読み出して前記複数の記憶
領域の各１にあらかじめ記憶信号として記憶させる手段
と、（ｃ）前記複数の記憶領域の中から１を選択して前
記記憶信号を読み出すことにより、前記基準画像パター
ンを得る手段と、（ｄ）前記検査対象画像パターンを得
る手段と、（ｅ）前記検査対象画像パターンと前記基準
画像パターンとを比較して前記欠陥の検出を行う手段
と、（ｆ）前記検査対象画像パターンの種類に応じた基
準値を設定する手段と、（ｇ）前記手段（ｅ）で検出さ
れる欠陥の個数を計数する手段と、（ｈ）前記手段
（ｇ）で計数した欠陥の個数と前記手段（ｆ）で設定さ
れる前記基準値との大小の比較を行いその結果を出力す
る手段と、を備えるものである。

【００１５】この発明に係る請求項５に記載の画像パタ
ーンの検査装置は、請求項４に記載の画像パターンの検
査装置において、（ｉ）前記欠陥の個数が前記基準値を
超えることに対応する信号を前記手段（ｈ）が出力した
ときに、前記手段（ｃ）が前記複数の記憶領域の中から
新たな１を選択して新たな前記基準画像パターンを得る
ように前記手段（ｃ）を動作させる手段、を更に備える
ものである。

【００１６】この発明に係る請求項６に記載の画像パタ
ーンの検査装置は、請求項５に記載の画像パターンの検
査装置において、（ｊ）前記欠陥の個数が前記基準値を
超えることに対応する信号を前記手段（ｈ）が出力した
ときに、前記手段（ｅ）の動作を中断させ、その動作を
はじめから行うべく制御する手段、を更に備えるもので
ある。

【００１７】この発明に係る請求項７に記載の画像パタ
ーンの検査装置は、請求項４に記載の画像パターンの検
査装置において、前記半導体メモリ手段は、それぞれ１
の記憶領域に対応する複数の半導体メモリとなってい
る。

【００１８】

【作用】この発明における画像パターンの検査方法及び
その装置では、複数の記憶領域、例えば外部記憶装置に
比べて高速読み出しが可能な半導体メモリを準備して、
複数種類の検査対象画像パターンと比較すべき複数の基
準画像パターンの各１を、前記外部記憶装置から読み出
して複数の記憶領域の各１にあらかじめ記憶信号として
記憶させておき、検査対象画像パターンと比較すべき基
準パターンを複数の記憶領域の中から１を選択すること
により読み出して欠陥の検出を行うので、両主面に配線
パターンを有するプリント配線板の配線パターンの検
査、あるいは複数種類のプリント配線板の配線パターン
の検査等を能率よく行うことができる（請求項１〜
７）。

【００１９】また、検査対象画像パターンを基準画像パ
ターンと比較してその欠陥の検出を行う中で、欠陥の個
数を計数して所定の基準値を超えて欠陥の個数が大とな
ったときには、欠陥の検出を中断して、複数の記憶領域
の中から他の１を選択して新たな基準パターンを読み出
して、再度欠陥の検出をやり直すので、基準画像パター
ンの種類と検査すべき画像パターンの種類とが誤って対
応していないときでも、誤りを短時間で発見して、欠陥
の検出をやり直すことができる（請求項２、３、５、
６）。

【００２０】特に、欠陥の検出及び欠陥の個数の計数を
自動的に行いかつ、所定の基準値を超えて欠陥の個数が
大となったときには、自動的に複数の記憶領域の中から
他の１を選択して新たな基準パターンを読み出すので、
基準画像パターンの種類と検査すべき画像パターンの種
類とが誤って対応していないときでも、より効率よく欠
陥の検出を行うことができる（請求項５、６）。

【００２１】更に、欠陥の検出及び欠陥の個数の計数を
自動的に行いかつ、所定の基準値を超えて欠陥の個数が
大となったときには、自動的に複数の記憶領域の中から
他の１を選択して新たな基準パターンを読み出すととも
に、自動的に欠陥の検出を始めからやり直すので、更に
効率よく欠陥の検出を実行することができる（請求項
６）。

【００２２】なお、この発明において複数の記憶領域と
は、１つの半導体メモリ内の複数の記憶領域をも包含し
た概念である。

【００２３】

【実施例】

［実施例１］図１はこの発明の一実施例である、表裏両
主面に配線パターンを有するプリント配線板の配線パタ
ーンの検査を行う、画像パターンの検査方法の概略手順
を示すフローチャートである。両主面の配線パターンは
一般には互いに異なる種類の配線パターンである。図２
は同じくこの発明の一実施例であり、図１のフローチャ
ートに示される方法を実現する画像パターンの検査装置
の概略ブロック図である。

【００２４】画像パターンの検査装置は、複数の記憶領
域として２つの半導体メモリＳＭ１及びＳＭ２を備えて
おり、これらの半導体メモリＳＭ１、ＳＭ２の何れかに
書き込み又は読み出しを行う際にセレクタＳＬ５でこれ
らの何れかを択一的に選択できるように構成される。セ
レクタＳＬ５はセレクタＳＬ２に接続される。半導体メ
モリＳＭ１及びＳＭ２は、半導体記憶素子を記憶媒体と
するもので、高速での書き込み及び読み出しが可能であ
り、各１は１枚のプリント配線板２の片面の配線パター
ンに対応するマスターデータＭＳを格納し得る大きさの
記憶容量を有している。セレクタＳＬ５も、外部記憶装
置８、及びセレクタＳＬ１、並びにＳＬ２と同様に、操
作部９が備えるキーボード（図示しない）を手動で操作
することにより動作する。

【００２５】２つの半導体メモリＳＭ１、ＳＭ２は、各
々半導体メモリの２つの記憶領域であってもよい。 ＜基準パターンの作成と記憶の工程：ステップＳ１〜Ｓ
４＞画像パターンの検査を行うには、まずステップＳ１
で半導体メモリＳＭ１を選択する。すなわち、操作部９
を操作することにより、セレクタＳＬ５を半導体メモリ
ＳＭ１側に接続する。

【００２６】次に、ステップＳ２では、半導体メモリＳ
Ｍ１にプリント配線板２の第１の主面の基準とすべき配
線パターンに関するマスターデータＭＳを記憶する。す
なわち、第１の主面に欠陥のない基準とすべき配線パタ
ーンを有するプリント配線板２を選び、第１の主面を読
取装置３で読み取るように搬送テーブル１に載置する。
セレクタＳＬ１をセレクタＳＬ２の側に接続し、セレク
タＳＬ２をセレクタＳＬ１の側に接続することにより、
マスターデータＭＳが半導体メモリＳＭ１へ出力され、
半導体メモリＳＭ１はこれを記憶する。半導体メモリＳ
Ｍ１への高速での書き込みが可能であるために、基準と
すべきプリント配線板２の配線パターンを読取装置３に
より画素毎に読み取る速度に合わせて、同一速度で半導
体メモリＳＭ１へのマスターデータＭＳの書き込み処理
が進行する。

【００２７】次に、ステップＳ３では、半導体メモリＳ
Ｍ２を選択する。すなわち、操作部９を操作することに
より、セレクタＳＬ５を半導体メモリＳＭ２側に接続す
る。

【００２８】ステップＳ４では、半導体メモリＳＭ２に
プリント配線板２の第２の主面（第１の主面と表裏の関
係にある主面）の基準とすべき配線パターンに関するマ
スターデータＭＳを記憶する。すなわち、第２の主面に
欠陥のない基準とすべき配線パターンを有するプリント
配線板２を選び、第２の主面を読取装置３で読み取るよ
うに搬送テーブル１に載置する。セレクタＳＬ１をセレ
クタＳＬ２の側に接続し、セレクタＳＬ２をセレクタＳ
Ｌ１の側に接続することにより、マスターデータＭＳが
半導体メモリＳＭ２へ出力され、半導体メモリＳＭ２は
これを記憶する。半導体メモリＳＭ１の場合と同様に、
基準とすべきプリント配線板２の配線パターンを読取装
置３により画素毎に読み取る速度に合わせて、同一速度
で半導体メモリＳＭ２へのマスターデータＭＳの書き込
み処理が進行する。 ＜検査の工程：ステップＳ５〜Ｓ１０＞次にステップＳ
５では、検査すべき配線パターンを有するプリント配線
板２を用意する。例えば、抜取り検査においては検査す
べきプリント配線板２を製造ラインの中から抜き取る。

【００２９】次に、ステップＳ６では、半導体メモリＳ
Ｍ１、ＳＭ２の中から１を選択する。例えば、半導体メ
モリＳＭ１を選択する。すなわち、操作部９を操作する
ことにより、セレクタＳＬ５を半導体メモリＳＭ１側に
接続する。

【００３０】ステップＳ７では、ステップＳ５で用意し
たプリント配線板２の主面の１の配線パターンに関する
検査を実行する。まず、ステップＳ４で選択した半導体
メモリの１（この例では半導体メモリＳＭ１）に記憶さ
れるマスターデータＭＳを基準とすべき配線パターンを
有する主面である第１の主面を読取装置３で読み取るこ
とを意図して、プリント配線板２を搬送テーブル１に載
置し、セレクタＳＬ１を差分検出装置７の側に接続す
る。セレクタＳＬ２は差分検出装置７の側に接続され
る。このとき、２値化処理部５からは検査すべき配線パ
ターンの２値化パターンデータであるオブジェクトデー
タＯＳが差分検出装置７の入力の１へ出力される。差分
検出装置７の入力の他の１には、半導体メモリＳＭ１か
ら読み出されるマスターデータＭＳが出力される。

【００３１】図３は差分検出装置７の内部構造を示すブ
ロック図である。オブジェクトデータＯＳを入力する評
価区画設定部１４ａ、及びマスターデータＭＳを入力す
る評価区画設定部１４ｂは、各々マスターデータＭＳ及
びオブジェクトデータＯＳに評価区画ＣＲを設定する。
評価区画ＣＲは、図４に示すようにオブジェクトデータ
ＯＳ又はマスターデータＭＳを所定のサイズ（この例で
は２０ｘ２０画素）の領域に分割したものである。評価
区画設定部１４ａ、１４ｂは評価区画ＣＲ毎に、それぞ
れ、オブジェクトデータＯＳの評価区画ＣＲに対応する
部分（評価オブジェクトデータＯＤ）、及びマスターデ
ータＭＳの評価区画ＣＲに対応する部分（評価マスター
データＭＤ）を比較部１５へ出力する。

【００３２】比較部１５は、入力される評価オブジェク
トデータＯＤと評価マスターデータＭＤとの間で、互い
に同一位置にある画素毎に排他的論理和を演算し、演算
結果である差分データＤＩＳを判定回路１０へ出力す
る。これにより差分データＤＩＳは、評価オブジェクト
データＯＤと評価マスターデータＭＤの間の不一致部分
に相当する画素において”１”をとり、一致部分に相当
する画素において”０”をとる。高速での読み出しが可
能な半導体メモリＳＭ１を用意して、これに基準とすべ
きマスターデータＭＳを記憶させているので、検査を行
うべきプリント配線板２の配線パターンを読取装置３に
より画素毎に読み取る速度に合わせて、同一速度で差分
検出装置７において差分データＤＩＳを作成する処理が
進行する。

【００３３】判定回路１０は画素オペレータＯＰを用い
て、差分データＤＩＳにおける欠陥の有無を判定する。
画素オペレータＯＰは、図５に示すように所定の広さ
（この例では、３ｘ３画素の広さ）を有する互いに隣合
う画素の集まりである。判定回路１０は、差分データＤ
ＩＳにおける”１”を有する画素の領域Ｄの中で、画素
オペレータＯＰに一致する部分又は画素オペレータＯＰ
を包含し得る部分が１箇所でもあれば、欠陥有りと判定
し、評価区画ＣＲの位置と共に判定結果を出力する。判
定結果に対応する出力信号は、例えば、欠陥有りの場合
には値”１”を出力し、欠陥なしの場合には値”０”を
出力する。判定回路１０からの出力は、表示装置本体１
１ａに入力され、表示装置本体１１ａはディスプレー１
１ｂに、欠陥有りと判定された評価区画ＣＲの位置を表
示する。

【００３４】判定回路１０からの出力は、表示装置１１
と同時にカウンタ１６へも入力される。カウンタ１６
は、判定回路１０から出力される欠陥有りの判定に対応
する信号、例えば値”１”の個数（欠陥の個数）を計数
する回路である。カウンタ１６は計数した結果に相当す
る信号、例えば２進数値を比較器１７へ出力する。比較
器１７にはカウンタ１６の出力と同時に基準値設定部１
８からの出力をも入力される。基準値設定部１８では、
手操作によりあらかじめ数値を設定し、設定された数値
に対応する信号、例えば２進数値を比較器１７へ出力す
る。プリント配線板２の検査すべき主面とは逆の主面を
読取装置３で読み取るべく、誤って搬送テーブル１に載
置した場合には、判定回路１０では大多数の評価区画Ｃ
Ｒに対して欠陥有りと判定される。基準値設定部１８で
設定される数値は、プリント配線板２の検査すべき主面
でない逆の主面を誤って読み取ったことを検知するのに
適当な、欠陥有りと判定される評価区画ＣＲの十分大き
な個数に対応するように設定される。

【００３５】比較器１７は、前記２つの入力信号が表現
する数値の間で大きさの比較を行い、カウンタ１６から
出力される数値が基準値設定部１８から出力される数値
を超えて大きくなった時には、所定の信号、例えば数
値”１”を出力する。第１の主面の配線パターンを読み
取るべく正常にプリント配線板２が搬送テーブル１に置
かれておれば、検査の中途で比較器１７から値”１”を
出力することはなく、正常に検査を終了する。正常に検
査を終了すると、搬送テーブル１は検査開始前の位置に
戻される（ステップＳ７の終了）。

【００３６】つづいて、ステップＳ８へ至って、ステッ
プＳ７で検査のために選択した半導体メモリＳＭ１とは
異なる、半導体メモリＳＭ２を選択する。すなわち、操
作部９を操作することにより、セレクタＳＬ５を半導体
メモリＳＭ２側に接続する。つぎに、ステップＳ９へ至
って、ステップＳ７で検査の対象とした第１の主面とは
異なる、第２の主面の配線パターンを読取装置３で読み
取るべくプリント配線板２を搬送テーブル１に載置した
後に、配線パターンの検査を実行する。ステップＳ９で
はステップＳ７と同様の手順で検査を実行する。

【００３７】ステップＳ７において、誤って第２の主面
の配線パターンを読み取るべくプリント配線板２が搬送
テーブル１に置かれておれば、検査の中途で比較器１７
から値”１”が出力される。比較器１７からの出力はコ
ントローラ１９へ入力される。コントローラ１９は入力
信号に応じて、表示器２１を制御すると同時に、モータ
２０の動作、及びセレクタＳＬ５を制御する。モータ２
０はプリント配線板２を載置した搬送テーブル１を駆動
する。コントローラ１９への入力信号が”１”となった
時には、コントローラ１９は、搬送テーブル１を検査開
始直前の位置に戻すべくモータ２０を駆動し、誤って載
置された旨を報知する光、又は音声等を放出すべく表示
器２１を駆動し、セレクタＳＬ５を半導体メモリＳＭ２
の側に接続すべく動作させる。その後、半導体メモリＳ
Ｍ２のマスターデータＭＳを比較すべき基準データとし
て利用し、誤って搬送テーブル１に設置したプリント配
線板２はそのままの状態で、再び検査を始めから行う。
すなわち、プリント配線板２の第２の主面の配線パター
ンの検査を上記と同様の手順で実施する。上記と同様の
手順で検査を実行するが、この場合には、検査すべき主
面と基準とすべきマスターデータＭＳとが互いに誤りな
く対応しており、検査の中途で比較器１７から値”１”
を出力することはなく、正常に検査を終了する（ステッ
プ７の終了）。 つづいて、ステップＳ８へ至って、ス
テップＳ７で検査のために最終的に選択した半導体メモ
リＳＭ２とは異なる、半導体メモリＳＭ１を選択する。
すなわち、操作部９を操作することにより、セレクタＳ
Ｌ５を半導体メモリＳＭ１側に接続する。つぎに、ステ
ップＳ９へ至って、ステップＳ７で最終的に検査の対象
とした第２の主面とは異なる、第１の主面の配線パター
ンを読取装置３で読み取るべくプリント配線板２を搬送
テーブル１に載置した後に、配線パターンの検査を実行
する。ステップＳ９ではステップＳ７と同様の手順で検
査を実行する。

【００３８】図６は、モータ２０の駆動による搬送テー
ブル１の移動の様子を示す、搬送テーブル１の動作説明
図である。ステップＳ７又はＳ９でプリント配線板２の
検査を開始する前には、搬送テーブル１は所定の準備位
置にある。ステップＳ７又はＳ９で検査を開始すると、
搬送テーブル１は、プリント配線板２の一端が読取装置
３の真下に位置する直前まで高速度で送られ、その後は
検査に必要な比較的低速度（検査速度）で送られる。検
査速度で送られる間に、プリント配線板２の配線パター
ンの検査が進行する。検査の過程で比較器１７に入力さ
れる欠陥の個数が基準値を超えて大きくなると、搬送テ
ーブル１はプリント配線板２の一端が読取装置３の真下
に位置する地点まで戻され、セレクタＳＬ５が、その接
続する半導体メモリＳＭ１、又はＳＭ２を互いに他の１
に切り換えるべく動作する。その後、再び検査速度で搬
送テーブル１が送られ、その間に検査が進行する。

【００３９】ステップＳ９を終了したときには、プリン
ト配線板２の両主面の配線パターンの検査が終了してい
る。ステップＳ９につづいてステップＳ１０へ至り、他
のプリント配線板２を検査すべきかどうかを判断し、他
のプリント配線板２を検査すべきであれば、ステップＳ
５へ至り、新たな検査すべきプリント配線板２を用意す
る。ステップＳ１０で、他のプリント配線板２を検査す
る必要がないと判断するならば、検査を終了する。

【００４０】ステップＳ７、Ｓ９において、正常に検査
を終了した時点で、欠陥と認められた中に、基準パター
ンの側に欠陥が存在する場合がある。このとき、半導体
メモリＳＭ１又はＳＭ２に記憶するマスターデータＭＳ
の中の上記欠陥に対応する部分を書換えて修正する。キ
ーボード１１ｃを操作することにより、半導体メモリＳ
Ｍ１又はＳＭ２に記憶されたマスターデータＭＳを表示
装置本体１１ａへ読み出し、読みだしたマスターデータ
ＭＳの中のディスプレー１１ｂに表示された欠陥箇所を
逐一、キーボード１１ｃを操作することにより修正す
る。修正されたマスターデータＭＳは、キーボード１１
ｃを操作することにより、表示装置本体１１ａから、元
の半導体メモリＳＭ１又はＳＭ２へ書き込まれる。検査
を実行する毎にマスターデータＭＳを修正することによ
り、検査の回数を重ねるに伴ってマスターデータＭＳは
欠陥の無いマスターデータＭＳに近づく。

【００４１】１つの種類のプリント配線板２の検査が終
了して、別の種類のプリント配線板２の検査に移行する
ときには、半導体メモリＳＭ１及びＳＭ２に記憶するマ
スターデータＭＳを外部記憶装置８に書き込んで保存す
る。このとき、セレクタＳＬ２は外部記憶装置８を選択
して接続する。このようにして、外部記憶装置８には一
般に複数種類のプリント配線板２のマスターデータＭＳ
が保存され、これらの中のマスターデータＭＳと比較す
べきプリント配線板２の配線パターンの検査を行うとき
には、新たにマスターデータＭＳを作成する必要はな
く、外部記憶装置８からマスターデータＭＳを読み出し
て半導体メモリＳＭ１、ＳＭ２へ書き込むだけでよい。
このときにも、セレクタＳＬ２は外部記憶装置８を選択
する。

【００４２】この実施例では以上のように、表裏両主面
の検査対象画像パターンと比較すべき２種類の基準画像
パターンの各１を、２個の半導体メモリの各１にあらか
じめ記憶信号として記憶させておき、検査対象画像パタ
ーンと比較すべき基準パターンを２個の半導体メモリの
中から１を選択することにより読み出して欠陥の検出を
行うので、表裏両主面に配線パターンを有するプリント
配線板の配線パターンの検査を効率よく行うことができ
る。特に、基準画像パターンと検査すべき画像パターン
とが誤って対応していないときでも、誤りを自動的に短
時間で発見しかつ選択すべき半導体メモリを切り換え
て、自動的に欠陥の検出をやり直すので更に効率よく表
裏両主面に配線パターンを有するプリント配線板の配線
パターンの検査を行うことができる。

【００４３】［実施例２］図７は、図１の概略フローチ
ャートに示される表裏両主面に配線パターンを有するプ
リント配線板の配線パターンの検査を行う方法を実現す
る第２の実施例である、画像パターンの検査装置の概略
ブロック図である。この実施例による装置は、ＣＡＤ１
２を用いて作成された画像パターンを基にマスターデー
タＭＳを得る点が第１の実施例とは異なる。ＣＡＤ１２
で作成された２値化画像パターンは補正回路１３へ入力
される。補正回路１３は、ＣＡＤ１２から送られた２値
化画像パターンに所定の補正を加えて出力する。補正回
路１３からの出力は、マスターデータＭＳとして外部記
憶装置８へ入力され、外部記憶装置８はこれを記憶す
る。このときセレクタＳＬ３は補正回路１３の側に接続
されている。

【００４４】外部記憶装置８は、実施例１による装置と
同様に通常複数種類の配線パターンに対応する複数種類
のマスターデータＭＳを記憶している。両主面に配線パ
ターンを有するプリント配線板２の検査を行うときに
は、複数種類のマスターデータＭＳの中から、検査のた
めに必要な特定の２種類のマスターデータＭＳを選択し
て、それぞれ半導体メモリＳＭ１と半導体メモリＳＭ２
へ出力し、半導体メモリＳＭ１、ＳＭ２の記憶する内容
を新たなマスターデータＭＳで書き換える（ステップＳ
２、Ｓ４）。このときには、セレクタＳＬ３はセレクタ
ＳＬ４の側に接続され、セレクタＳＬ４はセレクタＳＬ
３の側に接続される。半導体メモリＳＭ１へマスターデ
ータＭＳを出力し記憶させる（ステップＳ２）に先だっ
て、セレクタＳＬ５はあらかじめ半導体メモリＳＭ１の
側に接続しておき（ステップＳ１）、半導体メモリＳＭ
２へマスターデータＭＳを出力し記憶させる（ステップ
Ｓ４）に先だって、セレクタＳＬ５はあらかじめ半導体
メモリＳＭ２の側に接続しておく（ステップＳ３）。セ
レクタＳＬ３、ＳＬ４、並びにＳＬ５、及び外部記憶装
置８は操作部９の操作により動作する。ステップＳ５以
下の動作は実施例１と同様である。ステップＳ５以下の
工程では、セレクタＳＬ４は差分検出装置７の側に接続
される。

【００４５】［実施例３］図８は、この発明の第３の実
施例による画像パターンの検査方法の概略手順を示すフ
ローチャートである。図９は、図８のフローチャートに
示す方法を実現し得る画像パターンの検査装置の概略ブ
ロック図である。製造ラインに複数種類のプリント配線
板２が互いに混在して流れている中で、配線パターンの
抜取り検査を行う場合には、複数種類の配線パターンに
対応した複数種類のマスターデータＭＳが必要である。
例えば、両主面に配線パターンを有する２種類のプリン
ト配線板２が製造ラインに互いに混在して流れている中
で、配線パターンの抜取り検査を行う場合には、４種類
の配線パターンに対応した４種類のマスターデータＭＳ
が必要である。この実施例による方法及び装置は、この
ような目的に利用し得るものであり、装置においては半
導体メモリが４個設けられており、それに伴ってセレク
タＳＬ５が４個の半導体メモリＳＭ１、ＳＭ２、ＳＭ３
及びＳＭ４の中から択一的に選択し得る構成となってい
る。

【００４６】基準とすべき４種類の配線パターンに対応
する４種類のマスターデータＭＳを作成し半導体メモリ
に記憶する過程は、実施例１と同様の要領で実行され
る。すなわち、基準とすべき４種類の配線パターンを順
に読取装置３で読み取る毎に、セレクタＳＬ５を半導体
メモリＳＭ１から半導体メモリＳＭ４へ順に切換えて
（ステップＳ１１、Ｓ１３、Ｓ１５、及びＳ１７）、半
導体メモリＳＭ１から半導体メモリＳＭ４まで順に各マ
スターデータＭＳを記憶する（ステップＳ１２、Ｓ１
４、Ｓ１６、及びＳ１８）。

【００４７】次にステップＳ１９では、検査すべき配線
パターンを有するプリント配線板２を用意する。すなわ
ち、抜取り検査において、検査すべきプリント配線板２
を製造ラインの中から抜き取る。つづいてステップＳ２
０では、４個の半導体メモリＳＭ１〜ＳＭ４の中から検
査すべき配線パターンに対応するマスターデータＭＳを
記憶する半導体メモリの１（第１の選択による半導体メ
モリ）を選択する。すなわち、操作部９を操作すること
により、セレクタＳＬ５を４個の半導体メモリの１に接
続する。

【００４８】ステップＳ２１では、ステップＳ１９で用
意したプリント配線板２の主面の１の配線パターンに関
する検査を実行する。ステップＳ２１は、前記実施例に
おけるステップＳ７と同様の要領で実行される。検査す
べき配線パターンと第１の選択による半導体メモリに記
憶されるマスターデータＭＳとが対応していない場合に
は、この工程の中途で比較器１７から値”１”が出力さ
れ、コントローラ１９へ入力される。ステップＳ７と同
様に、コントローラ１９への入力信号が”１”となった
時には、コントローラ１９は、搬送テーブル１を検査開
始直前の位置に戻すべくモータ２０を駆動し、誤って載
置された旨を報知する光、又は音声等を放出すべく表示
器２１を駆動する。同時にコントローラ１９は、セレク
タＳＬ５を第１の選択による半導体メモリ以外の１（第
２の選択による半導体メモリ）に接続すべく動作させ
る。その後、第２の選択による半導体メモリに記憶され
るマスターデータＭＳを比較すべき基準データとして利
用し、搬送テーブル１に設置したプリント配線板２はそ
のままの状態で、再び検査を始めから行う。

【００４９】第２の選択による半導体メモリに記憶され
るマスターデータＭＳが、なおまだ検査すべき配線パタ
ーンと対応しない場合がある。その場合には、検査の中
途で再び比較器１７から値”１”が出力されコントロー
ラ１９へ入力される。コントローラ１９は、モータ２
０、表示器２１を上記と同様に駆動するとともに、セレ
クタＳＬ５を動作させて、第１、第２の何れとも異なる
第３の半導体メモリを選択させる。その後、第３の選択
による半導体メモリに記憶されるマスターデータＭＳを
比較すべき基準データとして利用して再度検査を始めか
ら行う。

【００５０】第３の選択による半導体メモリに記憶され
るマスターデータＭＳが、なおまだ検査すべき配線パタ
ーンと対応しない場合には、検査の中途で再び比較器１
７から値”１”が出力されコントローラ１９へ入力され
る。コントローラ１９は、モータ２０、表示器２１を上
記と同様に駆動するとともに、セレクタＳＬ５を動作さ
せて、第１、第２、第３の何れとも異なる第４の半導体
メモリを選択させる。その後、第４の選択による半導体
メモリに記憶されるマスターデータＭＳを比較すべき基
準データとして利用して再度検査を始めから行う。この
場合には、検査すべき主面と基準とすべきマスターデー
タＭＳとが互いに誤りなく対応しており、検査の中途で
比較器１７から値”１”を出力することはなく、正常に
検査を終了する（ステップＳ２１の終了）。

【００５１】第１の選択による半導体メモリから第４の
選択による半導体メモリまでの選択の順序は、あらかじ
め適当な順序、例えば半導体メモリＳＭ１、ＳＭ２、Ｓ
Ｍ３、ＳＭ４、ＳＭ１・・・という順序を決めておくと
よい。この場合には、例えば第１の選択による半導体メ
モリがＳＭ３であるとすれば、第２に選択すべき半導体
メモリは半導体メモリＳＭ４、第３に選択すべき半導体
メモリは半導体メモリＳＭ１、などとなる。

【００５２】つづいて、ステップＳ２２へ至って、ステ
ップＳ２１で検査した配線パターンを有する主面とは逆
の主面の配線パターンと比較すべきマスターデータＭＳ
を記憶する半導体メモリの１を選択する。すなわち、操
作部９を操作することにより、セレクタＳＬ５を新たに
選択する半導体メモリに接続する。

【００５３】つぎに、ステップＳ２３へ至って、ステッ
プＳ２１で検査の対象とした主面とは異なる主面の配線
パターンを読取装置３で読み取るべくプリント配線板２
を搬送テーブル１に載置した後に、配線パターンの検査
を実行する。ステップＳ２３ではステップＳ２１と同様
の手順で検査を実行する。

【００５４】ステップＳ２４では、ステップＳ１０と同
様に、他のプリント配線板２を検査すべきかどうかを判
断し、他のプリント配線板２を検査すべきであれば、ス
テップＳ１９へ至り、新たな検査すべきプリント配線板
２を用意する。ステップＳ２４で、他のプリント配線板
２を検査する必要がないと判断するならば、検査を終了
する。

【００５５】この実施例では以上のように、２種類のプ
リント配線板２の表裏両主面の検査対象画像パターンと
比較すべき２種類の基準画像パターンの各１を、４個の
半導体メモリの各１にあらかじめ記憶信号として記憶さ
せておき、検査対象画像パターンと比較すべき基準パタ
ーンを４個の半導体メモリの中から１を選択することに
より読み出して欠陥の検出を行うので、両主面に配線パ
ターンを有する２種類のプリント配線板２の配線パター
ンの検査を効率よく行うことができる。特に、基準画像
パターンと検査すべき画像パターンとが誤って対応して
いないときでも、誤りを自動的に短時間で発見しかつ選
択すべき半導体メモリを切り換えて、自動的に欠陥の検
出をやり直すので更に効率よく配線パターンの検査を行
うことができる。

【００５６】この実施例と同様の要領で、一般に複数種
類のプリント配線板２の複数種類の検査すべき配線パタ
ーンを検査することができる。このとき、半導体メモリ
は、検査すべき配線パターンの種類の数だけ用意すれば
よい。セレクタＳＬ５はこれら半導体メモリのいずれに
も択一的に接続し得る構造であればよい。プリント配線
板２は片面だけに配線パターンを有するプリント配線板
２を含んでいてもよい。 ［実施例４］図１０は、この
発明の第４の実施例による画像パターンの検査装置の概
略ブロック図である。この装置は、図１の概略ブロック
図に示す構成に、マスターデータ検査装置２２を付加し
て備えている。基準とすべき配線パターンを読み込み、
マスターデータＭＳを半導体メモリＳＭ１又はＳＭ２へ
記憶する過程の中で、セレクタＳＬ５に接続されるマス
ターデータ検査装置本体２２ａで、特徴抽出法によりマ
スターデータＭＳを検査する。例えば、配線パターンの
幅に対する許容範囲を超えて細い配線パターンの欠陥部
分があれば、マスターデータ検査装置本体２２ａは、欠
陥の存在を欠陥の位置（例えば座標値）とともに、ディ
スプレー２２ｂに表示させる。マスターデータＭＳの半
導体メモリＳＭ１又はＳＭ２への書き込みが終了した後
で、キーボード２２ｃを操作することにより、半導体メ
モリＳＭ１又はＳＭ２に記憶されたマスターデータＭＳ
をマスターデータ検査装置本体２２ａへ読み出し、読み
だしたマスターデータＭＳの中のディスプレー２２ｂに
表示された欠陥箇所を逐一、キーボード２２ｃを操作す
ることにより修正する。修正されたマスターデータＭＳ
は、キーボード２２ｃを操作することにより、マスター
データ検査装置本体２２ａから、元の半導体メモリＳＭ
１又はＳＭ２へ書き込まれる。半導体メモリＳＭ１又は
ＳＭ２からマスターデータ検査装置本体２２ａへマスタ
ーデータＭＳを読み込むとき、及びマスターデータ検査
装置本体２２ａから半導体メモリＳＭ１またはＳＭ２へ
修正されたマスターデータＭＳを書き込むときには、マ
スターデータ検査装置本体２２ａはセレクタＳＬ５を動
作させ、半導体メモリＳＭ１またはＳＭ２を選択させ
る。なお、ディスプレー２２ｂはディスプレー１１ｂ
と、キーボード２２ｃはキーボード１１ｃとを兼ねてい
てもよい。

【００５７】以上のように、この実施例では半導体メモ
リＳＭ１、ＳＭ２に記憶されるマスターデータＭＳが、
特徴抽出法により検査され、これに基づき欠陥部分を事
前に修正しているので、基準とするには不完全である配
線パターンを有するプリント配線板２を、マスターデー
タＭＳの作成のために選択した場合においても、検査対
象とすべき配線パターンの欠陥の検査を誤りなく実行す
ることができる。

【００５８】［実施例５］上記各実施例において、差分
検出装置７及び判定回路１０の技術には、本出願人によ
る特開昭６２−１４０００９号公報に開示された技術を
利用することができる。すなわち、差分検出装置７及び
判定回路１０の代わりに、図１１のブロック図で示され
る内部構造を有する比較検査部２３を用いることができ
る。

【００５９】評価区画設定部２４は前出の評価区画設定
部１４ａと同一構成物であり、オブジェクトデータＯＳ
の評価区画ＣＲに対応する部分、すなわち評価オブジェ
クトデータＯＤを比較部２５へ出力する。補正区画設定
部２６は、評価区画ＣＲを一定画素分だけ拡張した領域
（拡張区画ＳＲ）の中で評価区画ＣＲを位置ずれさせて
得られる複数個の領域（補正区画ＨＲｉ）に対応するマ
スターデータＭＳの部分（補正評価マスターデータＭＤ
ｉ）を比較部２５へ出力する。ここで、記号ｉは１つの
拡張区画ＳＲに対応する複数の補正区画の各１を識別す
る指標である。複数の比較部２５の各１は、前出の比較
部１５と同一構成物であり、入力される評価オブジェク
トデータＯＤと補正評価マスターデータＭＤｉとの間
で、互いに同一位置にある画素毎に排他的論理和を演算
し、演算結果である差分データＤＩＳｉを判定回路２７
へ出力する。これにより差分データＤＩＳｉは、評価オ
ブジェクトデータＯＤと補正評価マスターデータＭＤｉ
の間の不一致部分に相当する画素において”１”をと
り、一致部分に相当する画素において”０”をとる。

【００６０】判定回路２７の各１は前出の判定回路１０
と同一構成物であり、画素オペレータＯＰを用いて、各
差分データＤＩＳｉにおける欠陥の有無を判定する。判
定回路２７の各１は、差分データＤＩＳｉにおける”
１”を有する画素の領域Ｄの中で、画素オペレータＯＰ
に一致する部分又は画素オペレータＯＰを包含し得る部
分が１箇所でもあれば、欠陥候補であると判定し、値”
１”を出力し、逆に前記部分が一箇所もない場合には、
欠陥候補でないと判定し、値”０”を出力する。

【００６１】ＡＮＤ回路２８には各判定回路２７の出力
が入力され、全ての判定回路２７が欠陥候補を意味する
値”１”を出力した場合に限って、評価区画ＣＲにおい
て欠陥ありと判断することに対応する値”１”を出力
し、逆に判定回路２７の中の１つでも欠陥候補でないこ
とを意味する値”０”を出力した場合には、評価区画Ｃ
Ｒにおいて欠陥なしと判断することに対応する値”０”
を出力する。

【００６２】比較検査部２３を用いることにより、プリ
ント配線板２を搬送テーブル１の所定の位置へ載置する
ときの位置ずれによる欠陥の検出における誤判断を防止
することができる。

【００６３】以上の実施例１〜５に示されるこの発明
は、プリント配線板２の配線パターンだけではなく、集
積回路に組込まれるリードフレームのパターンなど、２
値化された画像パターンの比較法による欠陥の検査を行
う対象物一般に実施が可能である。

【００６４】

【発明の効果】この発明における画像パターンの検査方
法及びその装置では、複数の記憶領域、例えば外部記憶
装置に比べて高速読み出しが可能な半導体メモリを準備
して、複数種類の検査対象画像パターンと比較すべき複
数の基準画像パターンの各１を、前記外部記憶装置から
読み出して複数の記憶領域の各１にあらかじめ記憶信号
として記憶させておき、検査対象画像パターンと比較す
べき基準パターンを複数の記憶領域の中から１を選択す
ることにより読み出して欠陥の検出を行うので、両主面
に配線パターンを有するプリント配線板の配線パターン
の検査、あるいは複数種類のプリント配線板の配線パタ
ーンの検査等を能率よく行うことができる（請求項１〜
７）。

【００６５】また、検査対象画像パターンを基準画像パ
ターンと比較してその欠陥の検出を行う中で、欠陥の個
数を計数して所定の基準値を超えて欠陥の個数が大とな
ったときには、欠陥の検出を中断して、複数の記憶領域
の中から他の１を選択して新たな基準パターンを読み出
して、再度欠陥の検出をやり直すので、基準画像パター
ンの種類と検査すべき画像パターンの種類とが誤って対
応していないときでも、誤りを短時間で発見して、欠陥
の検出をやり直すことができ、その結果両主面に配線パ
ターンを有するプリント配線板の配線パターンの検査、
あるいは複数種類のプリント配線板の配線パターンの検
査等を一層能率よく行うことができる（請求項２、３、
５、６）。

【００６６】特に、欠陥の検出及び欠陥の個数の計数を
自動的に行いかつ、所定の基準値を超えて欠陥の個数が
大となったときには、自動的に複数の記憶領域の中から
他の１を選択して新たな基準パターンを読み出すので、
基準画像パターンの種類と検査すべき画像パターンの種
類とが誤って対応していないときでも、両主面に配線パ
ターンを有するプリント配線板の配線パターンの検査、
あるいは複数種類のプリント配線板の配線パターンの検
査等を更に効率よく行うことができる（請求項５、
６）。

【００６７】更に、欠陥の検出及び欠陥の個数の計数を
自動的に行いかつ、所定の基準値を超えて欠陥の個数が
大となったときには、自動的に複数の記憶領域の中から
他の１を選択して新たな基準パターンを読み出すととも
に、自動的に欠陥の検出を始めからやり直すので、両主
面に配線パターンを有するプリント配線板の配線パター
ンの検査、あるいは複数種類のプリント配線板の配線パ
ターンの検査等を更に効率よく実行することができる
（請求項６）。

【図面の簡単な説明】

【図１】この発明の一実施例による画像パターンの検査
方法の概略手順を示すフローチャートである。

【図２】この発明の一実施例による、図１のフローチャ
ートに示される方法を実現する画像パターンの検査装置
の概略ブロック図である。

【図３】差分検出装置の内部構造を示すブロック図であ
る。

【図４】評価区画を説明する模式図である。

【図５】オペレータの働きを説明する模式図である。

【図６】搬送テーブルの動作説明図である。

【図７】この発明の第２の実施例による画像パターンの
検査装置の概略ブロック図である。

【図８】この発明の第３の実施例による画像パターンの
検査方法の概略手順を示すフローチャートである。

【図９】この発明の第３の実施例による画像パターンの
検査装置の概略ブロック図である。

【図１０】この発明の第４の実施例による画像パターン
の検査装置の概略ブロック図である。

【図１１】比較検査部２３の内部構造を示すブロック図
である。

【図１２】従来の画像パターンの検査装置の概略ブロッ
ク図である。

【図１３】従来の画像パターンの検査装置のもう一つの
例の概略ブロック図である。

【符号の説明】

１ 搬送テーブル ２ プリント配線板 ３ 読取装置 ４ Ａ／Ｄ変換装置 ５ ２値化処理部 ７ 差分検出装置 １０ 判定回路 １２ ＣＡＤ １３ 補正回路 １５ 比較部 １６ カウンタ １７ 比較器 １８ 基準値設定部 １９ コントローラ ２０ モータ ＳＭ１〜ＳＭ４ 半導体メモリ ＳＬ５ セレクタ

フロントページの続き (72)発明者 佐野 鐵雄 京都市伏見区羽束師古川町322番地 大 日本スクリーン製造株式会社 洛西工場 内 (56)参考文献 特開 平２−230381（ＪＰ，Ａ) 特開 昭55−87283（ＪＰ，Ａ) 特開 昭64−76284（ＪＰ，Ａ) 特開 平５−54126（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G01B 11/00 - 11/30 102 G01N 21/84 - 21/91 G06T 1/00 - 7/00 H05K 3/00

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 検査対象画像パターンを基準画像パター
   ンと比較して欠陥の検出を行う画像パターンの検査方法
   であって、 （ａ）外部記憶装置に比べて高速読み出し可能な半導体
   メモリ手段に互いに異なる複数の記憶領域を準備する工
   程と、 （ｂ）１枚のプリント配線板の第１の主面に関する基準
   画像パターン及び第２の主面に関する基準画像パターン
   の各１を前記外部記憶装置から読み出して前記複数の記
   憶領域の各１にあらかじめ記憶信号として記憶させる工
   程と、 （ｃ）前記複数の記憶領域の中から前記プリント配線板
   の第１の主面に関する基準画像パターンを選択して前記
   記憶信号を読み出すことにより、前記第１の主面に関す
   る基準画像パターンを得る工程と、 （ｄ）前記プリント配線板の第１の主面に関する検査対
   象画像パターンを得る工程と、 （ｅ）前記工程（ｄ）で得られた検査対象画像パターン
   と前記工程（ｃ）で得られた基準画像パターンとを比較
   して、前記プリント配線板の第１の主面に関する欠陥の
   検出を行う工程と、 （ｆ）前記複数の記憶領域の中から前記プリント配線板
   の第２の主面に関する基準画像パターンを選択して前記
   記憶信号を読み出すことにより、前記第２の主面に関す
   る基準画像パターンを得る工程と、 （ｇ）前記プリント配線板の第２の主面に関する検査対
   象画像パターンを得る工程と、 （ｈ）前記工程（ｇ）で得られた検査対象画像パターン
   と前記工程（ｆ）で得られた基準画像パターンとを比較
   して、前記プリント配線板の第２の主面に関する欠陥の
   検出を行う工程と、 を備える画像パターンの検査方法。
2. 【請求項２】 （ｉ）少なくとも前記工程（ｅ）よりも
   前に前記第１の主面の検査対象パターンの種類を確認す
   るための基準値を設定する工程、 を更に備え、 前記工程（ｅ）を、 （ｅ−１）前記検査対象画像パターンと前記基準画像パ
   ターンとを比較して前記欠陥の検出を行う工程と、 （ｅ−２）前記工程（ｅ−１）の中で、前記欠陥の個数
   を計数する工程と、 （ｅ−３）前記工程（ｅ−２）において計数される前記
   欠陥の個数が前記基準値を超えて検出されるならば、そ
   のときに前記工程（ｅ−１）を中断する工程と、 （ｅ−４）前記工程（ｅ−３）において前記工程（ｅ−
   １）が中断されたならば、前記複数の記憶領域の中から
   工程（ｃ）以後において選択されていない記憶領域の１
   を選択してそれに記憶された記憶信号を読み出すことに
   より、新たに別の基準画像パターンを得る工程と、 （ｅ−５）前記工程（ｅ−１）から前記工程（ｅ−４）
   までを反復する工程と、 で置き換える請求項１に記載の画像パターンの検査方
   法。
3. 【請求項３】 （ｊ）少なくとも前記工程（ｈ）よりも
   前に前記第２の主面の検査対象パターンの種類を確認す
   るための基準値を設定する工程、 を更に備え、 前記工程（ｈ）を、 （ｈ−１）前記検査対象画像パターンと前記基準画像パ
   ターンとを比較して前記欠陥の検出を行う工程と、 （ｈ−２）前記工程（ｈ−１）の中で、前記欠陥の個数
   を計数する工程と、 （ｈ−３）前記工程（ｈ−２）において計数される前記
   欠陥の個数が前記基準値を超えて検出されるならば、そ
   のときに前記工程（ｈ−１）を中断する工程と、 （ｈ−４）前記工程（ｈ−３）において前記工程（ｈ−
   １）が中断されたならば、前記複数の記憶領域の中から
   工程（ｆ）以後において選択されていない記憶領域の１
   を選択してそれに記憶された記憶信号を読み出すことに
   より、新たに別の基準画像パターンを得る工程と、 （ｈ−５）前記工程（ｈ−１）から前記工程（ｈ−４）
   までを反復する工程と、 で置き換える請求項１に記載の画像パターンの検査方
   法。
4. 【請求項４】 検査対象画像パターンを基準画像パター
   ンと比較して欠陥の検出を行う画像パターンの検査装置
   であって、 （ａ）外部記憶装置に比べて高速読み出し可能な半導体
   メモリ手段に設けられた互いに異なる複数の記憶領域
   と、 （ｂ）複数の前記基準画像パターンの各１を前記外部記
   憶装置から読み出して前記複数の記憶領域の各１にあら
   かじめ記憶信号として記憶させる手段と、 （ｃ）前記複数の記憶領域の中から１を選択して前記記
   憶信号を読み出すことにより、前記基準画像パターンを
   得る手段と、 （ｄ）前記検査対象画像パターンを得る手段と、 （ｅ）前記検査対象画像パターンと前記基準画像パター
   ンとを比較して前記欠陥の検出を行う手段と、 （ｆ）前記検査対象画像パターンの種類に応じた基準値
   を設定する手段と、 （ｇ）前記手段（ｅ）で検出される欠陥の個数を計数す
   る手段と、 （ｈ）前記手段（ｇ）で計数した欠陥の個数と前記手段
   （ｆ）で設定される前記基準値との大小の比較を行いそ
   の結果を出力する手段と、 を備える画像パターンの検査装置。
5. 【請求項５】 （ｉ）前記欠陥の個数が前記基準値を超
   えることに対応する信号を前記手段（ｈ）が出力したと
   きに、前記手段（ｃ）が前記複数の記憶領域の中から新
   たな１を選択して新たな前記基準画像パターンを得るよ
   うに前記手段（ｃ）を動作させる手段、 を更に備える請求項４に記載の画像パターンの検査装
   置。
6. 【請求項６】 （ｊ）前記欠陥の個数が前記基準値を超
   えることに対応する信号を前記手段（ｈ）が出力したと
   きに、前記手段（ｅ）の動作を中断させ、その動作をは
   じめから行うべく制御する手段、 を更に備える請求項５に記載の画像パターンの検査装
   置。
7. 【請求項７】 前記半導体メモリ手段は、それぞれ１の
   記憶領域に対応する複数の半導体メモリである請求項４
   に記載の画像パターンの検査装置。