JP2834142B2 - エッチング装置 - Google Patents
エッチング装置Info
- Publication number
- JP2834142B2 JP2834142B2 JP63128176A JP12817688A JP2834142B2 JP 2834142 B2 JP2834142 B2 JP 2834142B2 JP 63128176 A JP63128176 A JP 63128176A JP 12817688 A JP12817688 A JP 12817688A JP 2834142 B2 JP2834142 B2 JP 2834142B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- carrier
- power
- substrate
- counter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- ing And Chemical Polishing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ドライエッチング装置に係り、特に被処理
物を均一にエッチングできるドライエッチング装置に関
する。
物を均一にエッチングできるドライエッチング装置に関
する。
従来のエッチング装置は、真空槽内に被処理物を搭載
するキャリアと対向電極とを配置し、キャリアに外部電
源より給電することによってキャリアと対向電極との間
にプラズマを発生させ、被処理物をエッチングするもの
である。このエッチング装置は、基板表面の清浄化、あ
るいは基板に付着しているレジストなどの有機物の薄膜
を完全に除去することを主な目的として作られていた。
なお、この種の装置に関連するものとしては、例えば特
開昭58−170017、特開昭59−6544等がある。
するキャリアと対向電極とを配置し、キャリアに外部電
源より給電することによってキャリアと対向電極との間
にプラズマを発生させ、被処理物をエッチングするもの
である。このエッチング装置は、基板表面の清浄化、あ
るいは基板に付着しているレジストなどの有機物の薄膜
を完全に除去することを主な目的として作られていた。
なお、この種の装置に関連するものとしては、例えば特
開昭58−170017、特開昭59−6544等がある。
上記従来技術は、エッチング速度を均一にすることに
ついては配慮されていなかった。エッチング速度の一様
化については現場の経験に依存していたが、多大の労力
を要し、安定性に欠けるばかりでなく、完全にエッチン
グ速度を均一にすることは困難であった。そのため被処
理物自体を加工したり、薄膜の一部のみを除去して均一
な厚みに膜厚を調整するような目的には適用できないと
いう問題があった。また基板に付着しているホトレジス
ト膜等を完全に除去する場合でも、エッチング速度の大
きい部分は、ホトレジストが除去された後もスパッタ環
境に長時間さらされることになり、半導体等ではいわゆ
るイオン損傷を受け、素子特性が劣化するという問題が
あった。
ついては配慮されていなかった。エッチング速度の一様
化については現場の経験に依存していたが、多大の労力
を要し、安定性に欠けるばかりでなく、完全にエッチン
グ速度を均一にすることは困難であった。そのため被処
理物自体を加工したり、薄膜の一部のみを除去して均一
な厚みに膜厚を調整するような目的には適用できないと
いう問題があった。また基板に付着しているホトレジス
ト膜等を完全に除去する場合でも、エッチング速度の大
きい部分は、ホトレジストが除去された後もスパッタ環
境に長時間さらされることになり、半導体等ではいわゆ
るイオン損傷を受け、素子特性が劣化するという問題が
あった。
本発明の目的は、大面積を均一にエッチングし得るエ
ッチング装置を提供することにある。
ッチング装置を提供することにある。
上記目的は、真空槽内に、被処理物を搭載するキャリ
アと対向電極とを配置し、キャリアに外部電源より給電
することによってキャリアと対向電極との間にプラズマ
を発生させ、被処理物をエッチングするエッチング装置
において、上記キャリア上に実質的に均等なエッチング
電力が供給できるように複数個の給電点を設け、上記外
部電源から分岐された電力を該複数個の給電点に印加す
る構成としたことを特徴とするエッチング装置によって
達成される。
アと対向電極とを配置し、キャリアに外部電源より給電
することによってキャリアと対向電極との間にプラズマ
を発生させ、被処理物をエッチングするエッチング装置
において、上記キャリア上に実質的に均等なエッチング
電力が供給できるように複数個の給電点を設け、上記外
部電源から分岐された電力を該複数個の給電点に印加す
る構成としたことを特徴とするエッチング装置によって
達成される。
本発明において、被処理物の片面のみをエッチングす
る場合は、キャリアの片面にのみ給電点を複数個設けれ
ばよいが、例えば薄膜磁気ディスク等のように両面に同
一のエッチング処理を施す必要のある場合は、キャリア
の両面にそれぞれ複数個の給電点を設けることが好まし
い。
る場合は、キャリアの片面にのみ給電点を複数個設けれ
ばよいが、例えば薄膜磁気ディスク等のように両面に同
一のエッチング処理を施す必要のある場合は、キャリア
の両面にそれぞれ複数個の給電点を設けることが好まし
い。
また給電点を設ける位置は、キャリアの周縁部で、給
電点とキャリアの中心を結ぶ線がほぼ等しい角度で並ぶ
ように配置することが好ましい。例えば３個の給電点を
設けるなら、正三角形の頂点にそれぞれ給電点がくるよ
うに配置することが好ましい。
電点とキャリアの中心を結ぶ線がほぼ等しい角度で並ぶ
ように配置することが好ましい。例えば３個の給電点を
設けるなら、正三角形の頂点にそれぞれ給電点がくるよ
うに配置することが好ましい。
本発明の装置において、磁気ディスク等のように大面
積の被処理物１個を処理することも、半導体基板等を複
数個同時に処理することも可能である。
積の被処理物１個を処理することも、半導体基板等を複
数個同時に処理することも可能である。
本発明の装置を用いることにより、キャリア上の基板
のすべての全面に亘ってほぼ同一のスパッタ条件が実現
し、エッチング速度が均一化される。
のすべての全面に亘ってほぼ同一のスパッタ条件が実現
し、エッチング速度が均一化される。
本発明に先立って複数個の電源からそれぞれ独立に複
数個の給電点に給電する方式についても検討したが、各
電源それぞれについて出力を精度よく調整することが難
しく、一様なエッチングを達成することが困難であるこ
とが判明した。従って、共通の電源から分岐して各給電
点に給電することが好ましい。
数個の給電点に給電する方式についても検討したが、各
電源それぞれについて出力を精度よく調整することが難
しく、一様なエッチングを達成することが困難であるこ
とが判明した。従って、共通の電源から分岐して各給電
点に給電することが好ましい。
エッチング電力を複数個に分岐させ、給電点を介して
被処理物搭載キャリアに供給することにより、従来技術
に比べ、大面積の被処理物搭載キャリアに均等なエッチ
ング電力が供給できる。それによって、キャリアに搭載
されている１個又は複数個の被処理物のエッチング量分
布が均一となり、例えばデバイス損傷を最小限に抑えた
ホトレジストのエッチアウト、膜厚寸法不良をおこすこ
とのない薄膜磁気ディスクの表面調整（清浄化等）等が
可能となる。
被処理物搭載キャリアに供給することにより、従来技術
に比べ、大面積の被処理物搭載キャリアに均等なエッチ
ング電力が供給できる。それによって、キャリアに搭載
されている１個又は複数個の被処理物のエッチング量分
布が均一となり、例えばデバイス損傷を最小限に抑えた
ホトレジストのエッチアウト、膜厚寸法不良をおこすこ
とのない薄膜磁気ディスクの表面調整（清浄化等）等が
可能となる。
以下、本発明の具体的実施例を第１図及び第２図を用
いて説明する。第１図は、本発明のエッチング装置内の
被エッチ部材である基板を搭載したキャリアとプラズマ
を発生させるための対向電極の配置を示す模式図であ
る。キャリアに搭載された基板は薄膜磁気ディスクであ
り表面はスパッタによって形成された無定形炭素膜であ
る。第１図において、１は基板を複数枚搭載できる基板
搭載キャリア、２は対向電極、３はエッチング電源から
出力される電力を分岐した印加部である。第２図は、印
加部が基板搭載キャリアに接する給電点５の位置を示し
たものである。実線部分は、手前から接触し、破線部分
は、裏側から接触していることを示す。４は搭載された
基板を示す。このように、基板搭載キャリアに、例え
ば、各面の対角位置に給電点を設置する。電源はRF電源
であり、キャリア電極側から給電し、対向電極はアース
してある。一例として、エッチングガスは酸素、ガス圧
は0.2Torr、投入パワーは基板表面積当り0.15W、エッチ
ング時間は30秒の条件でスパッタエッチングを行なうこ
とにより、キャリア面内に均等にプラズマが発生し、均
一なエッチングが行なわれた。
いて説明する。第１図は、本発明のエッチング装置内の
被エッチ部材である基板を搭載したキャリアとプラズマ
を発生させるための対向電極の配置を示す模式図であ
る。キャリアに搭載された基板は薄膜磁気ディスクであ
り表面はスパッタによって形成された無定形炭素膜であ
る。第１図において、１は基板を複数枚搭載できる基板
搭載キャリア、２は対向電極、３はエッチング電源から
出力される電力を分岐した印加部である。第２図は、印
加部が基板搭載キャリアに接する給電点５の位置を示し
たものである。実線部分は、手前から接触し、破線部分
は、裏側から接触していることを示す。４は搭載された
基板を示す。このように、基板搭載キャリアに、例え
ば、各面の対角位置に給電点を設置する。電源はRF電源
であり、キャリア電極側から給電し、対向電極はアース
してある。一例として、エッチングガスは酸素、ガス圧
は0.2Torr、投入パワーは基板表面積当り0.15W、エッチ
ング時間は30秒の条件でスパッタエッチングを行なうこ
とにより、キャリア面内に均等にプラズマが発生し、均
一なエッチングが行なわれた。
第３図は、本発明による基板搭載キャリア内のある位
置を基準としたエッチング量の相対量であり、第４図は
例えば第２図の右上１個所に給電点を設けた場合のエッ
チングを行なった時のエッチング量の相対量を示す。こ
のように本実施例によれば基板搭載キャリア内で均一に
しかも両面同時に過不足なく必要最小限のエッチング量
で全面にわたる表面調整が可能となる。
置を基準としたエッチング量の相対量であり、第４図は
例えば第２図の右上１個所に給電点を設けた場合のエッ
チングを行なった時のエッチング量の相対量を示す。こ
のように本実施例によれば基板搭載キャリア内で均一に
しかも両面同時に過不足なく必要最小限のエッチング量
で全面にわたる表面調整が可能となる。
次にレジストのエッチアウトを模擬するため、同一の
円板両面にレジスト膜を約５μｍ形成しエッチングを試
みた。この時のエッチング条件は、次の通り。（１）ガ
ス;O2、（２）ガス圧;50mTorr、（３）パワー;0.15W/cm
2。ほとんどエッチアウト寸前までエッチングしてレジ
スト膜厚を計測した結果を第５図に示す。図から均一に
エッチングされていることは明らかである。
円板両面にレジスト膜を約５μｍ形成しエッチングを試
みた。この時のエッチング条件は、次の通り。（１）ガ
ス;O2、（２）ガス圧;50mTorr、（３）パワー;0.15W/cm
2。ほとんどエッチアウト寸前までエッチングしてレジ
スト膜厚を計測した結果を第５図に示す。図から均一に
エッチングされていることは明らかである。
本発明によれば、エッチング電力を複数個に分岐し、
被処理物搭載キャリアに印加することにより、例えば基
板に付着している薄膜のエッチング量分布を均一に、し
かも必要最小限の量を精度よく制御し、エッチングする
ことができる。
被処理物搭載キャリアに印加することにより、例えば基
板に付着している薄膜のエッチング量分布を均一に、し
かも必要最小限の量を精度よく制御し、エッチングする
ことができる。
これは、例えば薄膜磁気ディスク等寸法形状公差の厳
しいデバイスの表面をエッチングにより改質する場合に
非常に有効である。また、半導体素子ウエハ等では、全
面ほぼ同時にエッチアウトできるので、ウエハ上に形成
されている素子のイオン損傷を最小限に占めることがで
きる。
しいデバイスの表面をエッチングにより改質する場合に
非常に有効である。また、半導体素子ウエハ等では、全
面ほぼ同時にエッチアウトできるので、ウエハ上に形成
されている素子のイオン損傷を最小限に占めることがで
きる。
第１図は、本発明の一実施例のエッチング装置内の被エ
ッチ部材である基板を搭載したキャリアとプラズマを発
生させるための対向電極の配置を示す模式図、第２図
は、第１図に示した分岐されたエッチング電力の基板搭
載キャリアへの給電点を示す図、第３図及び第４図は、
本実施例と従来技術のエッチング量分布を説明する説明
図、第５図は、本実施例のレジスト膜エッチング量を示
す図である。 １……基板搭載キャリア、２……対向電極 ３……エッチング電力印加部 ４……基板、５……給電点
ッチ部材である基板を搭載したキャリアとプラズマを発
生させるための対向電極の配置を示す模式図、第２図
は、第１図に示した分岐されたエッチング電力の基板搭
載キャリアへの給電点を示す図、第３図及び第４図は、
本実施例と従来技術のエッチング量分布を説明する説明
図、第５図は、本実施例のレジスト膜エッチング量を示
す図である。 １……基板搭載キャリア、２……対向電極 ３……エッチング電力印加部 ４……基板、５……給電点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長池 完訓 神奈川県小田原市国府津2880番地 株式 会社日立製作所小田原工場内 (72)発明者 橋脇 弘直 神奈川県小田原市国府津2880番地 株式 会社日立製作所小田原工場内 (72)発明者 沢瀬 文彦 神奈川県小田原市国府津2880番地 株式 会社日立製作所小田原工場内 (56)参考文献 特開 昭62−30328（ＪＰ，Ａ) 特開 昭58−110674（ＪＰ，Ａ) 特開 昭55−72039（ＪＰ，Ａ) 実開 昭61−190132（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】真空槽内に、被処理物を搭載するキャリア
と対向電極とを配置し、キャリアに外部電源より給電す
ることによってキャリアと対向電極との間にプラズマを
発生させ、被処理物をエッチングするエッチング装置に
おいて、上記キャリア上の周縁部に複数個の給電点を設
け、複数個の該給電点では上記キャリアの中心とを結ぶ
線がほぼ等しい角度で並ぶように配置されており、上記
外部電源から分岐された電力を該複数個の給電点に印加
する構成としたことを特徴とするエッチング装置。 - 【請求項２】上記キャリアの表裏両面にそれぞれ複数個
の給電点を有する請求項１記載のエッチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128176A JP2834142B2 (ja) | 1988-05-27 | 1988-05-27 | エッチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128176A JP2834142B2 (ja) | 1988-05-27 | 1988-05-27 | エッチング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01298182A JPH01298182A (ja) | 1989-12-01 |
| JP2834142B2 true JP2834142B2 (ja) | 1998-12-09 |
Family
ID=14978295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63128176A Expired - Lifetime JP2834142B2 (ja) | 1988-05-27 | 1988-05-27 | エッチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834142B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4428136A1 (de) * | 1994-08-09 | 1996-02-15 | Leybold Ag | Vakuum-Beschichtungsanlage |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5572039A (en) * | 1978-11-25 | 1980-05-30 | Mitsubishi Electric Corp | Plasma etching device |
| JPS58110674A (ja) * | 1981-12-23 | 1983-07-01 | Fujitsu Ltd | 乾式表面処理装置 |
| JPS61190132U (ja) * | 1985-05-20 | 1986-11-27 | ||
| JPS6230328A (ja) * | 1985-07-31 | 1987-02-09 | Nec Corp | ドライエツチング装置 |
-
1988
- 1988-05-27 JP JP63128176A patent/JP2834142B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01298182A (ja) | 1989-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090109595A1 (en) | Method and system for performing electrostatic chuck clamping in track lithography tools | |
| US5269882A (en) | Method and apparatus for fabrication of thin film semiconductor devices using non-planar, exposure beam lithography | |
| JPH0358530B2 (ja) | ||
| DE69934986D1 (de) | Verfahren für anisotropes ätzen | |
| JP2834142B2 (ja) | エッチング装置 | |
| US7465407B2 (en) | Plasma processing method and apparatus | |
| JPH05226258A (ja) | プラズマ発生装置 | |
| KR20000077207A (ko) | 박막형성장치의 클리닝방법 및 박막형성장치 | |
| US5292401A (en) | Method of forming a fine pattern | |
| JPH07169745A (ja) | 平行平板型ドライエッチング装置 | |
| JPS63116428A (ja) | ドライエツチング方法 | |
| CN108878342B (zh) | 晶圆加工方法 | |
| KR0132387B1 (ko) | 반도체 소자용 제조 장치 | |
| EP0393637B1 (en) | Plasma processing method | |
| CA2089240C (en) | Method and apparatus for fabrication of thin film semiconductor devices using non-planar, exposure beam lithography | |
| JPH05234953A (ja) | 導電性薄膜のエッチング装置およびエッチング方法 | |
| JP2506389B2 (ja) | マスク基板のドライエッチング方法 | |
| JP2548164B2 (ja) | ドライエッチング方法 | |
| JPS5856338A (ja) | ドライエツチング方法 | |
| JPH01319691A (ja) | 磁気記録媒体の製造方法 | |
| KR100205245B1 (ko) | 반도체제조장치의 웨이퍼클램프 | |
| JP3251439B2 (ja) | エッチング方法 | |
| KR100234542B1 (ko) | 반도체장치의 제조방법 | |
| JPH09190899A (ja) | プラズマ処理方法及びその装置 | |
| JPH0475324A (ja) | レジスト膜の除去法 |