KR0132387B1 - 반도체 소자용 제조 장치 - Google Patents

반도체 소자용 제조 장치

Info

Publication number
KR0132387B1
KR0132387B1 KR1019940008532A KR19940008532A KR0132387B1 KR 0132387 B1 KR0132387 B1 KR 0132387B1 KR 1019940008532 A KR1019940008532 A KR 1019940008532A KR 19940008532 A KR19940008532 A KR 19940008532A KR 0132387 B1 KR0132387 B1 KR 0132387B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
processed
support plate
semiconductor
protective support
Prior art date
Application number
KR1019940008532A
Other languages
English (en)
Inventor
린따로 오까모또
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Application granted granted Critical
Publication of KR0132387B1 publication Critical patent/KR0132387B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 목적은 피처리 반도체 웨이퍼와, 이것을 지지하는 보호 지지판 전면에 박막이 퇴적후, 반송에 의해 끝 부분에 퇴적된 박막에 크랙이 생겨 발생되는 먼지에 의해 반도체 소자의 특성 불량을 방지하는 것에 있다.
본 발명의 구성은 피처리 반도체 웨이퍼와 보호 지지판 끝 사이를 비접촉 상태 즉 단차 또는 요부(凹部)를 형성함으로써 퇴적된 박막의 크랙을 방지하는 것이 본원의 반도체 소자용 제조 장치이다.

Description

반도체 소자용 제조 장치
제1도는 종래의 반도체 소자용 제조 장치를 개략적으로 도시한 단면도.
제2도는 제1도의 주요부 단면도.
제3도는 본 발명의 반도체 소자용 제조 장치를 개략적으로 도시한 단면도.
제4도는 제3도의 주요부 단면도.
제5도는 본 발명의 바이어스 스퍼터링 장치를 개략적으로 도시한 단면도.
제6도는 플레이너 마그네트론을 개략적으로 명백히 한 단면도.
제7도는 본 발명의 반도체 소자용 제조 장치에 있어서 먼지의 발생량을 도시한 도면.
제8도는 본 발명의 반도체 소자용 제조 장치에 있어서 먼지의 다른 발생량을 도시한 도면.
제9도는 본 발명의 반도체 소자용 제조 장치에 있어서 먼지의 또 다른 발생량을 도시한 도면.
제10도는 본 발명의 반도체 소자용 제조 장치에 있어서 먼지의 다른 발생량을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1, 12 : 피처리 반도체 기판 2, 10 : 지지대
3, 11 : 보호 지지판 13 : 단부
14 : 퇴적 박막 15 : 반응 용기
16 : 매칭 박스
17 : 평판 형상 타겟 전극(피처리 반도체 웨이퍼측 전극)
18 : 원횐 형상의 마그네트 19 : 자력선
20 : 수냉 기구 21 : 실드 전극
본 발명은 반도체 소자용 제조 장치에 관한 것이고, 특히 박막 스퍼터와 에칭을 동시에 행하는 바이어스 스퍼터 장치에 매우 적합하다.
반도제 소자를 반도체 웨이퍼레 집적하려면, 많은 종류의 제조 설비가 이용되고 있고, 그 일종으로서 바이어스 스퍼터 장치가 있다. 이 장치는 통상의 스퍼터 프로세스에서 퇴적막의 단차부에 있어서의 불충분한 스텝 커버리지를 개량하기 위하여 개발된 것으로 막의 평탄화가 주목적이다.
즉 기판에 바이어스를 가하여 행하는 방법이 있고, 플레이너 마그네트론이나 다이오드 캐소드를 이용한다. 전자의 구조는 반응 용기의 상하에 고주파 전원을 접속하는 매칭 박스를 배치하고, 각각 증폭기를 연결하고 또한, 공통 여기자(13.56 MHz)에 전기적으로 접속한다. 반응 용기는 한쪽의 매칭 박스에 접속하는 회전가능한 지지판을 배치하고, 여기에 피처리 반도체 웨이퍼를 배치한다.
다른쪽의 매칭 박스는, 예를 들면 플레이너 마그네트론으로 구성하는 평판 형상 타겟 전극을 배치한다. 이것은 평판형상 타겟 전극의 이면에 접하도록 원환 형상의 마그네트를 배치하고, 타겟 전극(양극) 표면에서 나와서 타겟 전극으로 들어가는 자력선이 타겟 전극 표면을 둘러싸고 있고, 그 쪽에 수냉 기구를 부설한다. 바이어스 스퍼터 장치의 음극을 구성하는 지지대에 피처리 반도체 웨이퍼를 형판 형상 타겟 전극에서 소정의 거리를 떨어뜨려 설치하고, 타겟 전극과의 사이에 수백 V의 전압을 가하여 방전을 일으킨다. 자계와 전계가 직교하는 부분에서는 방전에 의해 전리된 전자가 마그네트론 운동을 행하여 고밀도의 플라즈마를 발생한다.
이와 같은 바이어스 스퍼터 장치에서는, 막의 퇴적과 에칭이 동시에 진행되고, 음극 뿐만 아니라 피처리 반도체 웨이퍼측 전극에도 고주파 전력을 가함에 따라, 반도체 웨이퍼에의 퇴적막의 성장과 더불어 반도체 웨이퍼 단차부의 바닥에서 측벽과 코너부에 재 스퍼터가 일어나 전체의 평탄화가 진행된다.
따라서 배선 금속막 뿐만 아니라, 다층 배선층간 절연막에 대해서도 적용할 수 있고, 3층 이상의 다층 배선의 형성에도 이용할 수 있다.
제1도 및 제2도에는, 피처리 반도체 웨이퍼(1)을 반응 용기 내에 설치하는 지지대(2)의 단면도를 도시하였는데, 제2도는 제1도의 주요부를 확대한 도면이다.
제1도에 명확하게 한 바와같이, 바이어스 스퍼터 장치의 반응 용기(도시되지 않음) 내에 배치하는 지지대(2)에는, 알루미나제 보호 지지판(3)을 겹쳐서 설치하고, 여기에 피처리 반도체 웨이퍼(1)을 배치한다. 그리고 지지판대(2)의 바로 밑에는 가열원(도시되지 않음)을 배치하여 피처리 반도체 웨이퍼(1)을 소정의 온도로 가열한다.
제2도에는 퇴적막이 피처리 반도체 웨이퍼(1)을 덮을 뿐만 아니라 알루미나제 보호 지지판(3)에도 퇴적하지만, 피처리 반도체 웨이퍼(1)에서 이것을 지지하는 알루미나제 보호 지지판(3)의 칫수는 크다.
바이어스 스퍼터 장치에 있어서는, 반도체 웨이퍼를 지지하는 보호 지지판을 캐소드로서 기능시키고, 박막의 스퍼터링과 동시에 진행하는 에칭 등의 편차를 억제하기 위하려 보호 지지판(1)을 크게 하는 것이 일반적이다.
이와 같은 바이어스 스퍼터 장치에서는, 피처리 반도체 웨이퍼와 보호 지지판 전면에 박막이 퇴적된 결과, 처리 후의 피처리 반도체 웨이퍼의 반송에 의해 끝부분에 퇴적된 박막에 크랙이 생겨 먼지를 발생시키고, 이에 의해 반도체 소자의 특성 불량을 일으키는 등의 난점이 있다.
본 발명은 이와 같은 사정에 의해 이루어진 것으로 특히 먼지의 감소를 목적으로 한다.
반응 용기 내에 배치되고, 피처리 반도체 웨이퍼를 지지하는 보호 지지판과, 피처리 반도체 웨이퍼 끝 부분과 그 보호 지지판 끝사이를 비접촉 상태로 구성하는 점에 본 발명에 관한 반도체 소자용 제조 장치의 특징이 있다. 또한 여기자에 전기적으로 접속하는 단자를 구비하는 반응 용기와, 반응 용기 내에 배치하여 음극으로서 기능함과 동시에 바이어스를 인가하는 판 형상 부재와 상기 부재에 대응하여 설치하는 회전 가능한 평판 형상 타겟과, 이 타겟에 인접하여 배치되는 마그네트와, 피처리 반도체 웨이퍼가 배치되는 상기 판 형상 부재 끝부분에 형성하는 요부(凹部) 또는 단자를 구비하는 것을 특징으로 하고 있다.
본 발명에 관한 반도체 소자용 제조 장치에는, 피처리 반도체 웨이퍼와 보호지지판 끝 사이를 비접촉 상태 즉 단차 또는 요부(凹部)를 형성함으로써 퇴적된 박막의 크랙을 방지하고, 나아가서는 반도체 소자의 특성 열화를 억제한다.
본 발명에 관한 실시예를 도면을 참조하여 설명하는데, 제2도는 제1실시예의 단면도, 제3도는 그 주요부의 확대 단면도, 제4도는 본 발명에 의한 바이어스 스퍼터 장치의 개략 단면도, 제6도는 이 장치의 일부를 구성하는 플레이너 마그네트론을 설명하는 도면, 제7도 내지 제10도는 발명의 효과를 먼지의 갯수에 따라 도시한 도면이다.
제2도에 도시한 본 실시예에 관계되는 반도체 소자용 제조장치에 있어서는, 도시되지 않은 반응 용기의 거의 중앙부에 배치하는 회전축(도시되지 않음)에 지지대(10)을 취부하고, 여기에 보호 지지판(11)을 고정한다. 보호지지판(11)은 A12O3제이고, 중앙에는 가열 및 반송에 대비하여 구멍(도시되지 않음)이 형성되어있고, 지지대(10)의 하측에는 가열원(도시되지 않음)을 설치한다.
제3도 및 제4도에 명확하게 한 바와 같이 피처리 반도체 웨이퍼(12) 끝부분은 보호 지지판(11)과 비접촉 상태로 되도록 양자간에 단부(13)을 형성한다. 단부(13)의 형성에 의해, 제4도에 도시한 바와 같이 피처리 반도체 웨이퍼(12) 끝부분(A)는 A12O3제 보호 지지판(11)과 비접촉 상태로 된다. 이 결과 퇴적 박막(14)는 피처리 반도체 웨이퍼(12)에 퇴적하는 부분(a)와, 보호 지지판(11)의 단부(13)에 퇴적하는 부분(b)으로 구분된다. 단부(13) 외에 요부(凹部)에서도 마찬가지의 현상이 얻어진다.
이와 같은 보호 지지판(11)을 설치한 바이어스 스퍼터 장치의 개략 단면도를 제5도에 도시하였다. 이 장치는 스퍼터 프로세스에 있어서 퇴적막의 단차부에 생기는 불충분한 스텝 커버리지를 개량하여, 막의 평탄화가 주목적이다. 즉 보호 지지판(11)에 바이어스를 가하는 방법이고, 예를 들면 플레이너 마그네트론이나 다이오드 캐소드를 이용한다.
구체적으로 반응 용기(15 : 제5도 참조)의 상하에 고주파 전원에 접속하는 매칭 박스(16)을 배치하고, 각각을 증폭기 및 공통 여기자(13.56 MHz)에 접속한다.
한쪽의 매칭 박스(16)에 접속하는 회전 가능한 지지대(10)을 반응 용기(15)에 배치하고, 여기에 피처리 반도체 웨이퍼(12)를 배치하는 보호 지지판(11)을 설치한다.
다른쪽의 매칭 박스(16)에는, 전기적으로 접속하는 예를 들면 플레이너 마그네트론으로 구성하는 평판 형상 타겟 전극(17)을 배치한다. 이것은 제6도에 명확하게 한 바와 같이 평판 형상 타겟 전극(17)의 이면에 접하도록 원환 형상의 마그네트(18)을 배치하고, 타겟 전극(양극) 표면에서 나와 타겟 전극으로 들어가는 자력선(19)가 타겟 전극 표면을 둘러 싸고 있고, 그쪽에 수냉 기구(20) 및 실드전극(21)을 설치한다. 이와 같이 바이어스 스퍼터 장치의 음극을 구성하는 보호지지체(11)에 피처리 반도체 웨이퍼(12)를 평판 형상 타겟 전극(17)에서 소정의 거리를 띄워 배치하고, 타겟 전극(17)과의 사이에 수백V의 전압을 가하여 방전을 일으킨다. 자계와 전계가 직교하는 부분에서는, 방전에 의해 전리된 전자가 마그네트론 운동을 행하여 고밀도의 플라즈마를 발생한다.
이와 같은 바이어스 스퍼터 장치에서는, 박막의 퇴적과 에칭이 동시에 진행되고 있고, 음극 뿐만 아니라 피처리 반도체 웨이퍼 측 전극(17)에도 고주파 전력을 가함으로써, 피처리 반도체 웨이퍼(12)로의 퇴적막의 성장과 더불어 피처리 반도체 웨이퍼의 표면에 피복하는 절연물층과 배선층(어느 것도 도시되지 않음)에 의해 형성되는 단차부의 밑에서 측벽과 코너부에 재 스퍼터가 일어나 전체의 평탄화가 진행된다.
따라서 배선 금속막 뿐만 아니라 다층 배선층에 있어서 층간 절연막 및 3층이상의 다층 배선에 적용할 수 있다. 덧붙여, 본원 청구범위의 각 구성 요건에 병기된 도면 참조 부호는, 본원 발명의 이해를 용이하게 하기 위한 것이고, 본 발명의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.
본 발명의 반도체 소자용 제조 장치는, 피처리 반도체 웨이퍼의 끝면에 퇴적된 박막은, 보호 지지판에 설치하는 단차 때문에 리프트 오프되기 때문에, 피처리 반도체 웨이퍼의 반송시에도 상기 박막의 크랙은 발생하지 않기 때문에 먼지의 양이 종래 보다 감소한다.
실제의 먼지 양을 제7도 내지 제11도에 명확하게 나타내었다. 즉, 종축에 먼지의 갯수, 횡축에 처리량을 채택하여 표시 x로서 본 발명을, 표시 o으로 종래예를 도시하였다. 이 도면에 의해 본 발명에 관계되는 반도체 소자용 제조 장치의 유효성이 명료해진다.

Claims (2)

  1. 반응 용기(15)내에 배치되고 피처리 반도체 웨이퍼(12)를 지지하는 보호 지지판(11)과, 피처리 반도체 웨이퍼 끝 부분과 이의 보호 지지판 끝 사이를 비접촉 상태로 구성하는 것을 특징으로 하는 반도체 소자용 제조 장치.
  2. 여기자에 전기적으로 접속하는 단자를 구비하는 반응 용기(15)와, 반응 용기 내에 배치하여 음극으로서 기능함과 동시에 바이어스를 인가하는 판형상 부재(11)과, 상기 부재에 대응하여 설치하는 회전 가능한 평판 형상 타겟(17)과, 이 타겟에 인접하여 배치되는 마그네트(18)과, 피처리 반도체 웨이퍼(12)가 배치되는 상기 판 형상 부재 끝 부분에 형성하는 요부(凹部) 또는 단차를 구비하는 것을 특징으로 하는 반도체 소자용 제조 장치.
KR1019940008532A 1993-04-23 1994-04-22 반도체 소자용 제조 장치 KR0132387B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5096396A JPH06306599A (ja) 1993-04-23 1993-04-23 半導体素子用製造装置
JP93-096396 1993-04-23

Publications (1)

Publication Number Publication Date
KR0132387B1 true KR0132387B1 (ko) 1998-04-17

Family

ID=14163806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008532A KR0132387B1 (ko) 1993-04-23 1994-04-22 반도체 소자용 제조 장치

Country Status (3)

Country Link
US (1) US5554266A (ko)
JP (1) JPH06306599A (ko)
KR (1) KR0132387B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183823B1 (ko) * 1996-02-22 1999-04-15 김광호 웨이퍼 로딩용 스테이지를 갖춘 반도체 제조 장치
US6077353A (en) * 1998-06-02 2000-06-20 Applied Materials, Inc. Pedestal insulator for a pre-clean chamber
US20040226516A1 (en) * 2003-05-13 2004-11-18 Daniel Timothy J. Wafer pedestal cover
EP3232463B1 (en) * 2016-04-11 2020-06-24 SPTS Technologies Limited Dc magnetron sputtering
US11532461B2 (en) * 2018-10-23 2022-12-20 Tokyo Electron Limited Substrate processing apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4473455A (en) * 1981-12-21 1984-09-25 At&T Bell Laboratories Wafer holding apparatus and method
JPH0697676B2 (ja) * 1985-11-26 1994-11-30 忠弘 大見 ウエハサセプタ装置
US4871433A (en) * 1986-04-04 1989-10-03 Materials Research Corporation Method and apparatus for improving the uniformity ion bombardment in a magnetron sputtering system
JPS62287071A (ja) * 1986-06-06 1987-12-12 Tadahiro Omi 薄膜の形成装置および形成方法
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
JP2602276B2 (ja) * 1987-06-30 1997-04-23 株式会社日立製作所 スパツタリング方法とその装置
US5057185A (en) * 1990-09-27 1991-10-15 Consortium For Surface Processing, Inc. Triode plasma reactor with phase modulated plasma control

Also Published As

Publication number Publication date
JPH06306599A (ja) 1994-11-01
US5554266A (en) 1996-09-10

Similar Documents

Publication Publication Date Title
US11387081B2 (en) Wafer chuck and processing arrangement
KR101341711B1 (ko) 웨이퍼의 베벨 에지 및 이면상의 필름들을 제거하는 장치 및 방법들
US7837828B2 (en) Substrate supporting structure for semiconductor processing, and plasma processing device
US6723214B2 (en) Apparatus for improved power coupling through a workpiece in a semiconductor wafer processing system
US6518190B1 (en) Plasma reactor with dry clean apparatus and method
JPH11251303A (ja) プラズマ処理装置
US7785455B2 (en) Cross-contaminant shield in sputtering system
US8617363B2 (en) Magnetron sputtering apparatus
JPH08339984A (ja) プラズマ処理装置
KR0132387B1 (ko) 반도체 소자용 제조 장치
JPH11307513A (ja) 絶縁体基板対応プラズマ処理装置
JP3276023B2 (ja) プラズマ処理装置の制御方法
JP2005019508A (ja) プラズマ処理装置及び処理方法
JP3231202B2 (ja) プラズマ処理装置
US11798606B2 (en) Additive patterning of semiconductor film stacks
JP2004165645A (ja) プラズマ処理装置
US20020017694A1 (en) Electrostatic attraction mechanism, surface processing method and surface processing device
JPS62188777A (ja) バイアススパツタリング装置
JP3024148B2 (ja) エッチング装置
JP2002129320A (ja) スパッタ方法及びスパッタ装置
KR101098858B1 (ko) 클리닝 방법 및 진공 처리 장치
KR20220070573A (ko) 개선된 증착 균일성을 위해 다양한 프로파일을 갖는 측부들을 갖는 섀도우 프레임
KR102299194B1 (ko) 하이브리드 플라즈마 처리 장치
CN103165374A (zh) 一种等离子体处理装置及应用于等离子处理装置的边缘环
KR20230062380A (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee